JPH03111867A - Developing bias circuit - Google Patents

Developing bias circuit

Info

Publication number
JPH03111867A
JPH03111867A JP25138289A JP25138289A JPH03111867A JP H03111867 A JPH03111867 A JP H03111867A JP 25138289 A JP25138289 A JP 25138289A JP 25138289 A JP25138289 A JP 25138289A JP H03111867 A JPH03111867 A JP H03111867A
Authority
JP
Japan
Prior art keywords
voltage
circuit
output voltage
developing bias
control input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25138289A
Other languages
Japanese (ja)
Inventor
Haruo Itakura
板倉 治男
Susumu Kurihara
進 栗原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Konica Minolta Inc
Original Assignee
Konica Minolta Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Konica Minolta Inc filed Critical Konica Minolta Inc
Priority to JP25138289A priority Critical patent/JPH03111867A/en
Publication of JPH03111867A publication Critical patent/JPH03111867A/en
Pending legal-status Critical Current

Links

Landscapes

  • Developing For Electrophotography (AREA)

Abstract

PURPOSE:To supply stable output voltage even when developing bias is changed by comparing and amplifying the output voltage and the control input voltage of a developing bias circuit and generating an optional output voltage in accordance with a control input voltage. CONSTITUTION:In the case that a potential gap must be changed, the different control input voltage Vref is impressed on the noninversion terminal of an operational amplifier A from a microcomputer, and error amplification is performed with the reference voltage impressed on an inversion terminal so as to impress the output voltage to the primary winding of a transformer T form the emitter terminal of a transistor (Tr) Q1. A clock signal is impressed on the base terminal of a Tr Q2 to control the on/off of the current of the primary winding. Then, AC voltage induced in the secondary winding of the transformer T is rectified to be in a negative polarity so as to charge capacitors C3 and C4, and the DC voltage is impressed on a developing sleeve. Thus, the output voltage is stably supplied even when the developing bias is changed.

Description

【発明の詳細な説明】[Detailed description of the invention] 【産業上の利用分野】[Industrial application field]

この発明は、現像バイアス回路、特に複写装置やレーザ
ビームプリンタなどの電子写真方式の画像形成装置にお
ける現像バイアス回路に関するものである。
The present invention relates to a developing bias circuit, and particularly to a developing bias circuit in an electrophotographic image forming apparatus such as a copying machine or a laser beam printer.

【従来の技術】[Conventional technology]

従来の画像形成装置において、プラテンガラス上の原稿
を光学系で光学走査して感光体に潜像を形成し、前記感
光体に形成した潜像を現像するために感光体及び現像剤
を担持した現像スリーブに現像バイアスを印加して、感
光体の表面と現像スリーブとで現像電位ギャップを形成
することにより、感光体表面に形成した潜像に現像スリ
ーブに担持した現像剤中のトナーを吸引して顕像化して
いる。前述の現像電位ギャップを発生するために現像バ
イアス回路について説明する。 第2図は従来の現像バイアス回路の構成を示すブロック
図である。 現像バイアス回路100は、誤差増幅回路60、スイチ
ング回路70、トランスT1倍圧回路801帰還回路9
0とからなり、マイクロコンピュータ等からの直流入力
電圧をA/D変換した制御入力電圧Vrefを帰還増幅
して現像スリーブに直流電圧を印加するものである。 誤差増幅回路60はマイクロコンピュータ等からの制御
入力電圧V refをオペアンプA1の非反転端子に印
加し、増幅して出力するものであり、トランスTは前記
誤差増幅回路60の出力電圧を変圧するものであり、ス
イッチング回路70は外部から入力されるクロック信号
に基づいてスイッチングして前記トランスTの1次巻線
Tlに電流を導通するものであり、倍圧回路80は、ト
ランスTの2次巻線T2に励起した電流よる2次電圧を
整流して倍圧するものであり、帰還回路90は、前記倍
圧回路80からの出力電圧を誤差増幅回路90に帰還す
るものである。
In a conventional image forming apparatus, an original on a platen glass is optically scanned by an optical system to form a latent image on a photoreceptor, and a photoreceptor and a developer are supported to develop the latent image formed on the photoreceptor. By applying a developing bias to the developing sleeve and forming a developing potential gap between the surface of the photoreceptor and the developing sleeve, the toner in the developer carried on the developing sleeve is attracted to the latent image formed on the surface of the photoreceptor. It has become clear. A developing bias circuit for generating the aforementioned developing potential gap will be explained. FIG. 2 is a block diagram showing the configuration of a conventional developing bias circuit. The developing bias circuit 100 includes an error amplifier circuit 60, a switching circuit 70, a transformer T1 voltage doubler circuit 801 and a feedback circuit 9.
0, and a control input voltage Vref obtained by A/D converting a DC input voltage from a microcomputer or the like is fed back and amplified, and a DC voltage is applied to the developing sleeve. The error amplification circuit 60 applies a control input voltage V ref from a microcomputer or the like to the non-inverting terminal of the operational amplifier A1, amplifies it and outputs it, and the transformer T transforms the output voltage of the error amplification circuit 60. The switching circuit 70 conducts current to the primary winding Tl of the transformer T by switching based on a clock signal input from the outside, and the voltage doubler circuit 80 conducts current to the primary winding Tl of the transformer T. It rectifies and doubles the secondary voltage caused by the current excited in the line T2, and the feedback circuit 90 feeds back the output voltage from the voltage doubler circuit 80 to the error amplification circuit 90.

【発明が解決しようとする問題点】[Problems to be solved by the invention]

しかしながら、上記現像バイアス回路100にあって、
帰還回路90は倍圧回路80の出力端子に抵抗素子R2
6,R27を直列接続した出力電圧検出回路を設け、可
変抵抗R28、抵抗素子R29とからなる直列回路を前
記抵抗素子R27と並列に設けである。前記可変抵抗R
28と抵抗素子29との直列回路で検出した電圧を抵抗
素子R30で降圧して誤差増幅回路60に帰還している
。一方、誤差増幅回路60を構成するオペアンプAIは
、前記帰還回路90からの帰還電圧を反転端子に入力す
る構成となっている。 そこで、誤差増幅回路60を構成するオペアンプAIに
印加される帰還電圧は倍圧回路80の出力電圧に追従し
て変動することになる。これでは、現像バイアスを変え
る必要を生じると採用しずらいという問題点があった。 本発明は、上記問題点に鑑み、現像バイアスを変えても
安定した出力電圧を給電することを目的とする現像バイ
アス回路を提供することにある。
However, in the developing bias circuit 100,
The feedback circuit 90 connects the resistive element R2 to the output terminal of the voltage doubler circuit 80.
6 and R27 are connected in series, and a series circuit consisting of a variable resistor R28 and a resistance element R29 is provided in parallel with the resistance element R27. The variable resistance R
The voltage detected by the series circuit of 28 and resistance element 29 is stepped down by resistance element R30 and fed back to error amplification circuit 60. On the other hand, the operational amplifier AI constituting the error amplification circuit 60 is configured to input the feedback voltage from the feedback circuit 90 to its inverting terminal. Therefore, the feedback voltage applied to the operational amplifier AI constituting the error amplification circuit 60 fluctuates following the output voltage of the voltage doubler circuit 80. This has the problem that it is difficult to adopt it if it becomes necessary to change the developing bias. SUMMARY OF THE INVENTION In view of the above-mentioned problems, it is an object of the present invention to provide a developing bias circuit whose purpose is to supply a stable output voltage even when the developing bias is changed.

【問題点を解決するための手段】[Means to solve the problem]

上記目的を達成するこの発明は、制御入力電圧をオペア
ンプの非反転端子に印加し、前記オペアンプからの出力
電圧をスイッチング回路でトランスの1次巻線をオン/
オフし、該トランスの2次巻線に誘起される交流電圧を
整流した直流電圧を現像スリーブに負極性に印加する現
像バイアス回路において、その出力電圧と前記制御入力
電圧とを比較増幅する誤差増幅器を備え、前記制御入力
電圧に応じた任意の出力電圧を発生させることを特徴と
する   、    ものである。
The present invention achieves the above object by applying a control input voltage to a non-inverting terminal of an operational amplifier, and using an output voltage from the operational amplifier to turn on/off the primary winding of a transformer using a switching circuit.
an error amplifier that compares and amplifies its output voltage with the control input voltage in a developing bias circuit that is turned off and applies a negative polarity DC voltage obtained by rectifying the AC voltage induced in the secondary winding of the transformer to the developing sleeve; , and is characterized in that it generates an arbitrary output voltage according to the control input voltage.

【実施例】【Example】

次に、この発明を添付図面に基づいて実施例について説
明する。 第1図は本発明の現像バイアス回路の一実施例を示すブ
ロック図である。 図において、現像バイアス回路50は誤差増幅回路lO
、トランスT、スイッチング回路20、倍圧回路30及
び帰還回路40とからなり、マイクロコンピュータ等か
らの複数段の制御入力電圧V refを増幅して現像ス
リーブに負極性の直流電圧を印加するものである。 誤差増幅回路10はマイクロコンピュータ等からの複数
段の制御入力電圧V refを増幅して出力するもので
あり、トランスTは前記誤差増幅回路lOの出力電圧を
変圧するものであり、スイッチング回路20は外部から
入力されるクロック信号に基づいてスイッチングして前
記トランスTの1次巻線T1に電流を導通するものであ
り、倍圧回路30は、トランスTの2次巻線T2に励起
した電流よる2次電圧を負極性に整流してコンデンサに
充電するものであり、帰還回路40は、前記倍圧回路3
0からの出力電圧を誤差増幅回路IOに帰還するもので
ある。 以下に、本実施例の現像バイアス回路50における回路
構成を説明する。 誤差増幅回路lOは、オペアンプAとトランジスタQl
とにより制御入力電圧V refを誤差増幅するもので
あり、トランジスタQl、オペアンプA1ツェナーダイ
オードZD、コンデンサCI、 C6、抵抗素子R1−
R3,R5−R7、可変抵抗素子R4とからなる。トラ
ンジスタQlはコレクタ端子に24Vの直流電源を接続
し、ペース端子に抵抗素子R6を介してオペアンプAの
出力端子に接続してあり、オペアンプAは、その非反転
入力端子に抵抗素子R1を介して入力電圧V refを
印加し、反転端子には可変の基準電圧を供電する可変電
源回路15を接続印加している。オペアンプAの非反転
入力端子に印加した入力電圧V refをオペアンプA
の反転入力端子に印加した基準電圧で誤差増幅してトラ
ンジスタQlのエミッタ出力をオペアンプAの反転端子
に抵抗素子R7とコンデンサC1との並列回路で負帰還
している。また、可変電源回路15は10v直流電源に
抵抗素子R1,可変抵抗R4及び抵抗素子R3を直列接
続し、抵抗素子R3の一端を接地し、抵抗素子R1と可
変抵抗素子R4との接続点に抵抗素子R2を接続し、抵
抗素子R2の他端をオペアンプAの反転入力端子に接続
したものであり、可変抵抗R4の抵抗値を変えてオペア
ンプAの基準電圧を変えるものであり、抵抗素子R2は
保護抵抗である。 トランスTは1次巻線Tlと2次巻線T2との巻線比に
応じて変圧した電圧を誘起するものであり、1 次巻線
TIの一端にトランジスタQlのエミッタ端子を接続し
、1次巻線Tlの他端にトランジスタQ2のコレクタ端
子に接続することにより、トランジスタQlの出力電圧
を印加している。 スイッチング回路20は、トランジスタQ2、抵抗素子
R8、R9、ダイオードDIとからなり、トランジスタ
Q2のベース端子に抵抗素子R8とコンデンサC2との
並列回路を介して外部からのクロック信号に基づいてト
ランジスタQ2をスイッチングしてトランスTの1次巻
線T1に電流を導通することにより、トランスTの2次
巻線T2に2次電圧を誘起する。 倍圧回路30は、ダイオードD2 、 D3、コンデン
サC2゜C3とからなり、ダイオードD2 、 D3に
よりトランスTの2次巻線T2に誘起した交流電圧を整
流し、直列液゛統したコンデンサC3、C4に充電した
出力電圧する。直列接続したコンデンサC3、C4から
の出力電圧はトランスTの2次巻線T2に誘起した交流
電圧の倍となる。 帰還回路40は、抵抗R1O,ll、コンデンサC5と
からなり、倍圧回路30の出力端子に抵抗素子RIOと
コンデンサC5とからなる並列回路の一端を接続し、前
記並列回路の他端に抵抗素子R11を直列接続し、抵抗
素子R11の他端をオペアンプAの非反転端子に接続す
ることにより、倍圧回路30の出力電圧を電圧安定化回
路lOに帰還している。なお、倍圧回路30の出力電圧
は負極性であるので負帰還となる。 以下に、本実施例の現像バイアス回路50の動作につい
て説明する。 例えば、原稿画像の濃度等の変化に応じて現像電位ギャ
ップを変える必要が生じた場合に上記現像バイアス回路
50において、マイクロコンピュータ(図示せず)から
異なる制御入力電圧Vrefをバッファ回路等弁してオ
ペアンプAの非反転端子に印加し、前記オペアンプAの
反転端子に印加した基準電圧で誤差増幅してトランジス
タQlのエミッタ端子からトランスTの1次巻線Tlに
出力電圧を印加する。 トランジスタQ2は抵抗素子R8とコンデンサC2とか
らなる並列回路を介してベース端子にクロック信号を印
加してオン/オフすることにより、トランスTの1次巻
線Tlに電流を導通し、該トランスTの2次巻線T2に
誘起される交流電圧は負極性に整流して直列接続したコ
ンデンサC3、C4に充電し、該コンデンサC3、C4
に充電した直流電圧を現像スリーブ(図示せず)に印加
する。 また、直列接続されたコンデンサC3,C4からの出力
電圧を帰還回路40を介してオペアンプAの非反転端子
に帰還することにより、複数段に変化する制御入力電圧
を安定して増幅することできるので、現像バイアスを変
えても安定した出力電圧を給電することができる。 直流可変電源15は現像バイアス回路50のパラメータ
を調整するのに利用できるという特徴がある。 上記のように本実施例の現像バイアス回路50は、原稿
画像の濃度等の変化に応じて現像電位ギャップを変える
必要が生じた場合において、安定した出力電圧を給電す
ることができる。
Next, embodiments of the present invention will be described based on the accompanying drawings. FIG. 1 is a block diagram showing one embodiment of the developing bias circuit of the present invention. In the figure, the developing bias circuit 50 is an error amplifier circuit lO
, a transformer T, a switching circuit 20, a voltage doubler circuit 30, and a feedback circuit 40, and amplifies the control input voltage V ref of multiple stages from a microcomputer etc. to apply a negative polarity DC voltage to the developing sleeve. be. The error amplification circuit 10 amplifies and outputs the control input voltage V ref of multiple stages from a microcomputer, etc., the transformer T transforms the output voltage of the error amplification circuit IO, and the switching circuit 20 The voltage doubler circuit 30 conducts current to the primary winding T1 of the transformer T by switching based on a clock signal inputted from the outside, and the voltage doubler circuit 30 conducts current to the primary winding T2 of the transformer T by switching based on a clock signal input from the outside. The feedback circuit 40 rectifies the secondary voltage to negative polarity and charges the capacitor.
The output voltage from 0 is fed back to the error amplifier circuit IO. The circuit configuration of the developing bias circuit 50 of this embodiment will be described below. The error amplification circuit lO includes an operational amplifier A and a transistor Ql.
The control input voltage V ref is amplified by an error, and includes a transistor Ql, an operational amplifier A1, a Zener diode ZD, capacitors CI and C6, and a resistor R1-.
It consists of R3, R5-R7, and variable resistance element R4. The transistor Ql has a collector terminal connected to a 24V DC power supply, a pace terminal connected to an output terminal of an operational amplifier A through a resistive element R6, and an operational amplifier A connected to its non-inverting input terminal through a resistive element R1. An input voltage V ref is applied, and a variable power supply circuit 15 that supplies a variable reference voltage is connected to the inverting terminal. The input voltage V ref applied to the non-inverting input terminal of operational amplifier A is
The error is amplified using the reference voltage applied to the inverting input terminal of the transistor Ql, and the emitter output of the transistor Ql is negatively fed back to the inverting terminal of the operational amplifier A through a parallel circuit of a resistor R7 and a capacitor C1. In addition, the variable power supply circuit 15 has a resistance element R1, a variable resistance R4, and a resistance element R3 connected in series to a 10V DC power supply, one end of the resistance element R3 is grounded, and a resistance is connected to the connection point between the resistance element R1 and the variable resistance element R4. The other end of the resistor R2 is connected to the inverting input terminal of the operational amplifier A, and the reference voltage of the operational amplifier A is changed by changing the resistance value of the variable resistor R4. It is a protective resistance. The transformer T induces a voltage transformed according to the turns ratio between the primary winding Tl and the secondary winding T2.The emitter terminal of the transistor Ql is connected to one end of the primary winding TI, and the By connecting the other end of the next winding Tl to the collector terminal of the transistor Q2, the output voltage of the transistor Ql is applied. The switching circuit 20 is made up of a transistor Q2, resistive elements R8 and R9, and a diode DI, and is connected to the base terminal of the transistor Q2 through a parallel circuit of a resistive element R8 and a capacitor C2, and switches the transistor Q2 on based on an external clock signal. By switching and conducting current to the primary winding T1 of the transformer T, a secondary voltage is induced in the secondary winding T2 of the transformer T. The voltage doubler circuit 30 consists of diodes D2 and D3 and capacitors C2 and C3. The output voltage charged to The output voltage from the series-connected capacitors C3 and C4 is twice the AC voltage induced in the secondary winding T2 of the transformer T. The feedback circuit 40 is composed of resistors R1O, 11 and a capacitor C5, and one end of a parallel circuit composed of a resistor RIO and a capacitor C5 is connected to the output terminal of the voltage doubler 30, and the resistor is connected to the other end of the parallel circuit. By connecting resistive element R11 in series and connecting the other end of resistive element R11 to the non-inverting terminal of operational amplifier A, the output voltage of voltage doubler circuit 30 is fed back to voltage stabilizing circuit IO. Note that since the output voltage of the voltage doubler circuit 30 has negative polarity, negative feedback occurs. The operation of the developing bias circuit 50 of this embodiment will be explained below. For example, when it becomes necessary to change the developing potential gap according to changes in the density of the original image, the developing bias circuit 50 receives a different control input voltage Vref from a microcomputer (not shown) through a buffer circuit or the like. The voltage is applied to the non-inverting terminal of the operational amplifier A, and the error is amplified using the reference voltage applied to the inverting terminal of the operational amplifier A, and an output voltage is applied from the emitter terminal of the transistor Ql to the primary winding Tl of the transformer T. The transistor Q2 is turned on/off by applying a clock signal to its base terminal via a parallel circuit consisting of a resistor R8 and a capacitor C2, thereby conducting current to the primary winding Tl of the transformer T. The AC voltage induced in the secondary winding T2 is rectified to negative polarity and charged to the capacitors C3 and C4 connected in series.
A DC voltage charged to 1 is applied to a developing sleeve (not shown). Furthermore, by feeding back the output voltage from the series-connected capacitors C3 and C4 to the non-inverting terminal of the operational amplifier A through the feedback circuit 40, it is possible to stably amplify the control input voltage that changes in multiple stages. , a stable output voltage can be supplied even if the developing bias is changed. The DC variable power supply 15 is characterized in that it can be used to adjust the parameters of the developing bias circuit 50. As described above, the developing bias circuit 50 of this embodiment can supply a stable output voltage when it becomes necessary to change the developing potential gap in accordance with changes in the density of the original image.

【発明の効果】【Effect of the invention】

以上説明したように、制御入力電圧をオペアンプの非反
転端子に入力し、前記オペアンプからの出力電圧をスイ
ッチング回路でトランスの1次巻線をオン/オフし、該
トランスの2次巻線に誘起される交流電圧を整流した直
流電圧を現像スリーブに印加する現像バイアス回路にお
いて、原稿画像の濃度等の変化に応じて現像電位ギャッ
プを変える必要が生じた場合に負極性に整流した直流電
圧を充電する回路と、前記回路からの出力電圧を前記オ
ペアンプの非反転端子に帰還する帰還回路とにより、出
力電圧を負帰還することができ、かつ・前記オペアンプ
の反転端子に基準電圧を印加する可変直流電源とを備え
たことにより、複数段に変化する制御入力電圧を安定し
て増幅することできるので、現像バイアスを変えても安
定した出力電圧を給電することができる現像バイアス回
路を提供することができた。
As explained above, the control input voltage is input to the non-inverting terminal of the operational amplifier, the output voltage from the operational amplifier is used to turn on/off the primary winding of the transformer using a switching circuit, and the voltage is induced in the secondary winding of the transformer. In the development bias circuit that applies a DC voltage that is rectified from the AC voltage that is applied to the developing sleeve, the DC voltage that has been rectified to negative polarity is charged when it becomes necessary to change the development potential gap depending on changes in the density of the original image, etc. and a feedback circuit that feeds back the output voltage from the circuit to the non-inverting terminal of the operational amplifier, the output voltage can be negatively fed back, and - a variable direct current that applies a reference voltage to the inverting terminal of the operational amplifier. By being equipped with a power supply, it is possible to stably amplify the control input voltage that changes in multiple stages, so it is possible to provide a developing bias circuit that can supply a stable output voltage even if the developing bias is changed. did it.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の現像バイアス回路の一実施例を示すブ
ロック図、第2図は従来の現像バイアス回路の構成を示
すブロック図である。 10.60・・・電圧安定化回路 15・・・可変電源回路 20.70・・・スッチング回路 30.80・・・倍圧回路   40.90・・・帰還
回路50.100・・・現像バイアス回路
FIG. 1 is a block diagram showing an embodiment of the developing bias circuit of the present invention, and FIG. 2 is a block diagram showing the configuration of a conventional developing bias circuit. 10.60... Voltage stabilization circuit 15... Variable power supply circuit 20.70... Switching circuit 30.80... Voltage doubler circuit 40.90... Feedback circuit 50.100... Development bias circuit

Claims (1)

【特許請求の範囲】[Claims] 制御入力電圧をオペアンプの非反転端子に印加し、前記
オペアンプからの出力電圧をスイッチング回路でトラン
スの1次巻線をオン/オフし、該トランスの2次巻線に
誘起される交流電圧を整流した直流電圧を現像スリーブ
に負極性に印加する現像バイアス回路において、その出
力電圧と前記制御入力電圧とを比較増幅する誤差増幅器
を備え、前記制御入力電圧に応じた任意の出力電圧を発
生させることを特徴とする現像バイアス回路。
A control input voltage is applied to the non-inverting terminal of the operational amplifier, the output voltage from the operational amplifier is used to turn on/off the primary winding of the transformer using a switching circuit, and the alternating current voltage induced in the secondary winding of the transformer is rectified. A developing bias circuit that applies negative polarity DC voltage to the developing sleeve includes an error amplifier that compares and amplifies its output voltage with the control input voltage, and generates an arbitrary output voltage according to the control input voltage. A developing bias circuit featuring:
JP25138289A 1989-09-26 1989-09-26 Developing bias circuit Pending JPH03111867A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25138289A JPH03111867A (en) 1989-09-26 1989-09-26 Developing bias circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25138289A JPH03111867A (en) 1989-09-26 1989-09-26 Developing bias circuit

Publications (1)

Publication Number Publication Date
JPH03111867A true JPH03111867A (en) 1991-05-13

Family

ID=17222006

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25138289A Pending JPH03111867A (en) 1989-09-26 1989-09-26 Developing bias circuit

Country Status (1)

Country Link
JP (1) JPH03111867A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7949271B2 (en) * 2007-09-27 2011-05-24 Canon Kabushiki Kaisha Image forming apparatus using a controller configured to control a developing bias to be applied to developer bearing member based on a input waveform bias and an output waveform bias
WO2013071853A1 (en) * 2011-11-16 2013-05-23 珠海天威飞马打印耗材有限公司 Laser printer and modification method therefor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7949271B2 (en) * 2007-09-27 2011-05-24 Canon Kabushiki Kaisha Image forming apparatus using a controller configured to control a developing bias to be applied to developer bearing member based on a input waveform bias and an output waveform bias
WO2013071853A1 (en) * 2011-11-16 2013-05-23 珠海天威飞马打印耗材有限公司 Laser printer and modification method therefor

Similar Documents

Publication Publication Date Title
US20160238983A1 (en) Power supply apparatus and image forming apparatus
JP5903072B2 (en) High voltage power supply system and image forming apparatus
US4038593A (en) Regulated high voltage ac power supply with regulated d.c. bias current
GB2108719A (en) Image formation apparatus
KR101133587B1 (en) Power supply device and image forming device having the same
JPH1032979A (en) Constant-voltage circuit and constant-voltage and constant-current switchover circuit
JPH03111867A (en) Developing bias circuit
US20070013409A1 (en) Digitally controlled high-voltage power supply and method therefor
JP2016154432A (en) Power supply device and image forming apparatus
JP2016085295A (en) Power source device and image forming apparatus
US6529388B2 (en) High voltage generating apparatus for use in toner system printing device
JPH0139578B2 (en)
US5309207A (en) Apparatus for forming image
JPS5859470A (en) Developing bias power source for copying machine
JP2018042305A (en) High voltage generating apparatus and image forming apparatus
JP2016126213A (en) Power source device and image forming apparatus
JP3299879B2 (en) Image forming device
JPH0634128B2 (en) Image forming device
JPS6159460A (en) High voltage power source for electrostatic charging
JP2802121B2 (en) Power supply
JPH082179B2 (en) Positive and negative output power supply circuit
US9423758B2 (en) Power supply apparatus and image forming apparatus
JP2014150625A (en) Power source device and image forming apparatus
JP2999338B2 (en) Image quality correction method
JP2001186761A (en) High voltage power source unit