JPH03110840A - Deposition of film - Google Patents

Deposition of film

Info

Publication number
JPH03110840A
JPH03110840A JP1250018A JP25001889A JPH03110840A JP H03110840 A JPH03110840 A JP H03110840A JP 1250018 A JP1250018 A JP 1250018A JP 25001889 A JP25001889 A JP 25001889A JP H03110840 A JPH03110840 A JP H03110840A
Authority
JP
Japan
Prior art keywords
film
substrate
temperature
deposited
electron
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1250018A
Other languages
Japanese (ja)
Inventor
Kazuaki Omi
近江 和明
Atsushi Ikeda
敦 池田
Shigeyuki Matsumoto
繁幸 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP1250018A priority Critical patent/JPH03110840A/en
Priority to EP90310500A priority patent/EP0420589B1/en
Priority to SG1996006443A priority patent/SG59964A1/en
Priority to DE69025252T priority patent/DE69025252T2/en
Priority to AT90310500T priority patent/ATE134070T1/en
Priority to MYPI90001659A priority patent/MY110288A/en
Priority to KR1019900015299A priority patent/KR940006665B1/en
Priority to PT95436A priority patent/PT95436B/en
Publication of JPH03110840A publication Critical patent/JPH03110840A/en
Priority to US08/257,294 priority patent/US6025243A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To make it possible to deposit a low-resistance Mo film with good controllability by a method wherein the molybdenum film is selectively formed on the electron donative surface of a substrate having the electron donative surface and a non-electron donative surface at the decomposition temperature or lower of a molybdenum compound and within a range of temperature of 800 deg.C or lower in an atmosphere containing molybdenum compound molecules and hydrogen gas. CONSTITUTION:Molybdenum compound molecules and hydrogen gas are fed on a substrate 1 having an electron donative surface and a non-electron donative surface, the temperature of the electron donative surface is maintained at the decomposition temperature or lower of a molybdenum compound and within a range of temperature of 800 deg.C or lower and a molybdenum film is selectively formed on said electron donative surface. Here, a substrate temperature of 800 deg.C or higher can not be used, the substrate temperature of 600 deg.C or lower is desirable and the range of the most desirable substrate temperature is 450 to 550 deg.C. Thereby, the low-resistance and dense Mo film can be selectively deposited on the substrate.

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、堆積膜形成法に関し、特に半導体集積回路装
置等の配線に好ましく適用できるMo堆積膜の形成法に
関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Industrial Application Field] The present invention relates to a method for forming a deposited film, and particularly to a method for forming a Mo deposited film that can be preferably applied to wiring of semiconductor integrated circuit devices and the like.

[従来の技術] 従来、半導体を用いた電子デバイスや集積回路において
、電極や配線には主にアルミニウム(An)もしくはA
l1−5i等が用いられてきた。ここで、AjZは廉価
で電気伝導度が高く、また表面に緻密な酸化膜が形成さ
れるので、内部が化学的に保護されて安定化することや
、Siとの密着性が良好であることなど、多くの利点を
有している。
[Prior Art] Conventionally, in electronic devices and integrated circuits using semiconductors, electrodes and wiring have mainly been made of aluminum (An) or Aluminum (An).
l1-5i etc. have been used. Here, AjZ is inexpensive and has high electrical conductivity, and since a dense oxide film is formed on the surface, the inside is chemically protected and stabilized, and it has good adhesion with Si. It has many advantages such as:

しかし一方で高集積化に伴いゲート電極と拡散層とのマ
スク合せなどが不要なセルファライン(自己位置決め)
技術が不可欠である。このプロセスでは高温を要するた
め、 A1などの融点の低い金属は使用できない。従来
のMO5LSIではセルファラインが可能なゲート電極
配線として、高濃度に不純物ドープされた多結晶Siが
広く使われてきた。ところがさらに高集積化が進むにつ
れて微細な多結晶Si配線等の電気抵抗が高くなるとい
う問題が生じてくる。これはデバイスの高速動作に致命
的である。そこで多結晶Siよりも体積抵抗率が低い、
しかもセルファライン可能な高融点金属が必要とされて
いる。また基本的にAflが使用できる場合でもSi層
とのコンタクト電極部で熱処理時にSiと配線/lが反
応して断線や配線の高抵抗化が起きる。このため高融点
で電気抵抗の低い金属が電極配線材料として、またコン
タクト部のSiとAIlの反応を防止するバリアーメタ
ルとして使われるようになってきた。特にMOは融点が
充分高いこと(2620℃)、電気抵抗が低いこと(4
,9μΩ・cm)などのために注目されている。
However, with the increase in integration, self-alignment (self-positioning) eliminates the need for mask alignment between the gate electrode and the diffusion layer.
Technology is essential. Because this process requires high temperatures, metals with low melting points such as A1 cannot be used. In conventional MO5LSIs, heavily impurity-doped polycrystalline Si has been widely used as gate electrode wiring that enables self-alignment. However, as the degree of integration increases, a problem arises in that the electrical resistance of fine polycrystalline Si interconnections and the like increases. This is fatal to high-speed operation of the device. Therefore, the volume resistivity is lower than that of polycrystalline Si.
Furthermore, there is a need for a high melting point metal that can be self-aligned. Furthermore, even if Afl can be used, Si reacts with the wiring /l during heat treatment at the contact electrode portion with the Si layer, resulting in disconnection and increased resistance of the wiring. For this reason, metals with high melting points and low electrical resistance have come to be used as electrode wiring materials and as barrier metals to prevent the reaction between Si and Al in the contact portion. In particular, MO has a sufficiently high melting point (2620℃) and low electrical resistance (4
, 9 μΩ·cm), and so on.

従来のMO主電極配線等に用いられるMo膜は電子ビー
ム蒸着やスパッタリング法により堆積させる方法が使わ
れてきた。ところが集積度の増加による寸法の微細化に
伴って、LSI等の表面は酸化。
Conventional Mo films used for MO main electrode wiring and the like have been deposited by electron beam evaporation or sputtering. However, as dimensions become smaller due to increased integration, the surfaces of LSIs and other devices become oxidized.

拡散、薄膜堆積、エツチングなどにより凹凸が激しくな
っている。例えば電極や配線金属は段差のある面上へ断
線なく堆積されたり、径が微小でかつ深いピアホール中
へ堆積されなければならない。4Mbitや16Mbi
tのDRAM (ダイナミックRAM)などでは、配線
金属を堆積しなければならないピアホールのアスペクト
比(ピアホール深さ÷ピアホール直径)は1.0以上で
あり、ピアホール直径自体も1μm以下となる。従って
、アスペクト比の大きいピアホールにも配線金属を堆積
できる技術が必要とされる。
The unevenness has become severe due to diffusion, thin film deposition, etching, etc. For example, electrodes and wiring metal must be deposited on a stepped surface without disconnection, or must be deposited in a deep and minute diameter pier hole. 4Mbit or 16Mbit
In a DRAM (dynamic RAM) and the like, the aspect ratio (pierhole depth/pierhole diameter) of a pierhole on which wiring metal must be deposited is 1.0 or more, and the pierhole diameter itself is 1 μm or less. Therefore, there is a need for a technology that can deposit wiring metal even in peer holes with large aspect ratios.

特に、Sin、等の絶縁膜の下にあるデバイスに対して
確実な接続を行うためには、成膜というよりむしろデバ
イスのピアホールのみを穴埋めするように金属を堆積す
る必要がある。このためには、Siや金属表面にのみ配
線金属を堆積させ、5i02などの絶縁膜上には堆積さ
せない方法を要する。
In particular, in order to make a reliable connection to a device under an insulating film such as Sin, it is necessary to deposit metal so as to fill only the peer holes of the device rather than forming a film. For this purpose, a method is required in which the wiring metal is deposited only on the Si or metal surface, and not on the insulating film such as 5i02.

このような選択堆積ないし選択成長は従来用いられてき
た電子ビーム蒸着やスパッタ法では実現できない。スパ
ッタ法はターゲットからスパッタされた粒子の真空中で
の飛来を基礎とする物理的堆積法であるので、段差部や
絶縁膜側壁での膜厚が極端に薄くなり、甚だしい場合に
は断線も生じる。そして、膜厚の不均一や断線はLSI
の信頼性を著しく低下させることになる。
Such selective deposition or selective growth cannot be achieved by conventionally used electron beam evaporation or sputtering methods. Since the sputtering method is a physical deposition method based on the flying of particles sputtered from a target in a vacuum, the film thickness becomes extremely thin at step portions and side walls of the insulating film, and in extreme cases, disconnection may occur. . And, uneven film thickness and disconnections are caused by LSI
This will significantly reduce the reliability of the system.

基板にバイアスを印加し、基板表面でのスパッタエツチ
ング作用と堆積作用とを利用して、ピアホールのみにA
jZまたは八ぶ合金あるいはMOシリサイドを埋込むよ
うに堆積を行うバイアススパッタ法が開発されている。
By applying a bias to the substrate and using the sputter etching action and deposition action on the substrate surface, A is applied only to the peer hole.
A bias sputtering method has been developed in which JZ or Yabu alloy or MO silicide is deposited in a buried manner.

しかし基板に数100V以上のバイアス電圧が印加され
るために、荷電粒子損傷により例えばMO5−FETの
閾値が変化してしまう等の悪影響が生ずる。また、エツ
チング作用と堆積作用とが混在するため、木質的に堆積
速度が向上しないという問題点もある。
However, since a bias voltage of several hundred volts or more is applied to the substrate, adverse effects such as a change in the threshold value of the MO5-FET occur due to charged particle damage. Furthermore, since the etching action and the deposition action coexist, there is also the problem that the deposition rate cannot be improved due to the quality of the wood.

上記のような問題点を解決するため、様々なタイプの(
:VD([t+emical Vapor Depos
ition)法が提案されている。これらの方法では成
膜過程で何らかの形で原料ガスの化学反応を利用する。
In order to solve the above problems, various types of (
:VD([t+emical vapor depos
tion) method has been proposed. These methods utilize some form of chemical reaction of the source gas during the film formation process.

プラズマCvDや光CvDでは原料ガスの分解が気相中
で起き、そこでできた活性種が基板上でさらに反応して
膜形成が起きる。これらのCVD法では気相中での反応
があるので、基板表面の凹凸に対する表面被覆性がよい
。しかし、原料ガス分子中に含まれる炭素原子が膜中に
取り込まれる。また特にプラズマCvDではスパッタ法
の場合のように荷電粒子による損傷(いわゆるプラズマ
ダメージ)があるなどの問題点があった。
In plasma CvD and photo-CvD, decomposition of the source gas occurs in the gas phase, and the active species generated thereby further react on the substrate to form a film. Since these CVD methods involve reactions in a gas phase, surface coverage against irregularities on the substrate surface is good. However, carbon atoms contained in the source gas molecules are incorporated into the film. In particular, plasma CvD has problems such as damage caused by charged particles (so-called plasma damage) as in the case of sputtering.

熱CVD法は主に基体表面での表面反応により膜が成長
するために表面の段差部などの凹凸に対する表面被覆性
が良い。また、ピアホール内での堆積が起剖易いと期待
できる。さらに段差部での断線なども避けられる。
In the thermal CVD method, a film grows mainly by a surface reaction on the substrate surface, so that it has good surface coverage over irregularities such as steps on the surface. In addition, it can be expected that the deposition within the pier hole will be easier to dissect. Furthermore, disconnections at stepped portions can be avoided.

このためMo1liの形成方法としても熱CV[+法が
種々研究されている。例えば半導体研究第20巻(工業
調査会、 1983年)の第4章で紹介されているよう
な常圧CvDないし減圧CVDによるMoCJ25の水
素還元法やMoFaのSi還元法などがある。しかしM
oCJ15の水素還元法では成膜装置内の加熱された基
板表面以外の部分でMO以外に@0Cj23その他の複
数のモリブデンハロゲン化物が生成してしまうという問
題点がある。従って成膜の制御は難しい。また成膜は可
能だが選択堆積はみられない。
For this reason, various thermal CV[+ methods have been studied as a method for forming Mo1li. For example, there are hydrogen reduction methods for MoCJ25 and Si reduction methods for MoFa using normal pressure CVD or low pressure CVD, as introduced in Chapter 4 of Semiconductor Research Vol. 20 (Kogyo Kenkyukai, 1983). But M
The hydrogen reduction method of oCJ15 has a problem in that a plurality of molybdenum halides such as @0Cj23 and other molybdenum halides are generated in addition to MO in a portion other than the heated substrate surface in the film forming apparatus. Therefore, it is difficult to control film formation. Although film formation is possible, selective deposition is not observed.

MoFaのSi還元法ではSiの存在化でMoF、が反
応してMoを析出させるが、このときSiがエツチング
されてしまう。従ってSiウェハ上の電子回路がダメー
ジを受ける。また5in2もエツチングされる。ただし
、このためMoF、のSi還元法ではSi基板上に堆積
が起き、Sin、上には堆積しない。これはMoの選択
堆積とみなせる。ただし上に述べたように、Siも5i
02もエツチングを受けるので、このままでは実用上問
題がある。また他の方法としてTh1n SolidF
i1ms第63巻(1979年)第169ページに述べ
られているようなMo (Co) aの常圧CVD法の
例がある。
In the MoFa Si reduction method, the presence of Si causes MoF to react and precipitate Mo, but at this time Si is etched. Therefore, electronic circuits on the Si wafer are damaged. 5in2 is also etched. However, for this reason, in the Si reduction method of MoF, deposition occurs on the Si substrate, but not on the Si substrate. This can be considered as selective deposition of Mo. However, as mentioned above, Si is also 5i
Since 02 is also subject to etching, there is a practical problem if it is left as it is. Also, as another method, Th1n SolidF
There is an example of the atmospheric pressure CVD method of Mo (Co) a as described in i1ms Vol. 63 (1979), page 169.

この方法ではA「をキャリアガスとして常圧CVDでM
o膜を基板上に堆積することができる。しかしこの方法
ではかなり多量の酸素や炭素がMo膜中に不純物として
取り込まれるという問題がある。このため堆積膜の電気
抵抗が増加してしまうという問題点がある。またこの方
法でも選択堆積は一困難である。
In this method, M is
An o film can be deposited on the substrate. However, this method has a problem in that a considerable amount of oxygen and carbon are incorporated into the Mo film as impurities. Therefore, there is a problem that the electrical resistance of the deposited film increases. Also, selective deposition is difficult even with this method.

以上のように従来のMo膜の堆積法はLSI表面の段差
の被覆性が悪かったり、LSIのSi表面を不必要にエ
ツチングしてしまったり、 5102にダメージを与え
たり、堆積反応の制御が困難だったり、あるいはMo膜
への多量の不純物混入があフたすするなどの問題があっ
た。
As mentioned above, the conventional Mo film deposition method has poor coverage of the steps on the LSI surface, unnecessarily etches the Si surface of the LSI, damages the 5102, and makes it difficult to control the deposition reaction. Otherwise, there were problems such as a large amount of impurities being mixed into the Mo film.

[発明が解決しようとする課題] 以上のように、近年より高集積化が望まれている半導体
の技術分野において、高集積化され、かつ高性能化され
た半導体装置を廉価に提供するためには、改善すべき余
地が多く存在していた。従って本発明の目的はSiウェ
ハやSin、にダメージを与えずにMo膜の堆積法を提
供することにある。
[Problems to be Solved by the Invention] As described above, in the semiconductor technical field where higher integration has been desired in recent years, in order to provide a highly integrated and high-performance semiconductor device at a low price, There was much room for improvement. Therefore, an object of the present invention is to provide a method for depositing a Mo film without damaging Si wafers or Sin.

本発明の他の目的はLSI表面の段差被覆性の高いMo
膜の堆積法を提供することにある。
Another object of the present invention is to provide Mo with high step coverage on the LSI surface.
An object of the present invention is to provide a method for depositing a film.

本発明のさらに他の目的はピアホールの穴埋め等に有効
なMo膜の選択堆積法を提供することにある。
Still another object of the present invention is to provide a method for selectively depositing a Mo film, which is effective for filling pier holes and the like.

本発明のさらに他の目的は低抵抗のMo膜を制御性良く
堆積できるMo膜の堆積法を提供することにある。
Still another object of the present invention is to provide a method for depositing a Mo film that can deposit a low resistance Mo film with good controllability.

[課題を解決するための手段コ かかる目的を達成するために本発明堆積膜形成方法は、
(a)電子供与性の表面と非電子共与性の表面とを有す
る基体にモリブデン化合物分子と水素ガスとを供給する
工程、および (b)前記モリブデン化合物の分解温度以下で、かつ8
00℃以下の範囲内に前記電子供与性の表面の温度を維
持し、モリブデン膜を該電子供与性の表面に選択的に形
成する工程を有することを特徴とする。
[Means for Solving the Problems] In order to achieve the above objects, the deposited film forming method of the present invention includes:
(a) supplying molybdenum compound molecules and hydrogen gas to a substrate having an electron-donating surface and a non-electron-donating surface, and (b) at a temperature below the decomposition temperature of the molybdenum compound, and
The present invention is characterized by comprising a step of maintaining the temperature of the electron-donating surface within a range of 00° C. or lower and selectively forming a molybdenum film on the electron-donating surface.

[作 用] 本発明のMo膜堆積法においては原料ガスとして有機M
o化合物とH2ガスを用いる。f機Mo化合物としては
常温で固体のMo (Co) aやMo (CI+3)
 6などをH2ガスや計等のキャリアガス中で昇華させ
、加熱基板上で反応させることによりMo膜が堆積する
。反応の詳細なメカニズムは必ずしも明らかではないが
、加熱された金属や半導体のような電子供与性基体表面
でMo ((:O)6などがH2ガスと反応してMoが
生成されていると考えられる。基体表面が電子供与性で
ないとこの反応が進行し難いために、非電子供与性表面
での膜の堆積が起き難いと考えられる。Mo (GO)
 6単体での熱分解は400℃前後で起き、 300℃
でも部分的な分解が起きる。もし圧力が高く、しかも■
2がないとこれらの分解生成物は選択性なしに基体上へ
堆積してしまう。しかもこのときMo膜中にはかなり多
量の炭素や酸素が取り込まれてしまい、電気抵抗が高く
なってしまう。
[Function] In the Mo film deposition method of the present invention, organic M is used as a raw material gas.
o compound and H2 gas are used. Examples of f-type Mo compounds include Mo (Co) a and Mo (CI+3), which are solid at room temperature.
A Mo film is deposited by sublimating Mo. Although the detailed mechanism of the reaction is not necessarily clear, it is thought that Mo ((:O)6, etc. reacts with H2 gas on the surface of a heated electron-donating substrate such as a metal or semiconductor, producing Mo. Since this reaction is difficult to proceed unless the substrate surface is electron-donating, it is thought that film deposition on the non-electron-donating surface is difficult to occur.Mo (GO)
Thermal decomposition of 6 alone occurs at around 400℃, and 300℃
However, partial decomposition occurs. If the pressure is high and ■
Without 2, these decomposition products would deposit on the substrate without selectivity. Moreover, at this time, a considerable amount of carbon and oxygen are incorporated into the Mo film, resulting in an increase in electrical resistance.

従って不純物の膜への混入を防止するためにも112ガ
スは反応の際に不可欠である。基体温度300℃以上で
反応ガスの圧力が高い場合には膜の堆積はSin、やA
l2O5などの非電子供与性表面にも起きるようになり
、堆積の選択性が低下してくる。反応圧力は100To
rr以下でなければ選択堆積は起きず、実用上は10T
orr以下が望ましい。基体の温度が高すぎるとMo 
(Go)、はH2や電子供与性表面の助けを借りずにさ
かんに熱分解していくため、再び膜中の不純物が増加し
、また堆積の選択性も失われていく。800℃以上の基
体温度は使用できず、望ましくは600℃以下が適当で
ある。最も望ましい温度範囲は450〜550℃である
。MoCλ5やMoF、などをH2やStで還元する方
法が知られているが、これらの方法では膜中にハロゲン
元素が混入したり、St基板や5i02膜のエツチング
などのダメージがあり、基体の特性を劣化させる。この
ためこれを用いたデバイスの特性まで低下することがあ
る。本発明の方法によればハロゲン元素は一切用いない
ので、上記のような問題は全くなしにMo膜の選択堆積
が可能である。原料ガスとしてはMo (co) 6の
他にMo (f;)I3)、でもよい。Mo (CH3
) 6は高純度の膜を得る上ではMo (Go) aよ
りもむしろ望ましい。Moの有機化合物はこれらに限定
される訳ではない。
Therefore, 112 gas is essential during the reaction in order to prevent impurities from entering the film. When the substrate temperature is 300°C or higher and the pressure of the reaction gas is high, the film is deposited in the form of Sin, or A.
This also occurs on non-electron-donating surfaces such as 12O5, reducing the selectivity of the deposition. Reaction pressure is 100To
Selective deposition will not occur unless it is below rr, and in practice it is 10T.
Orr or less is desirable. If the temperature of the substrate is too high, Mo
(Go) is actively thermally decomposed without the help of H2 or an electron-donating surface, so impurities in the film increase again and the selectivity of deposition is lost. A substrate temperature of 800° C. or higher cannot be used, and a temperature of 600° C. or lower is preferable. The most desirable temperature range is 450-550°C. Methods of reducing MoCλ5, MoF, etc. with H2 or St are known, but these methods may cause damage such as mixing of halogen elements into the film or etching of the St substrate or 5i02 film, and may affect the characteristics of the substrate. deteriorate. Therefore, the characteristics of devices using this may deteriorate. According to the method of the present invention, since no halogen element is used, it is possible to selectively deposit a Mo film without any of the above problems. In addition to Mo (co) 6, Mo (f;) I3) may be used as the raw material gas. Mo (CH3
) 6 is more desirable than Mo (Go) a in terms of obtaining a high-purity film. The organic compounds of Mo are not limited to these.

[実施例] 以下、図面を参照しながら本発明の好適な実施態様につ
いて説明する。
[Example] Hereinafter, preferred embodiments of the present invention will be described with reference to the drawings.

第1図は本発明を適用可能な堆積膜形成装置を示す模式
図である。
FIG. 1 is a schematic diagram showing a deposited film forming apparatus to which the present invention can be applied.

ここで、1はMo膜を形成するための基体である。基体
1は、同図に対して実質的に閉じられた堆積膜形成用の
空間を形成するための反応管2の内部に設けられた基体
ホルダ3上に載置される。
Here, 1 is a substrate for forming a Mo film. A substrate 1 is placed on a substrate holder 3 provided inside a reaction tube 2 for forming a substantially closed space for forming a deposited film as seen in the figure.

反応管2を構成する材料としては石英が好ましいが、金
属製であってもよい。この場合には反応管を冷却するこ
とが望ましい。また、基体ホルダ3は金属製であり、載
置される基体を加熱できるようにヒータ4が設けられて
いる。モしてヒータ4の発熱温度を制御して基体温度を
制御することができるよう構成されている。
The material constituting the reaction tube 2 is preferably quartz, but it may also be made of metal. In this case, it is desirable to cool the reaction tube. Further, the substrate holder 3 is made of metal, and is provided with a heater 4 so as to heat the substrate placed thereon. The substrate temperature can be controlled by controlling the heat generation temperature of the heater 4.

ガスの供給系は以下のように構成されている。The gas supply system is configured as follows.

5はガスの混合器であり、原料ガスと反応ガスとを混合
させて反応管2内に供給する。6は原料ガスとして有機
金属を気化させるために設けられた原料ガス気化器であ
る。
Reference numeral 5 denotes a gas mixer, which mixes the raw material gas and the reaction gas and supplies the mixture into the reaction tube 2 . Reference numeral 6 denotes a raw material gas vaporizer provided to vaporize organic metals as raw material gases.

本発明において用いる有機金属は室温で固体状であるの
で、気化器6内でキャリアガスを有機金属の表面近くに
通して昇華させて飽和蒸気となし、混合器5へ導入する
。この時ガスまたは有機金属そのものを加熱することは
昇華を大いに促進する。
Since the organic metal used in the present invention is solid at room temperature, a carrier gas is passed near the surface of the organic metal in the vaporizer 6 to sublimate it into saturated vapor, which is then introduced into the mixer 5. At this time, heating the gas or the organic metal itself greatly promotes sublimation.

排気系は以下のように構成される。The exhaust system is configured as follows.

7はゲートバルブであり、堆積膜形成前に反応管2内部
を排気する時など大容量の排気を行う際に開かれる。8
はスローリークバルブであり、堆積膜形成時の反応管2
内部の圧力を調整する時など小容量の排気を行う際に用
いられる。9は排気ユニットであり、ターボ分子ポンプ
等の排気用のポンプ等で構成される。
Reference numeral 7 denotes a gate valve, which is opened when a large volume of gas is evacuated, such as when evacuating the inside of the reaction tube 2 before forming a deposited film. 8
is a slow leak valve, which is used for reaction tube 2 during deposition film formation.
Used when evacuation of a small volume, such as when adjusting internal pressure. Reference numeral 9 denotes an exhaust unit, which is composed of an exhaust pump such as a turbo molecular pump.

基体1の搬送系は以下のように構成される。The transport system for the substrate 1 is configured as follows.

10は堆積膜形成前および堆積膜形成後の基体を収容可
能な基体搬送室であり、バルブ11を開いて排気される
。12は搬送室を排気する排気ユニットであり、ターボ
分子ポンプ等の排気用ポンプで構成される。
Reference numeral 10 denotes a substrate transfer chamber capable of accommodating substrates before and after the formation of a deposited film, and is evacuated by opening a valve 11. Reference numeral 12 denotes an exhaust unit for evacuating the transfer chamber, and is composed of an exhaust pump such as a turbo molecular pump.

バルブ13は基体1を反応室と搬送空間で穆送する時の
み開かれる。
The valve 13 is opened only when the substrate 1 is transferred between the reaction chamber and the transfer space.

第1図に示すように、原料ガスを生成するためのガス生
成室6においては、室温に保持されるか、または加熱さ
れた固体状の有機Mo化合物に対しキャリアガスとして
のH2もしくは八r(もしくは他の不活性ガス)を通し
、気体状有機MO化合物を生成し、これを混合器5に輸
送する。反応ガスとしてのII2は別経路から混合器5
に輸送される。ガスはそれぞれその分圧が所望の値とな
るように流量が調整されている。
As shown in FIG. 1, in the gas generation chamber 6 for generating raw material gas, H2 or 8r( or other inert gas) to produce a gaseous organic MO compound, which is transported to the mixer 5. II2 as a reaction gas is sent to the mixer 5 from another route.
transported to. The flow rate of each gas is adjusted so that its partial pressure becomes a desired value.

原料ガスとしては、Mo (co) 6やMo (CH
3) 6が良い。また、Mo (GO) aとMo (
CH3) 6を混合させて用いてもよい。
As raw material gas, Mo (co) 6 and Mo (CH
3) 6 is good. Also, Mo (GO) a and Mo (
CH3)6 may be used in combination.

第2図(a)〜(e)は本発明によるMO膜の選択成長
の様子を示す。
FIGS. 2(a) to 2(e) show selective growth of an MO film according to the present invention.

第2図(a)は本発明によるMO堆積膜形成前の基体の
断面を模式的に示す図である。90は電子供与性材料か
らなる基板、91は非電子供与性材料からなる薄膜であ
る。
FIG. 2(a) is a diagram schematically showing a cross section of a substrate before formation of an MO deposited film according to the present invention. 90 is a substrate made of an electron-donating material, and 91 is a thin film made of a non-electron-donating material.

原料ガスとしてのMo (CO)、 、反応ガスとして
の112を含んだ混合気体がMo (GO)、の分解温
度以上かつ800℃以下の温度範囲内に加熱された基体
1上に供給されると、基体90上にMOが析出し、第2
図(b) に示すようにMOの連続膜が形成される。こ
こで、反応管2内の圧力は10−3〜760Torrが
望ましく、Mo (co)、分圧は上記反応管内圧力の
1.0×10−5〜1.5 Xl0−’倍が好ましい。
When a mixed gas containing Mo (CO) as a raw material gas and 112 as a reaction gas is supplied onto the substrate 1 heated to a temperature range above the decomposition temperature of Mo (GO) and below 800 ° C. , MO is deposited on the substrate 90, and the second
A continuous film of MO is formed as shown in Figure (b). Here, the pressure inside the reaction tube 2 is preferably 10-3 to 760 Torr, and the partial pressure of Mo (co) is preferably 1.0 x 10-5 to 1.5 Xl0-' times the pressure inside the reaction tube.

上記条件でMoの堆積を続けると、第2図(C)の状態
を経て、第2図(d)に示すように、Mo1liは薄[
91の最上部のレベルにまで成長する。
If Mo deposition continues under the above conditions, the state shown in FIG. 2(C) will be reached, and the Mo1li will become thin [
It grows to the top level of 91.

モしてオーシュ電子分光法や光電子分光法による分析の
結果、この膜には炭素や酸素のような不純物の混入が認
められない。
As a result of analysis using Ausch electron spectroscopy and photoelectron spectroscopy, no impurities such as carbon or oxygen were found to be present in this film.

このようにして形成された堆積膜の抵抗率は、膜厚60
0人では室温で8〜30μΩ・CIIIとMOバルクの
抵抗率にかなり近く、多結晶Siより低く、連続かつ平
坦な膜となる。可視光波長領域における反射率も70〜
80%であり、表面平坦性にすぐれた薄膜を堆積させる
ことができる。
The resistivity of the deposited film thus formed is as follows:
In the case of zero people, the resistivity is 8 to 30 μΩ·CIII at room temperature, which is quite close to the MO bulk resistivity, lower than that of polycrystalline Si, and results in a continuous and flat film. The reflectance in the visible light wavelength range is also 70~
80%, and a thin film with excellent surface flatness can be deposited.

基体温度としては、MOを含む原料ガスの分解温度以上
(例えば350℃以上)、かつ800℃以下が望ましい
ことは前述した通りであるが、具体的にはMo (Co
)、の場合基体温度400〜600℃、MO(にH3)
 aの場合350℃〜550℃が望ましい。
As mentioned above, it is desirable that the substrate temperature be higher than the decomposition temperature of the raw material gas containing MO (for example, 350°C or higher) and lower than 800°C.
), when the substrate temperature is 400-600℃, MO (in H3)
In the case of a, the temperature is preferably 350°C to 550°C.

さらに好ましくはMo (co) 、の場合基体温度4
50℃〜550℃、MO(CH3)IIの場合400℃
〜500℃であり、この条件で堆積したMO膜は炭素、
酸素を含まず、抵抗も充分低い。
More preferably, in the case of Mo (co), the substrate temperature is 4
50℃~550℃, 400℃ for MO(CH3)II
~500°C, and the MO film deposited under these conditions contains carbon,
It does not contain oxygen and has sufficiently low resistance.

第1図示の装置では、1回の堆積において1枚の基体に
しかMoを堆積することができない。略々100人/分
の堆積速度は得られるが、多数枚の堆積を短時間で行う
ためには不十分である。
In the apparatus shown in the first figure, Mo can only be deposited on one substrate in one deposition. Although a deposition rate of approximately 100 persons/minute can be obtained, this is insufficient for depositing a large number of sheets in a short period of time.

この点を改善する堆積膜形成装置としては、多数枚のク
エへを同時に装填してMOを堆積することのできる減圧
CVD装置がある。本発明によるMO堆積は加熱された
電子供与性基体表面での表面反応を用いているため、基
体のみが加熱されるホットウォール型減圧CVD法であ
ればMo (co)6と■2によりMoを堆積させるこ
とができる。
As a deposited film forming apparatus that improves this point, there is a low pressure CVD apparatus that can simultaneously load a large number of cubes and deposit MO. MO deposition according to the present invention uses a surface reaction on the heated electron-donating substrate surface, so if the hot wall type low pressure CVD method in which only the substrate is heated, Mo (co)6 and can be deposited.

反応管圧力は10−’〜760Torr、望ましくは0
.1〜5Torr 、基体温度は350℃〜800℃、
望ましくは400℃〜600℃、MO(にO) 6分圧
は反応管内圧力のlXl0−’倍〜1.5 XIG−’
倍であり、MOが電子供与性基体上にのみ堆積する。
The reaction tube pressure is 10-' to 760 Torr, preferably 0
.. 1 to 5 Torr, substrate temperature 350°C to 800°C,
Preferably, the temperature is 400°C to 600°C, and the MO (niO) 6 partial pressure is lXl0-' times the reaction tube internal pressure to 1.5 XIG-'
double, and MO is deposited only on the electron-donating substrate.

第3図はかかる本発明を適用可能な堆積膜形成装置を示
す模式図である。
FIG. 3 is a schematic diagram showing a deposited film forming apparatus to which the present invention can be applied.

57はMO膜を形成するための基体である。50は周囲
に対して実質的に閉じられた堆積膜形成用の空間を形成
する石英製の外側反応管、51は外側反応管50内のガ
スの流れを分離するために設置される石英製の内側反応
管、54は外側反応管50の開口部を開閉するための金
属製のフランジであり、基体57は内側反応管51内部
に設けられた基体保持具56内に設置される。なお、基
体保持具56は石英製とするのが望ましい。
57 is a substrate for forming an MO film. 50 is an outer reaction tube made of quartz that forms a space for forming a deposited film that is substantially closed to the surroundings; 51 is an outer reaction tube made of quartz that is installed to separate the flow of gas in the outer reaction tube 50; The inner reaction tube 54 is a metal flange for opening and closing the opening of the outer reaction tube 50, and the base 57 is installed in a base holder 56 provided inside the inner reaction tube 51. Note that the base holder 56 is preferably made of quartz.

また、本装置はヒータ部59により基体温度を制御する
ことができる。反応管50内部の圧力は、ガス排気口5
3を介して結合された排気系によって制御できるように
構成されている。
Furthermore, the present device can control the substrate temperature using the heater section 59. The pressure inside the reaction tube 50 is controlled by the gas exhaust port 5.
The exhaust system is configured to be controlled by an exhaust system connected via 3.

また、原料ガスは第1図に示す装置と同様に、第1のガ
ス系、第2のガス系および混合器を有しくいずれも図示
せず)、原料ガスは原料ガス導入口52より反応管50
内部に導入される。原料ガスは、第3図中矢印58で示
すように、内側反応管51内部を通過する際、基体57
の表面において反応し、Moを基体表面に堆積する。反
応後のガスは、内側反応管51と外側反応管50とによ
って形成される間隙部を通り、ガス排気口53から排気
される。
The raw material gas is supplied to the reaction tube from the raw material gas inlet 52 (similar to the apparatus shown in FIG. 1, having a first gas system, a second gas system, and a mixer (all of which are not shown)). 50
be introduced internally. When the raw material gas passes through the inside of the inner reaction tube 51, as shown by the arrow 58 in FIG.
reacts on the surface of the substrate, and Mo is deposited on the substrate surface. The gas after the reaction passes through the gap formed by the inner reaction tube 51 and the outer reaction tube 50 and is exhausted from the gas exhaust port 53.

基体の出し入れに際しては、金属製フランジ54をエレ
ベータ(図示せず)により基体保持具56゜基体57と
ともに降下させ、所定の位置へ穆動させて基体の着脱を
行う。
When inserting or removing the base, the metal flange 54 is lowered together with the base holder 56 and the base 57 by an elevator (not shown), and is moved to a predetermined position to attach or remove the base.

かかる装置を用い、前述した条件で堆積膜を形成するこ
とにより、装置内の総てのウェハにおいて良質なAn膜
を同時に形成することができる。
By using such an apparatus and forming a deposited film under the conditions described above, high-quality An films can be simultaneously formed on all wafers in the apparatus.

上述したように、本発明にもとづ<Mo成膜法によって
得られる膜は炭素等の不純物が少なく、充分電気抵抗が
低い。また基板表面のダメージもなく、制御性も良い。
As described above, the film obtained by the <Mo film forming method according to the present invention contains few impurities such as carbon and has a sufficiently low electrical resistance. Furthermore, there is no damage to the substrate surface and controllability is good.

そして基板上への選択堆積が可能であるなどの顕著な利
点がある。
It also has significant advantages such as being able to selectively deposit onto a substrate.

(実施例1) まずMo成膜の手順は次の通りである。第1図に示した
装置を用い、排気設備9により、反応管2内を略々I 
X 1O−6Torrに排気する。ただし反応管2内の
真空度はI X 10−’Torrより悪くてもMo膜
は成膜する。
(Example 1) First, the procedure for forming a Mo film is as follows. Using the apparatus shown in FIG. 1, the inside of the reaction tube 2 is approximately I
Exhaust to X 10-6 Torr. However, even if the degree of vacuum in the reaction tube 2 is worse than I x 10-'Torr, the Mo film can be formed.

Siウェハなどの基体を洗浄後、搬送室10を大気圧に
解放しSiウェハを搬送室に装填する。搬送室を略々I
 X 1G””Torrに排気し、その後ゲートバルブ
13を開は基体をウェハホルダ3に装着する。
After cleaning a substrate such as a Si wafer, the transfer chamber 10 is released to atmospheric pressure and the Si wafer is loaded into the transfer chamber. Approximately the transfer room
After exhausting to X 1G"" Torr, the gate valve 13 is opened and the substrate is mounted on the wafer holder 3.

基体をウェハホルダ3に装着した後、ゲートバルブ13
を閉じ、反応室2の真空度が略々lXl0−’Torr
になるまで排気する。
After mounting the base on the wafer holder 3, the gate valve 13
is closed, and the degree of vacuum in reaction chamber 2 is approximately lXl0-'Torr.
Exhaust until

本実施例では第1のガスラインからMo (Go) 6
を昇華させて供給する。Mo (CO) 6ラインのキ
ャリアガスはN2を用いた。第2のガスラインはN2用
とする。
In this example, Mo (Go) 6 is supplied from the first gas line.
sublimated and supplied. N2 was used as the carrier gas for the Mo (CO) 6 line. The second gas line is for N2.

第2ガスラインからN2を流し、スローリークバルブ8
の開度を調整して反応管2内の圧力を所定の値にする。
Flow N2 from the second gas line and slowly leak valve 8.
The pressure inside the reaction tube 2 is brought to a predetermined value by adjusting the opening degree of the reaction tube 2.

その後ヒータ4に通電し基体を加熱する。基体温度が所
定の温度に到達した後、Mo (Co) aラインより
Mo (CO) 6を反応管内へ導入する。全圧は略々
1.5 Torrであり、Mo (co) 、分圧を略
々1.5 x 10−’Torrとする。Mo (co
)、を反応管2に導入するとMOが堆積する。所定の堆
積時間が経過した後、Mo (CO)、の供給を停止す
る。次にヒータ4の加熱を停止し、基体を冷却する。1
12ガスの供給を止め反応管内を排気した後、基体を搬
送室に穆送し、搬送室のみを大気圧にした後基体を取り
出す。以上がMO成膜手順の概略である。
Thereafter, the heater 4 is energized to heat the base. After the substrate temperature reaches a predetermined temperature, Mo (CO) 6 is introduced into the reaction tube through the Mo (Co) a line. The total pressure is approximately 1.5 Torr, and the partial pressure of Mo (co) is approximately 1.5 x 10-' Torr. Mo (co
), is introduced into the reaction tube 2, MO is deposited. After a predetermined deposition time has elapsed, the supply of Mo (CO) is stopped. Next, heating of the heater 4 is stopped and the base is cooled. 1
12 After the gas supply is stopped and the inside of the reaction tube is evacuated, the substrate is transported to a transfer chamber, and after only the transfer chamber is brought to atmospheric pressure, the substrate is taken out. The above is an outline of the MO film forming procedure.

次に本実施例における試料作製を説明する。Next, sample preparation in this example will be explained.

Si基体(N型1〜2Ωcm)を水素燃焼方式(N2:
4β/M、02: 2℃/M)  により1000℃の
温度で熱酸化を行なった。
Hydrogen combustion method (N2:
4β/M, 02: 2°C/M) at a temperature of 1000°C.

膜厚は7000人±500人であり、屈折率は1,46
であった。このSi基体全面にホトレジストを塗布し、
露光機により所望のパターンを焼きつける。
The film thickness is 7,000 ± 500, and the refractive index is 1,46.
Met. Apply photoresist to the entire surface of this Si substrate,
A desired pattern is printed using an exposure machine.

パターンは0.25μm Xo、25μm P−100
μm x100μmの各種の孔が開孔する様なものであ
る。ホトレジストを現像後反応性イオンエツチング(R
IE)等でホトレジストをマスクとして下地の5i02
をエツチングし、部分的に基体Siを露出させた。この
ようにして0.25μo+ xo、25μm N100
 μm x100μmの各種の大きさの5in2の孔を
有する試料を用意し、基板温度を変化させて、各基板温
度で前述した手順に従って 全圧    1.5 Torr Mo (GO) a分圧  1.5 x 10””To
rrなる条件でAJZ膜を堆積した。
Pattern is 0.25μm Xo, 25μm P-100
It appears to have various holes of μm x 100 μm. After developing the photoresist, reactive ion etching (R
5i02 as the base using photoresist as a mask using IE) etc.
was etched to partially expose the Si substrate. In this way 0.25μo+xo, 25μm N100
Prepare samples with 5 in2 holes of various sizes of μm x 100 μm, vary the substrate temperature, and adjust the total pressure to 1.5 Torr Mo (GO) a partial pressure to 1.5 x according to the procedure described above at each substrate temperature. 10""To
The AJZ film was deposited under the conditions of rr.

基板温度を変化させて堆積したMo膜を各種の評価方法
を用いて評価した。その結果を表1に示す。
Mo films deposited while varying the substrate temperature were evaluated using various evaluation methods. The results are shown in Table 1.

上記試料で400℃〜600℃の温度範囲においてSi
O□上にはMoはほとんど堆積せず、5i02が開孔し
Stが露出している部分にのみMoが堆積した。
In the above sample, Si
Almost no Mo was deposited on O□, and Mo was deposited only on the portion where 5i02 was opened and St was exposed.

(実施例2) まずMO成膜の手順は次の通りである。排気設備9によ
り、反応管2内を略々I X 10−’Torrに排気
する。反応管2内の真空度がI X 10−’Torr
より悪くてもMOは成膜する。
(Example 2) First, the procedure for forming an MO film is as follows. The inside of the reaction tube 2 is evacuated to approximately I.times.10-' Torr by the exhaust equipment 9. The degree of vacuum in the reaction tube 2 is I x 10-'Torr.
Even if it is worse, MO will form a film.

Siウェハを洗浄後、搬送室10を大気圧に解放してS
iウェハを搬送室に装填する。搬送室を略々1x 10
−’Torrに排気してその後ゲートバルブ13を開は
クエへをウェハホルダ3に装着する。
After cleaning the Si wafer, the transfer chamber 10 is released to atmospheric pressure and S
i Load the wafer into the transfer chamber. Approximately 1x 10 transport chambers
-'Torr, then open the gate valve 13 and attach the wafer to the wafer holder 3.

ウェハをウェハホルダ3に装着した後、ゲートバルブ1
3を閉じ反応室2の真空度が略々I X 1O−8To
rrになるまで排気する。
After mounting the wafer on the wafer holder 3, the gate valve 1
3 is closed, and the degree of vacuum in reaction chamber 2 is approximately I x 1O-8To.
Exhaust until rr.

本実施例では第1のガスラインをMo (GO) 6用
とする。Mo (II:O)、ラインのキャリアガスは
八rを用し)だ。第2ガスラインはH2用である。
In this example, the first gas line is for Mo (GO) 6. Mo (II:O), the line carrier gas is 8r). The second gas line is for H2.

第2ガスラインから■2を流し、スローリークバルブ8
の開度を調整して反応管2内の圧力を所望の値にする。
Flow ■2 from the second gas line, slow leak valve 8
The pressure inside the reaction tube 2 is set to a desired value by adjusting the opening degree of the reaction tube 2.

本実施例における典型的圧力は略々1.5Torrとす
る。その後ヒータ4に通電しクエへを加熱する。ウェハ
温度が所望の温度に到達した後、No (co) 6ラ
インよりMo (GO) 6を反応管内へ導入する。全
圧は略々1.5Torrであり、Mo (Go)、分圧
を略々1.5 x 10−’Torrとする。Ar分圧
は略々0.5Torrである。Mo (co)6を反応
管2に導入するとMoが堆積する。所望の堆積時間が経
過した後Mo (CO)、の供給を停止する。次にヒー
タ4の加熱を停止し、ウェハを冷却する。H2ガスの供
給を止め反応管内を排気した後ウェハを搬送室に8送し
搬送室のみを大気圧にした後ウェハを取り出す。以上が
MO成膜の概略である。
Typical pressure in this example is approximately 1.5 Torr. Thereafter, the heater 4 is energized to heat the cube. After the wafer temperature reaches a desired temperature, Mo (GO) 6 is introduced into the reaction tube through the No (co) 6 line. The total pressure is approximately 1.5 Torr, and the partial pressure of Mo (Go) is approximately 1.5 x 10-' Torr. The Ar partial pressure is approximately 0.5 Torr. When Mo(co)6 is introduced into the reaction tube 2, Mo is deposited. After the desired deposition time has elapsed, the supply of Mo (CO) is stopped. Next, heating of the heater 4 is stopped and the wafer is cooled. After stopping the supply of H2 gas and evacuating the inside of the reaction tube, the wafer is transferred to the transfer chamber, and only the transfer chamber is brought to atmospheric pressure, and then the wafer is taken out. The above is an outline of MO film formation.

このようにキャリアガスとしてArを用いた場合であっ
ても形成された堆積膜は抵抗率、炭素含有率が若干高か
ったものの、実用上問題ないレベルであり、実施例1と
大体同様の結果を得た。
Even when Ar was used as the carrier gas, the resistivity and carbon content of the deposited film formed were slightly high, but at a level that poses no practical problems, and the results were roughly the same as in Example 1. Obtained.

また基体による選択堆積性も実施例1とほぼ同様であっ
た。
Also, the selective deposition properties depending on the substrate were almost the same as in Example 1.

(実施例3) 第3図に示した減圧CVD装置を用いて以下に述べるよ
うな構成の基体(サンプルa−t〜8−179)にMo
膜を形成した。
(Example 3) Using the low pressure CVD apparatus shown in FIG. 3, Mo
A film was formed.

サンプル8−1の準備 電子供与性である第1の基体表面材料としての単結晶シ
リコンの上に、非電子供与性である第2の基体表面材料
としての熱酸化5in2膜を形成し、実施例1に示した
ようなフォトリソグラフィー工程によりパターニングを
行い、単結晶シリコン表面を部分的に露出させた。
Preparation of Sample 8-1 A thermally oxidized 5in2 film was formed as a non-electron-donating second substrate surface material on single crystal silicon as an electron-donating first substrate surface material. Patterning was performed by a photolithography process as shown in 1, and the single crystal silicon surface was partially exposed.

この時の熱酸化5in2膜の膜厚は7000人、単結晶
シリコンの露出部即ち開口の大きさは38mX3μmで
あフた。このようにしてサンプル8−1を準備した。(
以下このようなサンプルを“熱酸化5iO2(以下T−
5iO2と略す)/単結晶シリコン”と表記することと
する)。
At this time, the thickness of the thermally oxidized 5in2 film was 7000 mm, and the exposed portion of the single crystal silicon, that is, the size of the opening, was 38 m x 3 μm. Sample 8-1 was thus prepared. (
Below, such a sample is referred to as “thermal oxidation 5iO2 (hereinafter T-
(abbreviated as 5iO2)/single crystal silicon).

サンプル8−2〜8−179の準備 サンプル8−2は常圧CVDによって成膜した酸化膜(
以下5i02と略す)/単結晶シリコン、サンプル8−
3は常圧CVDによって成膜したポロンドープの酸化膜
(以下BSGと略す)/単結晶シリコン、 サンプル8−4は常圧CvDによって成膜したリンドー
プの酸化膜(以下PSGと略す)/単結晶シリコン、 サンプル8−5は常圧CVDによって成膜したリンおよ
びボロンドープの酸化膜(以下BSPGと略す)/単結
晶シリコン、 サンプル8−6はプラズマCvDによって成膜した窒化
膜(以下P−5:Nと略す)/単結晶シリコン、 サンプル8−7は熱窒化膜(以下T−5: Nと略す)
/単結晶シリコン、 サンプル8−8は減圧DCVDによって成膜した窒化膜
(以下LP−5INと略す)/単結晶シリコン、サンプ
ル8−9はECR装置によって成膜した窒化膜(以下E
CR−5iNと略す)/単結晶シリコンである。さらに
電子供与性である第1の基体表面材料と非電子供与性で
ある第2の基体表面材料の組み合わせにより表2に示し
たサンプル8−11〜8−179を作成した。第1の基
体表面材料として単結晶シリコン(単結晶St) 、多
結晶シリコン(多結晶Si)、タングステン(W)、モ
リブデン(Mo) 、タンタル(Ta)、タングステン
シリサイド(WSi)、チタンシリサイド(TiSi)
、アルミニウム(A℃)、アルミニウムシリコン(A℃
−5i)、チタンアルミニウム(八1−Ti) 、チタ
ンナイトライド(Ti−N)、銅(Cu) 、アルミニ
ウムシリコン銅(AIL−5t−にu) 、アルミニウ
ムパラジウム(AI!、−Pd) 、チタン(Ti)、
モリブデンシリサイド(Mo−5i)タンタルシリサイ
ド(Ta−5i)を使用した。これらのサンプルおよび
AIL203基板。
Preparation of Samples 8-2 to 8-179 Sample 8-2 is an oxide film (
(hereinafter abbreviated as 5i02)/single crystal silicon, sample 8-
3 is a poron-doped oxide film (hereinafter abbreviated as BSG)/single crystal silicon formed by atmospheric pressure CVD, and sample 8-4 is a phosphorus-doped oxide film (hereinafter abbreviated as PSG)/single crystal silicon formed by atmospheric pressure CVD. , Sample 8-5 is a phosphorus- and boron-doped oxide film (hereinafter abbreviated as BSPG)/single crystal silicon deposited by atmospheric pressure CVD, and Sample 8-6 is a nitride film deposited by plasma CVD (hereinafter P-5: N sample 8-7 is a thermal nitride film (hereinafter abbreviated as T-5: N)
/single crystal silicon, sample 8-8 is a nitride film formed by low pressure DCVD (hereinafter abbreviated as LP-5IN)/single crystal silicon, sample 8-9 is a nitride film formed by an ECR device (hereinafter referred to as E
CR-5iN)/single crystal silicon. Furthermore, samples 8-11 to 8-179 shown in Table 2 were prepared by combining the electron-donating first substrate surface material and the non-electron-donating second substrate surface material. The first substrate surface materials include single crystal silicon (single crystal St), polycrystalline silicon (polycrystalline Si), tungsten (W), molybdenum (Mo), tantalum (Ta), tungsten silicide (WSi), and titanium silicide (TiSi). )
, Aluminum (A°C), Aluminum Silicon (A°C
-5i), titanium aluminum (81-Ti), titanium nitride (Ti-N), copper (Cu), aluminum silicon copper (AIL-5t-u), aluminum palladium (AI!, -Pd), titanium (Ti),
Molybdenum silicide (Mo-5i) and tantalum silicide (Ta-5i) were used. These samples and AIL203 substrate.

5i(hガラス基板を第3図に示した減圧CVD装置に
入れ、同一バッヂ内でMo膜を成膜した。成膜条件は反
応管圧力0.2Torr、Mo(Go)a分圧1.OX
 10−’Torr、基体温度450℃である。
A 5i(h glass substrate was placed in the low pressure CVD apparatus shown in Fig. 3, and a Mo film was formed within the same badge.The film forming conditions were a reaction tube pressure of 0.2 Torr, and a Mo(Go)a partial pressure of 1.OX.
The temperature was 10-' Torr and the substrate temperature was 450°C.

このような条件で成膜した結果、サンプル8−1から8
−179までのパターニングを施したサンプルに関して
は全て、電子供与性である第1の基体表面にのみMo膜
の堆積が起こり、7000人の深さの開口部を完全に埋
めつくした。Mo膜の膜質は実施例1で示した基体温度
450℃のものと同一の性質を示し非常に良好であった
。一方弁電子供与性である第2の基体表面にはMo膜は
全く堆積せず完全な選択性が得られた。非電子供与性で
あるへ2203基板および5in2ガラス基板にもMo
膜は全く堆積しなかった。
As a result of film formation under these conditions, samples 8-1 to 8
In all of the samples patterned up to -179, the Mo film was deposited only on the electron-donating first substrate surface, completely filling the 7000 mm deep opening. The film quality of the Mo film was very good, showing the same properties as those shown in Example 1 at a substrate temperature of 450°C. On the other hand, no Mo film was deposited on the surface of the second substrate, which was electron-donating, and perfect selectivity was obtained. Mo2203 substrate and 5in2 glass substrate, which are non-electron donating, are also used.
No film was deposited.

(実施例4) 第3図の減圧CVD装置を用いて以下に述べるような構
成の基体にMojiを形成した。
(Example 4) Using the low pressure CVD apparatus shown in FIG. 3, Moji was formed on a substrate having the structure described below.

非電子供与性である第2の基体表面材料としての熱酸化
膜上に電子供与性である第1の基体表面材料としての多
結晶Siを形成し、実施例1に示すようなフォトリソグ
ラフィ工程によりパターニングを行い、熱酸化膜表面を
部分的に露出させた。
Polycrystalline Si as an electron-donating first substrate surface material is formed on a thermal oxide film as a non-electron-donating second substrate surface material, and a photolithography process as shown in Example 1 is carried out. Patterning was performed to partially expose the surface of the thermal oxide film.

この時の多結晶シリコンの膜厚は2000人、熱酸化@
露出部すなわち開口部の大きさは3μmx3μmであっ
た。このようなサンプルを9−1とする。非電子供与性
である第2の基体表面材料(T−5i02.CVD−5
i(h、[lsG、PsG、BPSG、P−5iN、T
−SiN。
The film thickness of polycrystalline silicon at this time was 2000 mm, thermal oxidation @
The size of the exposed portion or opening was 3 μm x 3 μm. Such a sample is designated as 9-1. The second substrate surface material which is non-electron donating (T-5i02.CVD-5
i(h, [lsG, PsG, BPSG, P-5iN, T
-SiN.

LP−5iN、εCR−5IN)と電子供与性である第
1の基体表面材料(多結晶Si、Ai、W、Mo、Ta
、 WSi、TiSi。
LP-5iN, εCR-5IN) and the electron-donating first substrate surface material (polycrystalline Si, Ai, W, Mo, Ta
, WSi, TiSi.

Taxi、  ^ f−5i、  ^It−Ti、Ti
N、Cu、A1.−5i−Cu、   八℃−Pd、T
i、Mo−5i)の組み合わせにより、表3に示す9−
1〜9−169のサンプルを用意した。これらのサンプ
ルを第3図に示した減圧CVD装置に入れ、同一バッヂ
内でMo膜を成膜した。成膜条件は反応管圧力0.2T
orr、Mo(GO)6分圧1.Ox 10””Tor
r、基体温度450℃である。このような条件で成膜し
た結果、9−1から9−169までのサンプル全てにお
いて、非電子供与性である第2の基体表面が露出してい
る開口部には全<  l膜は堆積されず、電子供与性で
ある第1の基体表面上にのみ約5000人のMoが堆積
し、完全な選択性が得られた。なお、堆積したMo膜の
膜質は実施例1で示した基体温度450℃のものと同一
の性質を示し、非常に良好であった。
Taxi, ^f-5i, ^It-Ti, Ti
N, Cu, A1. -5i-Cu, 8℃-Pd, T
i, Mo-5i), 9- shown in Table 3
Samples 1 to 9-169 were prepared. These samples were placed in the low pressure CVD apparatus shown in FIG. 3, and a Mo film was formed within the same badge. Film forming conditions are reaction tube pressure 0.2T.
orr, Mo(GO)6 partial pressure 1. Ox 10””Tor
r, the substrate temperature is 450°C. As a result of film formation under these conditions, in all samples from 9-1 to 9-169, all <l films were deposited in the openings where the non-electron-donating second substrate surface was exposed. First, about 5000 Mo was deposited only on the first substrate surface, which is electron-donating, and complete selectivity was obtained. The quality of the deposited Mo film was very good, showing the same properties as those shown in Example 1 at a substrate temperature of 450°C.

(実施例5) 原料ガスにMO(C113)6を用いて、全圧力   
  2.0 Torr Mo (CH3) 6分圧  3 x 10−’Tor
rと設定し、実施例1と同様の手順で堆積を行なったと
ころ、基体温度350℃から550℃の温度範囲におい
て、実施例1と同様に炭素不純物をほとんど含まない電
気抵抗が低く基体表面材料による選択性に優れたMo薄
膜が堆積した。
(Example 5) Using MO(C113)6 as the raw material gas, the total pressure
2.0 Torr Mo (CH3) 6 partial pressure 3 x 10-'Tor
When the deposition was carried out using the same procedure as in Example 1, it was found that, as in Example 1, the substrate surface material contained almost no carbon impurities and had low electrical resistance in the substrate temperature range of 350°C to 550°C. A Mo thin film with excellent selectivity was deposited.

[発明の効果] 以上説明したように、本発明によれば、低抵抗、緻密な
Mo膜を基体上に選択的に堆積させることができた。
[Effects of the Invention] As explained above, according to the present invention, a low-resistance, dense Mo film could be selectively deposited on a substrate.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明を適用可能な堆積膜形成装置の一例を示
す模式図、 第2図は本発明による堆積膜形成法を説明する模式的断
面図、 第3図は本発明を適用可能な堆積膜形成装置の他の例を
示す模式図である。 l・・・基体、 2・・・反応管、 3・・・基体ホルダ、 4・・・ヒータ、 5・・・混合器、 6・・・気化器、 7・・・ゲートバルブ、 8・・・スローリークバルブ、 9・・・排気ユニット、 10−・・搬送室、 11・・・バルブ、 12・・・排気ユニット、 50・・・石英製外側反応管、 51・・・石英製内側反応管、 52・・・原料ガス導入口、 53・・・ガス排気口、 54・・・金属製フランジ、 56・・・基体保持具、 57・・・基体、 58・・・ガスの流れ、 59・・・ヒータ部。 第2図
FIG. 1 is a schematic diagram showing an example of a deposited film forming apparatus to which the present invention can be applied, FIG. 2 is a schematic cross-sectional view illustrating a deposited film forming method according to the present invention, and FIG. 3 is a schematic diagram showing an example of a deposited film forming apparatus to which the present invention can be applied. FIG. 3 is a schematic diagram showing another example of a deposited film forming apparatus. 1... Substrate, 2... Reaction tube, 3... Substrate holder, 4... Heater, 5... Mixer, 6... Vaporizer, 7... Gate valve, 8... - Slow leak valve, 9... Exhaust unit, 10-... Transfer chamber, 11... Valve, 12... Exhaust unit, 50... Quartz outer reaction tube, 51... Quartz inner reaction tube Pipe, 52... Raw material gas inlet, 53... Gas exhaust port, 54... Metal flange, 56... Substrate holder, 57... Substrate, 58... Gas flow, 59 ...Heater section. Figure 2

Claims (1)

【特許請求の範囲】 1)(a)電子供与性の表面と非電子共与性の表面とを
有する基体にモリブデン化合物分子と水素ガスとを供給
する工程、および (b)前記モリブデン化合物の分解温度以下で、かつ8
00℃以下の範囲内に前記電子供与性の表面の温度を維
持し、モリブデン膜を該電子供与性の表面に選択的に形
成する工程を有することを特徴とする堆積膜形成法。 2)前記モリブデン化合物がMo(CO)_6であるこ
とを特徴とする請求項1に記載の堆積膜形成法。 3)前記モリブデン化合物がMo(CH_3)_6であ
ることを特徴とする請求項1に記載の堆積膜形成法。 4)成膜時圧力が100Torr以下であることを特徴
とする請求項1に記載の堆積膜形成法。
[Claims] 1) (a) A step of supplying molybdenum compound molecules and hydrogen gas to a substrate having an electron-donating surface and a non-electron-donating surface, and (b) decomposition of the molybdenum compound. below the temperature, and 8
A deposited film forming method comprising the step of maintaining the temperature of the electron-donating surface within a range of 00° C. or lower and selectively forming a molybdenum film on the electron-donating surface. 2) The deposited film forming method according to claim 1, wherein the molybdenum compound is Mo(CO)_6. 3) The deposited film forming method according to claim 1, wherein the molybdenum compound is Mo(CH_3)_6. 4) The deposited film forming method according to claim 1, wherein the pressure during film formation is 100 Torr or less.
JP1250018A 1989-09-26 1989-09-26 Deposition of film Pending JPH03110840A (en)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP1250018A JPH03110840A (en) 1989-09-26 1989-09-26 Deposition of film
EP90310500A EP0420589B1 (en) 1989-09-26 1990-09-25 Process for forming deposited film and process for preparing semiconductor device
SG1996006443A SG59964A1 (en) 1989-09-26 1990-09-25 Process for forming deposited film and process for preparing semiconductor device
DE69025252T DE69025252T2 (en) 1989-09-26 1990-09-25 Method of manufacturing a deposited layer and method of manufacturing a semiconductor device
AT90310500T ATE134070T1 (en) 1989-09-26 1990-09-25 METHOD FOR PRODUCING A DEPOSITED LAYER AND METHOD FOR PRODUCING A SEMICONDUCTOR DEVICE
MYPI90001659A MY110288A (en) 1989-09-26 1990-09-26 Process for forming deposited film and process for preparing semiconductor device.
KR1019900015299A KR940006665B1 (en) 1989-09-26 1990-09-26 Manufacturing method of depositing film and semiconductor device
PT95436A PT95436B (en) 1989-09-26 1990-09-26 PRODUCTION PROCESS OF A DEPOSITED MOVIE AND PRODUCTION OF A SEMICONDUCTOR DEVICE
US08/257,294 US6025243A (en) 1989-09-26 1994-06-09 Method for preparing a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1250018A JPH03110840A (en) 1989-09-26 1989-09-26 Deposition of film

Publications (1)

Publication Number Publication Date
JPH03110840A true JPH03110840A (en) 1991-05-10

Family

ID=17201623

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1250018A Pending JPH03110840A (en) 1989-09-26 1989-09-26 Deposition of film

Country Status (1)

Country Link
JP (1) JPH03110840A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017069406A (en) * 2015-09-30 2017-04-06 株式会社日立国際電気 Method for manufacturing semiconductor device, apparatus for processing substrate, gas-supply system and program
US10995405B2 (en) 2016-02-19 2021-05-04 Merck Patent Gmbh Deposition of molybdenum thin films using a molybdenum carbonyl precursor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017069406A (en) * 2015-09-30 2017-04-06 株式会社日立国際電気 Method for manufacturing semiconductor device, apparatus for processing substrate, gas-supply system and program
US10995405B2 (en) 2016-02-19 2021-05-04 Merck Patent Gmbh Deposition of molybdenum thin films using a molybdenum carbonyl precursor

Similar Documents

Publication Publication Date Title
JP3417751B2 (en) Method for manufacturing semiconductor device
US5356835A (en) Method for forming low resistance and low defect density tungsten contacts to silicon semiconductor wafer
JP2721023B2 (en) Deposition film formation method
US5508066A (en) Method for forming a thin film
JP3094004B2 (en) Method for CVD deposition of tungsten layer on semiconductor wafer
US5273775A (en) Process for selectively depositing copper aluminum alloy onto a substrate
JP2726118B2 (en) Deposition film formation method
US6066358A (en) Blanket-selective chemical vapor deposition using an ultra-thin nucleation layer
JPH06232077A (en) Semiconductor device and manufacture thereof
US5672385A (en) Titanium nitride film-MOCVD method incorporating use of tetrakisdialkylaminotitanium as a source gas
JPH10214896A (en) Manufacture and manufacture device for semiconductor device
US6156647A (en) Barrier layer structure which prevents migration of silicon into an adjacent metallic layer and the method of fabrication of the barrier layer
JP3381774B2 (en) Method of forming CVD-Ti film
KR940004443B1 (en) Method of forming deposit film
JPS62105422A (en) Manufacture of semiconductor device
KR940006665B1 (en) Manufacturing method of depositing film and semiconductor device
JPH03110840A (en) Deposition of film
JPH03110842A (en) Deposition of film
JP2834788B2 (en) Deposition film formation method
JP2781223B2 (en) Deposition film formation method
JP2670152B2 (en) Deposition film formation method
JP3003610B2 (en) Method for manufacturing semiconductor device
JPH03110841A (en) Deposition of film
JPH03111570A (en) Formation of deposited film
JPH09205094A (en) Method and system for fabricating electronic device and depositing titanium nitride