JPH03104202U - - Google Patents
Info
- Publication number
- JPH03104202U JPH03104202U JP1079990U JP1079990U JPH03104202U JP H03104202 U JPH03104202 U JP H03104202U JP 1079990 U JP1079990 U JP 1079990U JP 1079990 U JP1079990 U JP 1079990U JP H03104202 U JPH03104202 U JP H03104202U
- Authority
- JP
- Japan
- Prior art keywords
- power
- power supply
- programming
- cpu
- programmable controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 1
Landscapes
- Programmable Controllers (AREA)
Description
第1図〜第5図はこの考案の一実施例に係り、
第1図はこの考案の一実施例によるプログラミン
グ装置の構成図、第2図はRAMの構成図、第3
図はイニシヤルタスクのフローチヤート、第4図
はキー入力処理タスクのフローチヤート、第5図
は自動終了処理タスクのフローチヤート、第6図
〜第8図はこの考案の他の実施例に係り、第6図
は他の実施例のイニシヤルタスクのフローチヤー
ト、第7図は他の実施例のキー入力処理タスクの
入力キー処理のフローチヤート、第8図は他の実
施例の自動終了処理タスクのフローチヤート、第
9図は従来のプログラミング装置の構成図、第1
0図は従来のイニシヤルタスクのフローチヤート
、第11図は従来のキー入力処理タスクのフルー
チヤートである。
図において、2……CPU、3……ROM、4
……RAM、5……デイスク装置、6……CRT
、7……キーボード、8……電源装置である。な
お、図中、同一符号は同一、または相当部分を示
す。
Figures 1 to 5 relate to an embodiment of this invention,
Fig. 1 is a block diagram of a programming device according to an embodiment of this invention, Fig. 2 is a block diagram of a RAM, and Fig. 3 is a block diagram of a programming device according to an embodiment of this invention.
Figure 4 is a flowchart of the initial task, Figure 4 is a flowchart of the key input processing task, Figure 5 is a flowchart of the automatic termination processing task, and Figures 6 to 8 relate to other embodiments of this invention. , FIG. 6 is a flowchart of the initial task of another embodiment, FIG. 7 is a flowchart of input key processing of the key input processing task of another embodiment, and FIG. 8 is an automatic termination process of another embodiment. Task flowchart, Figure 9 is a configuration diagram of a conventional programming device, Figure 1
FIG. 0 is a flowchart of a conventional initial task, and FIG. 11 is a flowchart of a conventional key input processing task. In the figure, 2...CPU, 3...ROM, 4
...RAM, 5...Disk device, 6...CRT
, 7...keyboard, 8...power supply device. In addition, in the figures, the same reference numerals indicate the same or corresponding parts.
Claims (1)
システムS/Wが格納されているROMと、その
S/Wを実行するCPUと、S/W実行時のワー
クエリア及びプログラム編集エリアに用いられる
RAMと、編集したプログラムをフアイルとして
格納するデイスク装置と、編集内容を入力するキ
ーボードと、編集内容を表示するCRTと、外部
電源を受けて、プログラミング装置に電源を供給
する電源装置と、CPUからの指令により電源装
置から供給される電源をOFFすることのできる
主電源OFF装置とを備えたプログラマブルコン
トローラのプログラミング装置。 A ROM that stores the programming system S/W of the programmable controller, a CPU that executes the S/W, a RAM that is used as a work area and a program editing area when executing the S/W, and an edited program as a file. A disk device for storing data, a keyboard for inputting edited contents, a CRT for displaying edited contents, a power supply device that receives external power and supplies power to the programming device, and a power supply supplied from the power supply device according to instructions from the CPU. A programming device for a programmable controller equipped with a main power OFF device that can turn off the power.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1079990U JPH03104202U (en) | 1990-02-06 | 1990-02-06 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1079990U JPH03104202U (en) | 1990-02-06 | 1990-02-06 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03104202U true JPH03104202U (en) | 1991-10-29 |
Family
ID=31514353
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1079990U Pending JPH03104202U (en) | 1990-02-06 | 1990-02-06 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03104202U (en) |
-
1990
- 1990-02-06 JP JP1079990U patent/JPH03104202U/ja active Pending