JPH0310312A - General interface circuit between key scan input system adopting device and digital output device - Google Patents
General interface circuit between key scan input system adopting device and digital output deviceInfo
- Publication number
- JPH0310312A JPH0310312A JP1145817A JP14581789A JPH0310312A JP H0310312 A JPH0310312 A JP H0310312A JP 1145817 A JP1145817 A JP 1145817A JP 14581789 A JP14581789 A JP 14581789A JP H0310312 A JPH0310312 A JP H0310312A
- Authority
- JP
- Japan
- Prior art keywords
- key scan
- digital
- digital output
- switch
- analog switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000007634 remodeling Methods 0.000 abstract 2
- 238000000034 method Methods 0.000 description 10
- 241000282412 Homo Species 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Input From Keyboards Or The Like (AREA)
Abstract
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は、キースキャン入力方式を採用している装置を
コンピュータ等のデジタル出力装置による制御を可能に
するための汎用インターフェース回路に関するものであ
る。[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a general-purpose interface circuit for enabling a digital output device such as a computer to control a device that employs a key scan input method. .
応用分野の一つとして、VTRのリモコンや電卓のよう
な、人間が直接スイッチボタンを押して制御を行うこと
を前提に作成されたキースキャン入力方式を採用してい
る装置を、パーソナルコンピュータにより自動制御する
場合が挙げられる。One application field is the automatic control of devices that use the key scan input method, such as VTR remote controls and calculators, which were created on the premise that humans would control them by directly pressing a switch button, using a personal computer. There are cases where this is the case.
これらの装置の特徴は、データ人ツノスピードは比較的
遅いのに対し、入力したい選択子、すなわち多くの入力
スイッチを有することである。この様な入力に対し、キ
ースキャン方式を採用するメリットは大きく、多くの製
品でこのキースキャン入力方式が採用されている。一般
に、カラムN、ロウM本のキースキャン用の人力線で、
最大NM個のスイッチ入力が可能になる。The characteristics of these devices are that the data speed is relatively slow, but they have many selectors to input, ie, many input switches. For such inputs, there are great advantages in adopting the key scan input method, and many products use this key scan input method. In general, there are N columns and M rows of human power lines for key scanning.
Maximum NM switch inputs are possible.
これに対し、コンピュータ等のデジタル装置では、機械
にとってデータの授受の容易なデジタルデータが使用さ
れている。この場合、N本のデータ信号線で最大2のN
乗のデータの授受が一回に可能である。本発明では、こ
れら両者のデータのやり取りの違いを吸収し、デジタル
出ノJにより、キースキャン方式のデータ入力を行う回
路を実現するものである。On the other hand, digital devices such as computers use digital data that is easy for machines to send and receive data. In this case, with N data signal lines, a maximum of 2 N
Multiplication data can be exchanged at one time. The present invention absorbs these differences in data exchange and realizes a circuit that performs key scan type data input using a digital output.
[従来の技術]
キースキャン入力方式を採用している装置であっても、
装置内部ではデジタル信号になっている場合が多く、こ
の様な場合、制御用のデジタル出力信号を直接入力装置
内部のデジタル信号路に結線することにより目的を達成
する方式がある。しかし、この様な結線を可能にするに
は、キースキャン入力方式を採用している装置自身を改
造するか、あるいは、初めから入力装置にデジタル人力
用の入力端子を作成しておく必要がある。[Prior art] Even if the device uses the key scan input method,
In many cases, a digital signal is used inside the device, and in such cases, there is a method of achieving the purpose by directly connecting a digital output signal for control to a digital signal path inside the input device. However, in order to make this kind of connection possible, it is necessary to modify the device itself that uses the key scan input method, or to create an input terminal for digital manual input on the input device from the beginning. .
必要になるが、キースキャンのロー・カラムアドレスと
、デジタルデータの値の対応付けに任意性が生じる特徴
かある。Although this is necessary, there is a feature that causes arbitrariness in the correspondence between the key scan row/column address and the digital data value.
特許請求の範囲第2項では、特許請求の範囲第1項のア
ナログスイッチ回路に記憶装置を付加する事により、複
数のキースキャン用のスイッチの同時メーク・リメーク
をアナログスイッチにより行う回路を実現する。これに
より、例えば、VTRリモコンに於て、 rRECボタ
ンを押しながら、Pl、AVボタンを押すJといった同
時に2つのスイッチ操作に対応する制御が可能になる。In the second claim, by adding a storage device to the analog switch circuit of the first claim, a circuit that simultaneously makes and remakes a plurality of key scan switches is realized using an analog switch. . As a result, for example, on a VTR remote control, control corresponding to two switch operations at the same time, such as pressing the Pl button while pressing the rREC button and J pressing the AV button, becomes possible.
一般には本回路により、任意のキースキャン用スイッチ
の操作をデジタル信号により制御する事が可能になる。Generally, this circuit makes it possible to control the operation of any key scan switch using digital signals.
特許請求の範囲第3項では、電子アナログスイッチをキ
ースキャン入力のカラムとロウアドレスに独立して配置
し、これらのアナログスイッチをデジタル出力データに
より選択し、目的を達成する。この場合、任意のキース
キャン用スイッチ1つの操作をデジタル信号により制御
する事が可能[発明が解決しようとする問題点]
本発明の目的は、デジタル人力を考慮していないキース
キャン入力方式採用装置とデジタル出力装置を、入力装
置の改造なしに結合する汎用インターフェース回路を得
ることである。In claim 3, electronic analog switches are arranged independently in the column and row address of the key scan input, and these analog switches are selected by digital output data to achieve the object. In this case, it is possible to control the operation of one arbitrary key scan switch using a digital signal. [Problems to be solved by the invention] The object of the present invention is to provide a device using a key scan input method that does not take into account digital human power. and a digital output device without modifying the input device.
[問題点を解決するための手段]
」二足目的を達成するために、本発明の回路ではキース
キャン入力用のスイッチに並列に電子アナログスイッチ
を配置し、デジタル信号により、これら電子アナログス
イッチをメーク・リメークすることにより目的を達成す
るものである。これにより、本回路をキースキャン入力
装置に追加した場合でも、当初のキースキャン用の人ノ
Jスイッチボタンは有効で、このボタンによる入力を何
等制限するものではないという特徴が生まれる。[Means for Solving the Problems] In order to achieve the two-legged objective, the circuit of the present invention arranges electronic analog switches in parallel with the key scan input switch, and uses digital signals to switch these electronic analog switches. Purposes are achieved by making and remaking. As a result, even when this circuit is added to a key scan input device, the original J switch button for key scan is effective, and the input using this button is not restricted in any way.
特許請求の範囲第1項では、電子アナログスイッチをキ
ースキャン用スイッチ各々に並列結線することにより目
的を達成する。この場合、電子アナログスイッチはキー
スキャン用スイッチと同数になる。またアナログスイッ
チはカラム・ロウ選、択用のN対1型の切り替えスイッ
チ2組で十分である。In claim 1, the object is achieved by connecting an electronic analog switch to each key scanning switch in parallel. In this case, the number of electronic analog switches is the same as the number of key scanning switches. Further, two sets of N-to-1 type changeover switches for column/row selection and selection are sufficient as analog switches.
特許請求第4項では、特許請求第3項の回路に記憶回路
を追加し、それを複数(L組)並列に結線することによ
り、任意の複数(最大り個)のスイッチの操作をデジタ
ル信号により制御する事が可能になる。例えば、VTR
リモコンに於て、rRECボタンを押しながら、PLA
Yボタンを押す」といった同時に2つのスイッチ操作に
対応する制御が、特許請求第4項において並列度りを2
以」−に設定することにより可能になる。In claim 4, by adding a memory circuit to the circuit in claim 3 and connecting a plurality of them (L groups) in parallel, the operation of any plurality of switches (maximum number) can be controlled by digital signals. It becomes possible to control. For example, VTR
On the remote control, while pressing the rREC button, press PLA.
The control that corresponds to two switch operations at the same time, such as "Press the Y button," is defined in claim 4 as having a degree of parallelism of 2.
This is possible by setting ``-''.
[実施例コ
第1図は、本発明の特許請求の範囲第1項を実施する装
置の構成を示している。キースキャン信号線のカラム、
j番目、ロウ1番目に結線されているスイッチ5Wij
に並列にアナログスイッチASWijを結線する。この
アナログスイッチの制御線はデジタルデータNビットデ
コーダの第に信母線と結線する。これにより、デジタル
出力が2進数の値にのときにアナログスイッチASWi
jのメークが、他の値の場合リメークが実現できる。[Example 1] FIG. 1 shows the configuration of an apparatus implementing claim 1 of the present invention. key scan signal line column,
Switch 5Wij connected to jth, row 1st
Connect the analog switch ASWij in parallel with . The control line of this analog switch is connected to the first signal bus line of the digital data N-bit decoder. This ensures that when the digital output is a binary value, the analog switch ASWi
If the make of j is another value, the remake can be realized.
なお、デジタルデータの値にとキースキャンのロウ・カ
ラムアドレス(i、j)の対応付けに自由度があり、デ
ジタル信号出ノJ装置、キースキャン入力装置の各々に
とって都合のよい対応付けを実現できる。Furthermore, there is a degree of freedom in associating digital data values with key scan row/column addresses (i, j), making it possible to create a correspondence that is convenient for both the digital signal output device and the key scan input device. can.
第2図は、本発明の特許請求の範囲第2項を実施する装
置の構成を示している。本図では、第1図のアナログス
イッチASWijはNビットデコーダの出力AKの間に
記憶回路を介して結線しである。これにより、デジタル
出力が2進数の値にのときにアナログスイッチASWi
、iのメークが、他の値を経て再度、値Kが指定された
ときリメークが実現できる。これにより、アナログスイ
ッチASWijをメークした状態で、別のアナログスイ
ッチのメーク・リメークの制御が可能になる。FIG. 2 shows the configuration of an apparatus implementing claim 2 of the present invention. In this figure, the analog switch ASWij of FIG. 1 is connected between the output AK of the N-bit decoder via a storage circuit. This ensures that when the digital output is a binary value, the analog switch ASWi
, i can be remade when the value K is specified again after going through other values. This makes it possible to control the make/remake of another analog switch while making the analog switch ASWij.
なお、デジタルデータの値にとキースキャンのロウ・カ
ラムアドレス(i、j)の対応付けに自由結線しである
。デジタル記録制御データに値kを設定することにより
、第に番目の第3図で示した回路と同等アナログスイッ
チのメーク・リメーク制御が可能になる。従って、第に
番目のアナログスイッチをメークした状態のまま、別の
アナログスイッチk”番目のメーク・リメークの制御が
可能になる。並列にL回路の第3図に示したアナログス
イッチが実装された場合、最大り個の同時メークが実現
できる。Note that the correspondence between the digital data value and the key scan row/column address (i, j) is freely connected. By setting the value k in the digital recording control data, it becomes possible to perform make/remake control of an analog switch equivalent to the circuit shown in FIG. Therefore, it is possible to control the make/remake of another analog switch "k" while keeping the analog switch "k" made.The analog switches shown in FIG. 3 of the L circuit are mounted in parallel. In this case, maximum number of simultaneous make-ups can be realized.
[発明の効果]
以上に詳述したように、本発明の方法によれば、デジタ
ル入力を考慮していないキースキャン入力方式採用装置
とデジタル出ノJ装置を、人力装置の改造なしに結合す
る汎用インターフェース回路を得ることが可能になる。[Effects of the Invention] As detailed above, according to the method of the present invention, a device that adopts a key scan input method that does not take digital input into account and a digital output device can be combined without modifying the human-powered device. It becomes possible to obtain a general-purpose interface circuit.
第1図は、本発明の特許請求第1項、第2図は、本発明
の特許請求第2項、第3図は、本発明の特許に関しては
特許請求の第1項と同様である。
第3図は、本発明の特許請求の範囲第3項を実施する装
置の構成を示している。本図ではキースキャンカラム信
号線をカラム選択用の電子アナログ切り替えスイッチに
接続し、デジタルカラム選択データKJにより、第、j
カラムの信号線が選択されている様子を示している。同
様に、キースキャンの第iロウの信号線がデジタルロウ
選択データKiにより選択されているとする。これによ
り、本回路図全体でキースキャン信号線のカラム5番目
、ロウi番目に結線されているスイッチ5WiJのメー
クと同じ状態を作り出していることになる。デジタルデ
ータを変化させることにより、SW]jのリメークが実
現できる。ロウあるいはカラムのいずれかに、信号線の
対応しない値を設定することにより、全てのキーのリメ
ークを実現できる。
第4図は、本発明の特許請求の範囲第4項を実施する装
置の構成を示している。本図では、第3図の回路に記憶
回路を追加したものを複数並列に許請求第3項、第4図
は、本発明の特許請求第4項を実施する装置の構成を示
している。
第1図、第2図中の1はキースキャン信号線のカラム5
番目、ロウi番目に結線されているスイッチ5Wjjを
、2はそれに並列に結線したアナログスイッチASWi
j、3はデジタルデータN−]デコーダ、4は記憶回路
を表わしている。第4図の1は電子アナログ切替スイッ
チ、2は記憶回路を表わしている。
デジタル記憶制御データFIG. 1 is the same as the first claim of the present invention, FIG. 2 is the second claim of the present invention, and FIG. 3 is the same as the first claim of the present invention. FIG. 3 shows the configuration of an apparatus implementing claim 3 of the present invention. In this figure, the key scan column signal line is connected to an electronic analog changeover switch for column selection, and the digital column selection data KJ
This shows that the signal line in the column is selected. Similarly, it is assumed that the i-th row signal line of the key scan is selected by the digital row selection data Ki. This creates the same state as the make of the switch 5WiJ connected to the 5th column and i-th row of the key scan signal line in the entire circuit diagram. By changing the digital data, it is possible to remake SW]j. All keys can be remade by setting values that do not correspond to the signal lines in either rows or columns. FIG. 4 shows the configuration of an apparatus implementing claim 4 of the present invention. In this figure, a plurality of circuits in which a memory circuit is added to the circuit in FIG. 1 in Figures 1 and 2 is column 5 of the key scan signal line.
2 is the analog switch ASWi connected in parallel to the switch 5Wjj connected to the i-th row and the switch 5Wjj.
j, 3 represents a digital data N-] decoder, and 4 represents a storage circuit. In FIG. 4, 1 represents an electronic analog changeover switch, and 2 represents a memory circuit. digital storage control data
Claims (1)
ル出力データにより選択し、それに連動したスイッチの
メーク・リメークをアナログスイッチにより行う回路。 2、特許請求の範囲第1項のアナログスイッチ回路に記
憶装置を付加する事により、複数のキースキャン用のス
イッチの同時メーク・リメークをアナログスイッチによ
り行う回路。 3、キースキャン入力のカラムとロウアドレスを独立し
てデジタル出力データにより選択し、それに連動したス
イッチのメーク・リメークを多層構造のアナログスイッ
チにより行う回路。 4、特許請求の範囲第3項の回路に記憶回路を追加した
ものを複数並列に用意し、複数のキースキャン用のスイ
ッチの同時メーク・リメークを多層構造のアナログスイ
ッチにより行う回路。[Claims] 1. A circuit that selects a column and row address of a key scan input using digital output data, and performs make/remake of switches in conjunction with the selected column and row address using an analog switch. 2. A circuit that simultaneously makes and remakes a plurality of key scan switches by adding a storage device to the analog switch circuit according to claim 1. 3. A circuit that independently selects the column and row address of the key scan input using digital output data, and performs make/remake of the switch in conjunction with the selection using a multilayer analog switch. 4. A circuit in which a plurality of the circuits according to claim 3 with a memory circuit added are prepared in parallel, and a multilayer analog switch is used to simultaneously make and remake a plurality of key scan switches.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1145817A JPH0310312A (en) | 1989-06-07 | 1989-06-07 | General interface circuit between key scan input system adopting device and digital output device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1145817A JPH0310312A (en) | 1989-06-07 | 1989-06-07 | General interface circuit between key scan input system adopting device and digital output device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0310312A true JPH0310312A (en) | 1991-01-17 |
Family
ID=15393824
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1145817A Pending JPH0310312A (en) | 1989-06-07 | 1989-06-07 | General interface circuit between key scan input system adopting device and digital output device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0310312A (en) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5860335A (en) * | 1981-10-06 | 1983-04-09 | Toshiba Corp | Transparent type data input device |
JPS6320232B2 (en) * | 1978-11-15 | 1988-04-26 | Monsanto Co |
-
1989
- 1989-06-07 JP JP1145817A patent/JPH0310312A/en active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6320232B2 (en) * | 1978-11-15 | 1988-04-26 | Monsanto Co | |
JPS5860335A (en) * | 1981-10-06 | 1983-04-09 | Toshiba Corp | Transparent type data input device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA1099029A (en) | Triport memory apparatus | |
US4903231A (en) | Transposition memory for a data processing circuit | |
JPH01195554A (en) | Serial access memory device | |
JPH0310312A (en) | General interface circuit between key scan input system adopting device and digital output device | |
JPS63244245A (en) | Multidimensional memory device capable of parallel access | |
US5321665A (en) | Dual-port memory having a serial register accessing arrangement with pulsed decoding | |
KR910009090A (en) | Circuits for Continuously Processing Video Signals in Synchronous Vector Processors and Their Operation Methods | |
GB2228813A (en) | Data array conversion | |
JPH06511118A (en) | Programmable logic device with multi-shared logic array | |
JP2679820B2 (en) | Bit reversing device | |
JP3199805B2 (en) | Key input device | |
US3349379A (en) | Stored program boolean logic system incorporating omni-boolean function synthesizer | |
JPH07234863A (en) | Two-dimensional orthogonal transformation device | |
JPH08171626A (en) | Data processor | |
JP2610817B2 (en) | Address generator | |
JP2824976B2 (en) | 2D array data rotation device | |
RU2280891C2 (en) | Commutation environment | |
JPS6411991B2 (en) | ||
JPH0454514Y2 (en) | ||
JPS59158190A (en) | Time switch circuit | |
JP2989193B2 (en) | Image memory interleaved input / output circuit | |
JP3427586B2 (en) | Data processing device and storage device | |
JPH06208614A (en) | Image processor | |
JPS63198144A (en) | Direct memory access control system in multi-port memory | |
JPH01205790A (en) | Static ram |