JPH03101408A - Attenuate circuit - Google Patents

Attenuate circuit

Info

Publication number
JPH03101408A
JPH03101408A JP23714989A JP23714989A JPH03101408A JP H03101408 A JPH03101408 A JP H03101408A JP 23714989 A JP23714989 A JP 23714989A JP 23714989 A JP23714989 A JP 23714989A JP H03101408 A JPH03101408 A JP H03101408A
Authority
JP
Japan
Prior art keywords
transistor
voltage
circuit
emitter
constant current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP23714989A
Other languages
Japanese (ja)
Other versions
JP2883366B2 (en
Inventor
Yuji Ito
雄司 伊藤
Shunichi Tsuchida
土田 瞬一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba AVE Co Ltd
Original Assignee
Toshiba Corp
Toshiba Audio Video Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Audio Video Engineering Co Ltd filed Critical Toshiba Corp
Priority to JP23714989A priority Critical patent/JP2883366B2/en
Publication of JPH03101408A publication Critical patent/JPH03101408A/en
Application granted granted Critical
Publication of JP2883366B2 publication Critical patent/JP2883366B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Networks Using Active Elements (AREA)

Abstract

PURPOSE:To prevent the deterioration in the frequency characteristic and to attain broad band circuit by connecting outputs of a voltage follower circuit of a pre-stage and a post-stage in series via two resistors and extracting an attenuated signal from the connecting point of the resistors. CONSTITUTION:Outputs of a pre-stage feedback type voltage follower circuit and of a post-stage feedback type voltage follower circuit are connected in series by resistors R14 and 15. An attenuated signal is extracted from a connecting point between the resistors R14 and 15. A DC voltage of an input signal inputted to a transistor(TR) Q11 is ensured at an output signal side outputted from a TR Q28 and the output impedance of the pre-stage and post- stage voltage follower circuits is reduced. Thus, the deterioration in the linearity of the output signal and the increase in the distortion thereof are prevented and broad band circuit configuration is attained.

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明はテレビジラン受像機又はビデオテープレコーダ
等で用いられるリニア集積回路におけるアテネート回路
に関する。
DETAILED DESCRIPTION OF THE INVENTION OBJECTS OF THE INVENTION (Field of Industrial Application) The present invention relates to an attenuate circuit in a linear integrated circuit used in television receivers, video tape recorders, and the like.

(従来の技術) 従来、リニア集積回路内で用いられるアテネート回路は
例えば第3図に示すような構成を有している。即ち、ト
ランジスタQ1による増幅回路を抵抗R2≦R1とする
ことによってアテネート回路として使用した例である。
(Prior Art) Conventionally, an attenuate circuit used in a linear integrated circuit has a configuration as shown in FIG. 3, for example. That is, this is an example in which the amplifier circuit including the transistor Q1 is used as an attenuate circuit by setting the resistance R2≦R1.

しかし、トランジスタQ1のエミッタ抵抗が変動するた
め、出力信号の歪み及びリニアリティの劣化が目立つと
いう欠点があった。
However, since the emitter resistance of the transistor Q1 fluctuates, there is a drawback that distortion of the output signal and deterioration of linearity are noticeable.

第4図は従来のアテネート回路の他の例であるが、トラ
ンジスタQ2 、Q3から成り出力信号を抵抗R3、R
4の分割点から取り出すことによって、入力信号をアテ
ネートしている。この例では入力信号Vinの振幅の上
下に伴うトランジスタQ2のエミッタ抵抗の変動分をト
ランジスタQ3のエミッタ抵抗の変動分で打ち消し、出
力信号の歪み及びリニアリティり劣化を減少させている
Figure 4 shows another example of the conventional attenuate circuit, which consists of transistors Q2 and Q3, and output signals are passed through resistors R3 and R.
The input signal is attenuated by taking it out from the dividing point of 4. In this example, the variation in the emitter resistance of the transistor Q2 due to the rise and fall of the amplitude of the input signal Vin is canceled out by the variation in the emitter resistance of the transistor Q3, thereby reducing distortion and linearity deterioration of the output signal.

ここで、上記第3、第4図に示した回路とも、入力信号
Vinとして直流電圧の保存が重要な場合、例えば入力
信号としてクランプされたビデオ信号が入力された場合
、入力側に対する出ガ側の直流電圧が大きく変動してし
まう不都合があった。
Here, in both the circuits shown in FIGS. 3 and 4 above, when it is important to preserve the DC voltage as the input signal Vin, for example, when a clamped video signal is input as the input signal, the output side with respect to the input side There was a problem that the DC voltage of the device fluctuated greatly.

この不都合を解消して入力直流電圧を保持するためには
、直流電圧レベルシフト回路を付設しなければならない
が、これにてもレベルシフト回路にばらつきがあるため
、入力直流電圧の保存を厳密に行うことが困難であると
いう欠点があった。
In order to eliminate this inconvenience and maintain the input DC voltage, it is necessary to install a DC voltage level shift circuit, but since there are variations in the level shift circuit, it is necessary to strictly preserve the input DC voltage. The disadvantage is that it is difficult to carry out.

第5図は入力信号の直流電圧の保存を考慮した従来のア
テネート回路例を示した図である。本例では、トランジ
スタQ4のベースに第6図(A、)に示すような入力信
号が印加されると、トランジスタQ4のエミッタを流れ
る前記入力信号に対応する電流はトランジスタQ6のベ
ース電流となる。
FIG. 5 is a diagram showing an example of a conventional attenuator circuit that takes into account preservation of the DC voltage of an input signal. In this example, when an input signal as shown in FIG. 6A is applied to the base of transistor Q4, the current corresponding to the input signal flowing through the emitter of transistor Q4 becomes the base current of transistor Q6.

このベース電流に対応するトランジスタQ6のエミッタ
電流に対応する電流がトランジスタQI Oのベース電
流となるため、結局、入力信号に対応する第6図(B)
に示すような出力信号がトランジスタQIOのエミッタ
から出力される。ここで、トランジスタQ4の出力信号
として、シンクチップが2.0■にクランプされたIV
I)I)のビデオ信号が入力された場合、トランジスタ
Q5のベース直流電圧としてV84(クランプ回路使用
されている2、OV)が与えられ、図中、t1=i2及
びi3””t5が成立する。更に、トランジスタQ4〜
Q10までのベース・エミッタ間電圧■BEがほとんど
等しいとすると、トランジスタQIOのエミッタから出
力される出力信号のシンクチップ電圧はほぼ2.OVと
なり、入力信号の直流電圧がかなり厳密に保存される。
Since the current corresponding to the emitter current of the transistor Q6 corresponding to this base current becomes the base current of the transistor QIO, the current shown in FIG. 6(B) corresponding to the input signal ends up being
An output signal as shown in is output from the emitter of transistor QIO. Here, as the output signal of transistor Q4, the sink chip is clamped to 2.0■ IV
I) When the video signal of I) is input, V84 (2, OV where the clamp circuit is used) is given as the base DC voltage of transistor Q5, and in the figure, t1 = i2 and i3""t5 are established. . Furthermore, transistor Q4~
Assuming that the base-emitter voltage ■BE up to Q10 is almost equal, the sink tip voltage of the output signal output from the emitter of transistor QIO is approximately 2. OV, and the DC voltage of the input signal is preserved quite strictly.

しかし、第5図の回路では、トランジスタQ4、Q5の
エミッタ電流はトランジスタQ4のベースに入力された
信号レベルに応じて変動してしまうため、トランジスタ
Q6のベース端に生じる信号はリニアリティが劣化し、
歪みが生じるという欠点があった。 例えば、R5=R
6=10にΩ、il =i2 =0.1 (mA>とし
、トランジスタQ6のベース電流を無視すると、トラン
ジスタQ4のベースに入力される信号のシンクチップが
2.0■の時には、l4E=工5E(工4E、15Fは
トランジスタQ4 、Q5のエミッタ電流)となってい
るため、トランジスタQ6のベースは、2.0〒V4B
E= 1 、 3 (V )となる。(v4BEはトラ
ンジスタQ4のベース・エミッタ間電圧)。しかし、ト
ランジスタQ4のベースに入力される前記信号レベルが
 3.0Vに成った場合、トランジスタQ4のエミッタ
からトランジスタQ5のエミッタに(3,0−2,0>
/(10Ω+10Ω)=50(μA)の電流が流れ込む
ため、工4E”0.15 (mA) 、l5E=0.0
5 (mA>となる。このため、トランジスタQ4のエ
ミッタ抵抗はr4e=30/I 4E”200 (Ω)
、トランジスタQ5のエミッタ抵抗はr5F=30/工
5F=600(Ω)となるので、トランジスタQ6のベ
ースは(3,0−2,O)X (10+016)/(’
10+0.6+10+0.2)=0.51となり、本来
0.5になるべきところがエミッタ電流の変化により0
.51に変動している。
However, in the circuit shown in FIG. 5, the emitter currents of transistors Q4 and Q5 vary depending on the signal level input to the base of transistor Q4, so the linearity of the signal generated at the base of transistor Q6 deteriorates.
There was a drawback that distortion occurred. For example, R5=R
6 = 10Ω, il = i2 = 0.1 (mA>), and ignoring the base current of transistor Q6, when the sink tip of the signal input to the base of transistor Q4 is 2.0cm, l4E = 5E (4E and 15F are the emitter currents of transistors Q4 and Q5), so the base of transistor Q6 is 2.0〒V4B
E=1,3 (V). (v4BE is the base-emitter voltage of transistor Q4). However, when the signal level input to the base of transistor Q4 reaches 3.0V, a voltage (3,0-2,0>
/ (10Ω + 10Ω) = 50 (μA) current flows, so 4E”0.15 (mA), l5E = 0.0
5 (mA>. Therefore, the emitter resistance of transistor Q4 is r4e=30/I 4E"200 (Ω)
, the emitter resistance of transistor Q5 is r5F=30/5F=600 (Ω), so the base of transistor Q6 is (3,0-2,O)X (10+016)/('
10+0.6+10+0.2)=0.51, which should be 0.5, but due to the change in emitter current, it becomes 0.
.. It has fluctuated to 51.

即ち、入力信号レベルが大きく変動すればするほど、ト
ランジスタQ6のベースに現れるアテネート信号のリニ
アリティが劣化し歪みが増大する。
That is, the more the input signal level fluctuates, the more the linearity of the attenuate signal appearing at the base of transistor Q6 deteriorates and the distortion increases.

この傾向は抵抗R5、R6を小さくするほど、又は図中
の電流L1,12を小さくするほど顕著になる。逆に、
前記リニアリティを良くするためには、電流L1.L2
を大きくするか又は抵抗R5。
This tendency becomes more pronounced as the resistances R5 and R6 are made smaller, or as the currents L1 and 12 in the figure are made smaller. vice versa,
In order to improve the linearity, the current L1. L2
or resistor R5.

R6を大きくするかのいずれかとなる。しかし、電流i
1.L2を大きくすることは回路の低消費電力化に反し
、一方、抵抗R5とR6を大きくすると、トランジスタ
Q6のベース側容量により周波数特性が劣化してくるた
め、回路の広帯域化を図ることが困難になるという欠点
があった。
Either increase R6. However, the current i
1. Increasing L2 is contrary to reducing the power consumption of the circuit, but on the other hand, increasing the resistors R5 and R6 causes the frequency characteristics to deteriorate due to the capacitance on the base side of transistor Q6, making it difficult to widen the band of the circuit. It had the disadvantage of becoming

(発明が解決しようとする課題) 上記の如〈従来のリニア集積回路ないで用いられるアテ
ネート回路では、ビデオ信号等をアテネートする場合に
、入力信号のDC電圧が出力信号の直流電圧(DC電圧
)に対してずれてしまったり、ばらつきが生じる等の問
題があった。又、入力信号のDC電圧が出力信号側で確
保できる回路では、出力信号のリニアリティが劣化した
り歪みが増大するという欠点があった。
(Problems to be Solved by the Invention) As described above, in the attenuating circuit used in conventional linear integrated circuits, when a video signal or the like is attenuated, the DC voltage of the input signal becomes the DC voltage (DC voltage) of the output signal. There were problems such as misalignment and variation. Further, a circuit in which the DC voltage of the input signal can be secured on the output signal side has the disadvantage that the linearity of the output signal deteriorates and distortion increases.

そこで本発明は上記の欠点を除去するもので、入力信号
のDC電圧を出力側で正確に確保でき5、且つ消費電力
を増大させることなく出力信号のりニアリティの劣化お
よび歪みの増大を防止した広帯域のアテネート回路を提
供することを目的としている。
Therefore, the present invention eliminates the above-mentioned drawbacks, and provides a wide band that can accurately secure the DC voltage of the input signal at the output side5, and prevents deterioration of output signal linearity and increase of distortion without increasing power consumption. The purpose is to provide an attenuate circuit.

〔発明の構成〕[Structure of the invention]

(課題を解決するための手段) 本発明のアテネート回路は、差動対を構成する第1、第
2のトランジスタと、第1、第2のトランジスタの共通
エミッタに定電流を供給する第1の定電流源と、第2の
トランジスタのエミッタにベースが接続され且つ第2の
トランジスタのベースにエミッタが接続された第3のト
ランジスタと、第1、第3のトランジスタのコレクタに
電圧Vccを供給する電圧源と、第2のトランジスタの
コレクタに定電流を供給する第2の定電流源と、第2の
トランジスタのベースと第3のトランジスタのエミッタ
に定電流を供給する第3の定電流源とを具備してなる第
1のボルテージフォロワ回路と、差動対を構成する第4
、第5のトランジスタと、第4、第5のトランジスタの
共通エミッタに定電流を供給する第4の定電流源と、第
5のトランジスタのエミッタにベースが接続され且つ第
5のトランジスタのベースにエミッタが接続された第6
のトランジスタと、第4、第6のトランジスタのコレク
タに電圧Vccを供給する電圧源と、第5のトランジス
タのコレクタに定電流を供給する第5の定電流源と、第
5のトランジスタのベースと第6のトランジスタのエミ
ッタに定電流を供給する第6の定電流源とを具備してな
る第2のボルテージフォロワ回路と、第2のトランジス
タのベースと第5のトランジスタのベースを接続する第
1の抵抗及び第2の抵抗から成る直列回路と、これら第
1、第2の抵抗の接続点にベースが接続されてエミッタ
フォロワを構成する第7のトランジスタを具備した構成
を有する。
(Means for Solving the Problems) The attenuator circuit of the present invention includes first and second transistors forming a differential pair, and a first transistor that supplies a constant current to a common emitter of the first and second transistors. Supplying voltage Vcc to a constant current source, a third transistor whose base is connected to the emitter of the second transistor and whose emitter is connected to the base of the second transistor, and the collectors of the first and third transistors. a voltage source; a second constant current source that supplies a constant current to the collector of the second transistor; and a third constant current source that supplies a constant current to the base of the second transistor and the emitter of the third transistor. a first voltage follower circuit comprising a first voltage follower circuit, and a fourth voltage follower circuit constituting a differential pair.
, a fourth constant current source that supplies a constant current to a common emitter of the fourth and fifth transistors; a fourth constant current source whose base is connected to the emitter of the fifth transistor; 6th emitter connected
a voltage source that supplies a voltage Vcc to the collectors of the fourth and sixth transistors, a fifth constant current source that supplies a constant current to the collector of the fifth transistor, and a base of the fifth transistor. a second voltage follower circuit comprising a sixth constant current source that supplies a constant current to the emitter of the sixth transistor; and a first voltage follower circuit that connects the base of the second transistor and the base of the fifth transistor. and a second resistor, and a seventh transistor whose base is connected to the connection point of these first and second resistors to form an emitter follower.

(作用) 本発明のアテネート回路において、第1のボルテージフ
ォロワ回路は入力された信号と等しい出力信号を第1、
第2の抵抗から成る直列回路に出力する。第1、第2の
抵抗は前記出力信号をこれら抵抗の比でアテネートして
その接続点より前記アテネートした信号を第7のトラン
ジスタのベースに出力する。第1のボルテージフォロワ
回路の入力段である第1のトランジスタのベース電圧と
等しい電圧が第2のボルテージフォロワ回路の入力段で
ある第4のトランジスタのベースに与えられれば、第2
のボルテージフォロワ回路は第1のトランジスタのベー
ス電圧とほぼ等しいベース電圧を前記直流回路に出力し
、前記接続点の直流電圧は第1のボルテージフォロワ回
路の入力端に印加された直流電圧と等しくなる。又、第
3のトランジスタ及び第6のトランジスタには帰還がか
かっているため、その出力インピーダンスは低く保持さ
れる。第7のトランジスタは前記抵抗の接続点の直流電
圧及び信号をエミッタフォロワにて出力する。
(Function) In the attenuate circuit of the present invention, the first voltage follower circuit outputs an output signal equal to the input signal to the first voltage follower circuit.
Output to a series circuit consisting of a second resistor. The first and second resistors attenuate the output signal according to the ratio of these resistors, and output the attenuated signal from the connection point to the base of the seventh transistor. If a voltage equal to the base voltage of the first transistor, which is the input stage of the first voltage follower circuit, is applied to the base of the fourth transistor, which is the input stage of the second voltage follower circuit, the second
The voltage follower circuit outputs a base voltage substantially equal to the base voltage of the first transistor to the DC circuit, and the DC voltage at the connection point becomes equal to the DC voltage applied to the input terminal of the first voltage follower circuit. . Furthermore, since feedback is applied to the third transistor and the sixth transistor, their output impedances are kept low. The seventh transistor outputs the DC voltage and signal at the connection point of the resistor as an emitter follower.

(実施例) 以下、本発明の一実施例を図面を参照して説明する。第
1図は本発明のアテネート回路の一実施例を示した回路
図である。差動対を構成するトランジスタQ11. Q
12.及びトランジスタQ15、更にトランジスタQ1
3及び抵抗R11から成る第1の定電流源と、トランジ
スタQ16及び抵抗R12とから成る第2の定電流源と
、トランジスタQ14と抵抗R13から成る第3の定電
流源は、前段の帰還型ボルテージフォロワ回路を構成し
ている。差動対を構成するトランジスタQ17. Q1
8及びトランジスタQ19、更にトランジスタQ20及
び抵抗R16から成る第4の定電流源と、トランジスタ
Q21及び抵抗R18から成る第5の定電流源と、トラ
ンジスタQ26及び抵抗R17から成る第6の定電流源
は、後段の帰還型ボルテージフォロワ回路を構成してい
る。これら前段と後段のボルテージフォロワ回路の出力
間は2本の抵抗R14とR15により直列に接続され、
抵抗R14,15の接続点からアテネートされた信号が
取り出され、この信号がトランジスタQ22のベースに
印加される。
(Example) Hereinafter, an example of the present invention will be described with reference to the drawings. FIG. 1 is a circuit diagram showing an embodiment of the attenuate circuit of the present invention. Transistor Q11 configuring a differential pair. Q
12. and transistor Q15, and further transistor Q1
A first constant current source consisting of a transistor Q16 and a resistor R11, a second constant current source consisting of a transistor Q16 and a resistor R12, and a third constant current source consisting of a transistor Q14 and a resistor R13 are connected to the feedback voltage of the previous stage. It constitutes a follower circuit. Transistor Q17 constituting a differential pair. Q1
8 and transistor Q19, a fourth constant current source consisting of transistor Q20 and resistor R16, a fifth constant current source consisting of transistor Q21 and resistor R18, and a sixth constant current source consisting of transistor Q26 and resistor R17. , which constitutes a feedback voltage follower circuit in the latter stage. The outputs of these front-stage and rear-stage voltage follower circuits are connected in series by two resistors R14 and R15.
An attenuated signal is taken out from the connection point between resistors R14 and R15, and this signal is applied to the base of transistor Q22.

ここで、トランジスタQ22〜Q2Bは前記アテネート
された信号のエミッタフォロワ出力段を構成し、トラン
ジスタQ28のエミッタから出力信号が取、り出される
。尚、トランジスタQ23及び抵抗R19は第7の定電
流源を、トランジスタQ27及び抵抗R20は第8の定
電流源を、トランジスタQ29及び抵抗R21は第9の
定電流源を構成している。
Here, the transistors Q22 to Q2B constitute an emitter follower output stage for the attenuated signal, and the output signal is taken out from the emitter of the transistor Q28. Note that the transistor Q23 and resistor R19 constitute a seventh constant current source, the transistor Q27 and resistor R20 constitute an eighth constant current source, and the transistor Q29 and resistor R21 constitute a ninth constant current source.

又、前記アテネート比はR15/(R14+R15)と
なる。
Further, the attenuate ratio is R15/(R14+R15).

次に本実施例の動作について説明する。トランジスタQ
11のベースに第2図(A)に示すようなシンクチップ
2V、レベル■p−pのビデオ信号が入力された場合、
前段の帰還型ボルテージフォロワ回路の出力であるトラ
ンジスタQ15のエミッタにはトランジスタQ11のベ
ースに入力された前記ビデオ信号と等しい信号が現れる
。これと同時に後段のボルテージフォロワ回路の出力で
あるトランジスタQ19のエミッタにはトランジスタQ
17のベース電圧V82が生じる。ここで前記■B2と
して、トランジスタQ11のベースに入力されたビデオ
信号のシンクチップDC’[圧(2,OV)と等しい電
圧が与えられれば、トランジスタQ2Bのエミッタには
シンクチップ2.0vでレベルが0.5Vp−p  (
R4=R5=10にΩの時)のビデオ信号が得られる。
Next, the operation of this embodiment will be explained. transistor Q
When a video signal with a sync chip of 2V and a level ■p-p as shown in FIG. 2(A) is input to the base of 11,
A signal equal to the video signal input to the base of transistor Q11 appears at the emitter of transistor Q15, which is the output of the feedback voltage follower circuit at the previous stage. At the same time, the emitter of transistor Q19, which is the output of the subsequent voltage follower circuit, is connected to transistor Q.
A base voltage V82 of 17 is generated. Here, if a voltage equal to the sync tip DC' [voltage (2, OV)] of the video signal input to the base of the transistor Q11 is applied as B2, the emitter of the transistor Q2B has a level of 2.0 V at the sync tip. is 0.5Vp-p (
When R4=R5=10 and Ω), a video signal is obtained.

尚、入力信号がシンクチップクランプされていればその
クランプ電圧電圧を用いることにより容易にV81=■
、2が達成できる。
In addition, if the input signal is sync-chip clamped, V81=■ can be easily determined by using the clamp voltage.
, 2 can be achieved.

この場合、抵抗R14と抵抗R15をドライブしている
トランジスタQ15とQ19の出力インピーダンスはか
なり減少しているため、トランジスタQ15とトランジ
スタQ19の出力インピーダンスの変化によるビデオ信
号のリニアリティが劣化しても、更に信号レベルの変化
によりトランジスタQ15゜トランジスタQ19のエミ
ッタ電流が変化して、トランジスタQ15とトランジス
タQ19のエミッタ電圧■BEが変動しても、帰還型ボ
ルテージフォロワ回路であるため、トランジスタQ15
のエミッタ電圧およびトランジスタQ19のエミッタ電
圧は変動することがない。従って、抵抗R14と抵抗R
15の両端の電圧変化が減少することによりリニアリテ
ィの劣化も低減させることができる。
In this case, the output impedance of transistors Q15 and Q19 that drive resistor R14 and resistor R15 has decreased considerably, so even if the linearity of the video signal deteriorates due to a change in the output impedance of transistor Q15 and transistor Q19, Even if the emitter current of transistor Q15 and transistor Q19 changes due to a change in the signal level and the emitter voltage of transistor Q15 and transistor Q19 changes, the transistor Q15 is a feedback voltage follower circuit.
The emitter voltage of transistor Q19 and the emitter voltage of transistor Q19 do not change. Therefore, resistor R14 and resistor R
By reducing the voltage change across the terminal 15, deterioration of linearity can also be reduced.

本実施例によれば、トランジスタQ11へ入力される入
力信号のDC電圧はトランジスタ、Q28がら出力され
る出力信号側で正確に確保することができる。又、前段
、後段のボルテージフォロワ回路の出力インピーダンス
がかなり小さいため、出力インピーダンスの変動による
信号のリニアリティの劣化及び歪みの増大を防止するこ
とができ、従って、各部の回路電流を小さくすることも
できる。
According to this embodiment, the DC voltage of the input signal input to the transistor Q11 can be accurately ensured on the output signal side output from the transistor Q28. In addition, since the output impedance of the voltage follower circuits in the front and rear stages is quite small, it is possible to prevent deterioration of signal linearity and increase in distortion due to fluctuations in output impedance, and therefore it is also possible to reduce the circuit current in each part. .

しかも、レベルアテネート用の直列抵抗R14、R15
の値も小さくすることができることから、アテネート回
路の周波数特性の劣化を防止でき、広帯域化を可能とし
ている。又、上記実施例のアテネート回路の出力信号が
シンクチップが2.0■にクランプされた他のビデオ信
号(これは前記アテネート回路に入力されているビデオ
信号のクランプ電圧に同じ)とスイッチされて次段のア
ンプ回路へ入力されるような場合、出力DC電圧がずれ
るため、上記アテネート回路の入力信号と出力信号のシ
ンクチップ電圧の等しいことが必要となり、このような
場合に上記アテネート回路を有効に利用することができ
る。
Moreover, series resistors R14 and R15 for level attenuation
Since the value of can also be made small, it is possible to prevent deterioration of the frequency characteristics of the attenuate circuit, making it possible to widen the band. Further, the output signal of the attenuate circuit of the above embodiment is switched with another video signal whose sync chip is clamped at 2.0 (this is the same as the clamp voltage of the video signal input to the attenuate circuit). When the input signal is input to the next stage amplifier circuit, the output DC voltage shifts, so it is necessary that the sync chip voltage of the input signal and the output signal of the above attenuate circuit be equal.In such a case, the above attenuate circuit is effective. It can be used for.

〔発明の効果〕〔Effect of the invention〕

以上記述した如く本発明のアテネート回路によれば、入
力信号のDC電圧を出力側で正確に確保でき、且つ消費
電力を増大させることなく出力信号のリニアリティの劣
化および歪みの増大を防止することができると共に、広
帯域化を可能とする効果がある。
As described above, according to the attenuate circuit of the present invention, the DC voltage of the input signal can be accurately secured on the output side, and the deterioration of the linearity of the output signal and the increase in distortion can be prevented without increasing power consumption. In addition, it has the effect of making it possible to widen the band.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明のアテネート回路の一実施例を示した回
路図、第2図は第1図に示した回路の入力信号及び出力
信号例を示した図、第3図は従来のアテネート回路の一
例を示した回路図、第4図は従来のアテネート回路の他
の例を示した回路図1.第5図は従来のアテネート回路
の更に他の例を示した回路図、第6図は第5図に示した
回路の入力信号及び出力信号例を示した図である。 Q11〜Q29・・・トランジスタ R11〜R21・・・抵抗
Fig. 1 is a circuit diagram showing an embodiment of the attenuate circuit of the present invention, Fig. 2 is a diagram showing an example of input and output signals of the circuit shown in Fig. 1, and Fig. 3 is a conventional attenuate circuit. FIG. 4 is a circuit diagram showing an example of the conventional attenuate circuit. FIG. 5 is a circuit diagram showing still another example of the conventional attenuate circuit, and FIG. 6 is a diagram showing examples of input signals and output signals of the circuit shown in FIG. Q11-Q29...Transistor R11-R21...Resistor

Claims (1)

【特許請求の範囲】[Claims] 差動対を構成する第1、第2のトランジスタと、第1、
第2のトランジスタの共通エミッタに定電流を供給する
第1の定電流源と、第2のトランジスタのエミッタにベ
ースが接続され且つ第2のトランジスタのベースにエミ
ッタが接続された第3のトランジスタと、第1、第3の
トランジスタのコレクタに電圧V_c_cを供給する電
圧源と、第2のトランジスタのコレクタに定電流を供給
する第2の定電流源と、第2のトランジスタのベースと
第3のトランジスタのエミッタに定電流を供給する第3
の定電流源とを具備して成る第1のボルテージフォロワ
回路と、差動対を構成する第4、第5のトランジスタと
、第4、第5のトランジスタの共通エミッタに定電流を
供給する第4の定電流源と、第5のトランジスタのエミ
ッタにベースが接続され且つ第5のトランジスタのベー
スにエミッタが接続された第6のトランジスタと、第4
、第6のトランジスタのコレクタに電圧V_c_cを供
給する電圧源と、第5のトランジスタのコレクタに定電
流を供給する第5の定電流源と、第5のトランジスタの
ベースと第6のトランジスタのエミッタに定電流を供給
する第6の定電流源とを具備して成る第2のボルテージ
フォロワ回路と、第2のトランジスタのベースと第5の
トランジスタのベースを接続する第1の抵抗及び第2の
抵抗から成る直列回路と、これら第1、第2の抵抗の接
続点にベースが接続されてエミッタフォロワを構成する
第7のトランジスタとを具備したことを特徴とするアテ
ネート回路。
first and second transistors forming a differential pair;
a first constant current source that supplies a constant current to a common emitter of the second transistor; and a third transistor whose base is connected to the emitter of the second transistor and whose emitter is connected to the base of the second transistor. , a voltage source that supplies a voltage V_c_c to the collectors of the first and third transistors, a second constant current source that supplies a constant current to the collector of the second transistor, and a voltage source that supplies a voltage V_c_c to the collectors of the first and third transistors; The third one supplies a constant current to the emitter of the transistor.
a first voltage follower circuit comprising a constant current source; fourth and fifth transistors constituting a differential pair; and a first voltage follower circuit that supplies a constant current to a common emitter of the fourth and fifth transistors. a sixth transistor whose base is connected to the emitter of the fifth transistor and whose emitter is connected to the base of the fifth transistor;
, a voltage source that supplies a voltage V_c_c to the collector of the sixth transistor, a fifth constant current source that supplies a constant current to the collector of the fifth transistor, and a base of the fifth transistor and an emitter of the sixth transistor. a second voltage follower circuit comprising: a sixth constant current source that supplies a constant current; a first resistor connecting the base of the second transistor and the base of the fifth transistor; 1. An attenuate circuit comprising: a series circuit composed of resistors; and a seventh transistor whose base is connected to a connection point between these first and second resistors to form an emitter follower.
JP23714989A 1989-09-14 1989-09-14 Attenuation circuit Expired - Lifetime JP2883366B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23714989A JP2883366B2 (en) 1989-09-14 1989-09-14 Attenuation circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23714989A JP2883366B2 (en) 1989-09-14 1989-09-14 Attenuation circuit

Publications (2)

Publication Number Publication Date
JPH03101408A true JPH03101408A (en) 1991-04-26
JP2883366B2 JP2883366B2 (en) 1999-04-19

Family

ID=17011131

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23714989A Expired - Lifetime JP2883366B2 (en) 1989-09-14 1989-09-14 Attenuation circuit

Country Status (1)

Country Link
JP (1) JP2883366B2 (en)

Also Published As

Publication number Publication date
JP2883366B2 (en) 1999-04-19

Similar Documents

Publication Publication Date Title
US4491802A (en) Wide-band amplifier system
US3497824A (en) Differential amplifier
US4558287A (en) Signal processing circuit
US5515005A (en) Operational amplifier
KR0152701B1 (en) Attenuated feedback type differential amplifier
US5973561A (en) Differential clamp for amplifier circuits
US4425551A (en) Differential amplifier stage having bias compensating means
JPH11505091A (en) Balanced double folded cascode operational amplifier
US4872209A (en) Integratable amplifier circuit having frequency responsive negative feedback
US3416092A (en) Monolithic power amplifier
US3267386A (en) Two stage direct-coupled transistor amplifier utilizing d. c. positive feedback and d. c.-a. c. negative feedback
US3936731A (en) Amplifier with fast recovery after input signal overswing
US4540950A (en) Wideband linear amplifier
US5578966A (en) Output stage for a high-speed video amplifier
JP3242422B2 (en) Broadband amplifier
US5402084A (en) Coupling circuit
JPH03101408A (en) Attenuate circuit
US4366443A (en) Television intermediate frequency amplifier
JP3312911B2 (en) Coupling circuit
JPH0454712A (en) Reference voltage source circuit
US4345214A (en) Variable emitter degeneration gain-controlled amplifier
US5047729A (en) Transconductance amplifier
EP0518673B1 (en) Fast buffer
US6545544B1 (en) Efficient high overdrive transimpedance amplifiers
GB2234875A (en) Combined current differencing and operational amplifier circuit