JPH0298767A - Multi-os compatible operating system - Google Patents

Multi-os compatible operating system

Info

Publication number
JPH0298767A
JPH0298767A JP25075588A JP25075588A JPH0298767A JP H0298767 A JPH0298767 A JP H0298767A JP 25075588 A JP25075588 A JP 25075588A JP 25075588 A JP25075588 A JP 25075588A JP H0298767 A JPH0298767 A JP H0298767A
Authority
JP
Japan
Prior art keywords
memory
processor
operating system
memory area
cpu
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25075588A
Other languages
Japanese (ja)
Inventor
Tsutomu Nagai
努 永井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP25075588A priority Critical patent/JPH0298767A/en
Publication of JPH0298767A publication Critical patent/JPH0298767A/en
Pending legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)

Abstract

PURPOSE:To perform the compatible operation of plural operating systems(OS) by one computer system by starting up another OS from one OS. CONSTITUTION:The OS1 is started up by a processor 5(CPU#1), and the OS2 by a processor 7(CPU#2). A memory accessible means 1 permits access from the OS1 to a memory area managed by the OS2 to load the OS2 on a memory 6. A system loading means 2 loads the OS2 and a system resource table 11 on the memory 6. Also, a memory address prohibiting means 3 prohibits the access to the memory area managed by the OS2 by the OS1, and a processor start-up means 4 starts up the CPU#2 by which the OS2 is operated. In such a way, it is possible to perform the compatible operation of the plural operating systems in one computer system.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、1つの計算機システムにおいて、あるオペレ
ーティング・システム(以下OSと称す)から他のOS
を起動することによって複数のOSを共存運用する方式
に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention provides a method for transferring data from one operating system (hereinafter referred to as OS) to another OS in one computer system.
The present invention relates to a method for co-operating multiple OSs by starting the OS.

〔従来の技術〕[Conventional technology]

従来、1つの計算機システムにおいては、lりのaS 
(、か動作することができなく、他のOSを動作させる
場合には、システムを立ち上げなおす必要があった。
Conventionally, in one computer system, there are several aS
(If you wanted to run another OS, you had to restart the system.)

以下余日 〔発明が解決しようとする課題〕 このように、従来の計算機システムでは、複数のOSを
共存運用することができなく、他のOSを動作させる場
合には毎回そのOSでシステムを立ち上げなおさなけれ
ばならないという欠点がありた。
[Problem to be solved by the invention] As described above, in conventional computer systems, it is not possible to co-operate multiple OSs, and when running another OS, the system is started with that OS each time. The drawback was that it had to be raised again.

そこで1本発明の技術的課題は、上記欠点に鑑み、一つ
の計算機システムで、複数のOSを共存運用するマルチ
OS共存運用方式を提供することである。
In view of the above drawbacks, one technical object of the present invention is to provide a multi-OS coexistence operation method in which a plurality of OSs coexist in one computer system.

〔課題を解決するための手段〕[Means to solve the problem]

本発明によれば、プロセッサが複数存在し、そのシステ
ムに接続されている周辺装置が各プロセッサの動作する
OSで共有して使用可能な計算機システムにおいて、主
プロセッサが従プロセッサで動作するOSをメモリにロ
ードするために、従プロセッサが管理すべきメモリ領域
をアクセス可能にするメモリアクセス可能手段と。
According to the present invention, in a computer system in which a plurality of processors exist and peripheral devices connected to the system can be shared and used by the OS running on each processor, the main processor stores the OS running on the slave processor in memory. memory accessible means for making the memory area to be managed by the slave processor accessible for loading into the slave processor;

従プロセッサの動作するOSを従プロセッサが管理すべ
きメモリ領域にロードし、そのシステムに接続されてい
る周辺装置に関する情報を格納しているシステム資源テ
ーブルをメモリ領域にロードするシステムロード手段と
、従プロセッサの動作するOSが管理すべきメモリ領域
を主プロセッサの動作するOSがアクセスできないよう
にするメモリアクセス禁止手段と、従プロセッサを起動
して。
A system loading means for loading an OS operated by the slave processor into a memory area to be managed by the slave processor, and loading a system resource table storing information regarding peripheral devices connected to the system into the memory area; A memory access prohibiting means for preventing an OS running on a main processor from accessing a memory area to be managed by an OS running on a processor, and a slave processor are activated.

システムを立ち上げるプロセッサ起動手段とを有するこ
とを特徴とするマルチOS共存運用方式が得られる。
A multi-OS coexistence operation method is obtained, which is characterized by having a processor startup means for starting up the system.

〔実施例〕〔Example〕

以下に9本発明の実施例について図面を参照して詳細に
説明する。
Below, nine embodiments of the present invention will be described in detail with reference to the drawings.

第1図を参照すると1本実施例はメモリア・クセス可能
手段l、システムロード手段2.メモリアクセス禁止手
段3.プロセッサ5(以後CPU#1とする)、メモリ
6、プロセッサ7 (以後CPU52とする)、システ
ム常駐がリューム8(以後SRVとする)9周辺装置部
9.メモリ管理テーブル10.システム資源テーブル1
1から構成されておシ、CPU#lでoslが、CPU
4#2でOS2が動作する。
Referring to FIG. 1, one embodiment of the present invention includes memory access means l, system load means two. Memory access prohibition means 3. Processor 5 (hereinafter referred to as CPU #1), memory 6, processor 7 (hereinafter referred to as CPU 52), system resident system volume 8 (hereinafter referred to as SRV) 9 peripheral device section 9. Memory management table 10. System resource table 1
It is configured from 1, CPU#l is osl, and CPU
4 OS2 runs on #2.

メモリアクセス可能手段lは、CPU#2上で動作する
OS2をシステム常駐ボリューム8からメモリ6にロー
ドする為に、oslからOS2が管理すべきメモリ領域
にアクセスすることを可能にするものであシ、第2図に
示す処理を行う。すなわち。
The memory access means 1 enables osl to access the memory area to be managed by the OS 2 in order to load the OS 2 running on the CPU #2 from the system resident volume 8 to the memory 6. , performs the processing shown in FIG. Namely.

ステップ21によ1)oslがメモリ6を管理するため
に使用するメモリ管理テーブル10のメモリ終了番地、
メモリサイズをメモリ6の最高位番地とし、これによっ
てOS1からOS2が管理すべきメモリ領域をアクセス
可能とする。メモリ管理テーブル10は、第3図に示す
ようにメモリ開始番地とメモリ終了番地とメモリサイズ
から構成されている。
According to step 21, 1) the memory end address of the memory management table 10 used by OSL to manage the memory 6;
The memory size is set to the highest address of the memory 6, thereby allowing the OS1 to access the memory area to be managed by the OS2. The memory management table 10 is composed of a memory start address, a memory end address, and a memory size, as shown in FIG.

システムロード手段2は、OS2およびシステム資源テ
ーブル11をメモリ6にロードするものであり、第4図
に示す処理を行う。先ず、ステップ31によ、り OS
2のヘッダ34を読み込み、OS2をロードする番地、
OS2のサイズを得る。次に、ステップ32で前記ステ
ップ31で得た情報を使って、OS2をメモリ6上にロ
ードする。そして。
The system load means 2 loads the OS 2 and the system resource table 11 into the memory 6, and performs the processing shown in FIG. First, by step 31, install the OS
Address to read the header 34 of 2 and load OS2,
Get the size of OS2. Next, in step 32, the OS 2 is loaded onto the memory 6 using the information obtained in step 31. and.

ステy 7’ 33で、システムに接続されている周辺
装置の情報をos 2に与えるために9周辺装置に関す
る情報を格納しているシステム資源テーブル11をメモ
リ6上にロードする。ヘッダ34は。
At Stay 7' 33, the system resource table 11 containing information about 9 peripheral devices is loaded onto the memory 6 in order to provide the OS 2 with information about the peripheral devices connected to the system. The header 34 is.

第5図に示すように、OS2がメモリにロードされる位
置を示すメモリロード番地とOS2のサイズとOS2の
スタート番地等から構成されておシ、システム資源テー
ブル11は、第6図に示すように。
As shown in FIG. 5, the system resource table 11 is composed of a memory load address indicating the location where OS2 is loaded into memory, the size of OS2, the start address of OS2, etc. To.

システムに接続されている周辺装置のチャネルとデバイ
スIDから構成されている。
It consists of the channel and device ID of peripheral devices connected to the system.

メモリアクセス禁止手段3は、第7図に示すように、ス
テップ41により前記メモリアクセス可能手段lで更新
したメモリ管理テーブルlOを更新以前の値に戻す。こ
れによp、oslは、 os 2で管理すべきメモリ領
域をアクセスすることが出来なくなる。
As shown in FIG. 7, the memory access inhibiting means 3 returns the memory management table IO updated by the memory access enabling means 1 to the value before the update in step 41. This prevents p and osl from accessing the memory area that should be managed by os2.

プロセッサ起動手段4は、レジスタをインク7エースと
して、OS2が動作するCPU ’# 2を起動するも
のであり、第8図に示す処理を行う。先ず、ステンf5
1によp 、 OS2が格納されているシステム常駐ボ
リューム8のチャネル番号をレジスタにセットし1次に
ステップ52で、システムに実装されているメモリ6の
サイズをレジスタにセットする。そして、ステップ53
で、システム資源テーブル35をメモリ6上にロードし
た位置(番地)をレジスタにセットし、ステップ54で
、OS2のスタート番地をレジスタにセットする。最後
にステップ55により、前記ステラf51から54でセ
ットしたレジスタを用いて、 CPU#2を起動する。
The processor starting means 4 starts the CPU '#2 on which the OS 2 operates, with the register set to ink 7 ace, and performs the processing shown in FIG. First, Sten f5
Step 1 sets the channel number of the system resident volume 8 in which the OS 2 is stored in a register, and then in step 52 the size of the memory 6 installed in the system is set in the register. And step 53
At step 54, the location (address) at which the system resource table 35 was loaded onto the memory 6 is set in the register, and at step 54, the start address of the OS 2 is set in the register. Finally, in step 55, CPU #2 is activated using the registers set in Stella f51 to f54.

以上により、複数のプロセッサが存在し、そのシステム
に接続されている周辺装置が各プロセッサで動作するO
Sで共有して使用できる一つの計算機システムにおいて
、複数のOSを共存運用することが出来る。
As a result of the above, there are multiple processors, and the peripheral devices connected to the system operate on each processor.
Multiple OSs can coexist in one computer system that can be shared and used by S.

〔発明の効果〕〔Effect of the invention〕

以上説明したように1本発明のマルチOS共存運用方式
は一つのOSから他のOSを起動することにより、一つ
の計算機システムで複数のOSを共存運用することがで
きるので以下に示す効果がある。
As explained above, the multi-OS coexistence operation method of the present invention allows multiple OSs to coexist in one computer system by starting another OS from one OS, so it has the following effects. .

■ 一つのOSを動作中に他のOSを起動できるので、
他のOSを使用したい場合にシステムを立ち上げなおす
手間を省くことができる。
■ You can start one OS while another OS is running.
This saves the effort of restarting the system when you want to use another OS.

■ 計算機システムが複数無い場合でも複数のOSを同
時に動かすことができる。
■ Even if you do not have multiple computer systems, you can run multiple OSs at the same time.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例を示すブロック図。 第2図はメモリアクセス可能手段の処理の一例を示す流
れ図。 第3図はメモリ管理テーブルの一例を示す図。 第4図はシステムロード手段の処理の一例・を示す流れ
図。 第5図はOSのヘッダの一例を示す図。 第6図はシステム資源テーブルの一例を示す図。 第7図はメモリアクセス禁止手段の処理の一例を示す流
れ図。 第8図はプロセッサ起動手段の処理の一例を示す流れ図
である。 1・・・メモリアクセス可能手段、2・・・システムロ
ード手段、3・・・メモリアクセス禁止手段、4・・・
プロセッサ起動手段、5・・・プロセッサ(CPU#1
) 。 6・・・メモリ、7・・・プロセッサ(CPU#2) 
、 8・・・システム常駐ボリューム、9・・・周辺装
置部、10・・・メモリ管理テーブル、11・・・シス
テム資源テーブル。 本発明の実施例のプロブク図 第1図 第7図 第8図
FIG. 1 is a block diagram showing one embodiment of the present invention. FIG. 2 is a flowchart showing an example of processing by the memory accessible means. FIG. 3 is a diagram showing an example of a memory management table. FIG. 4 is a flowchart showing an example of processing by the system loading means. FIG. 5 is a diagram showing an example of an OS header. FIG. 6 is a diagram showing an example of a system resource table. FIG. 7 is a flowchart showing an example of processing by the memory access prohibition means. FIG. 8 is a flowchart showing an example of processing by the processor starting means. 1... Memory access enable means, 2... System load means, 3... Memory access prohibition means, 4...
Processor starting means, 5... Processor (CPU #1
). 6...Memory, 7...Processor (CPU#2)
, 8... System resident volume, 9... Peripheral device section, 10... Memory management table, 11... System resource table. Probook diagram of the embodiment of the present invention Fig. 1 Fig. 7 Fig. 8

Claims (1)

【特許請求の範囲】 1、プロセッサが複数存在し、そのシステムに接続され
ている周辺装置が各プロセッサの動作するオペレーティ
ング・システムで、共有して使用可能な計算機システム
において、主プロセッサが従プロセッサで動作するオペ
レーティング・システムをメモリにロードするために、
従プロセッサが管理すべきメモリ領域をアクセス可能に
するメモリアクセス可能手段と、従プロセッサの動作す
るオペレーティング・システムを従プロセッサが管理す
べきメモリ領域にロードし、そのシステムに接続されて
いる周辺装置に関する情報を格納しているシステム資源
テーブルをメモリ領域にロードするシステムロード手段
と、 従プロセッサの動作するオペレーティング・システムが
管理すべきメモリ領域を主プロセッサの動作するオペレ
ーティング・システムがアクセスできないようにするメ
モリアクセス禁止手段と、従プロセッサを起動して、シ
ステムを立ち上げるプロセッサ起動手段と を含むことを特徴とするマルチOS共存運用方式。
[Claims] 1. In a computer system in which there are a plurality of processors and the peripheral devices connected to the system can be shared by each processor's operating system, the main processor is a slave processor. To load a working operating system into memory,
A memory accessible means for making the memory area to be managed by the slave processor accessible, loading an operating system operated by the slave processor into the memory area to be managed by the slave processor, and for peripheral devices connected to the system. A system load means that loads a system resource table storing information into a memory area, and a memory that prevents an operating system running on a main processor from accessing a memory area that should be managed by an operating system running on a slave processor. A multi-OS coexistence operation method comprising access prohibition means and processor activation means for activating slave processors to start up the system.
JP25075588A 1988-10-06 1988-10-06 Multi-os compatible operating system Pending JPH0298767A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25075588A JPH0298767A (en) 1988-10-06 1988-10-06 Multi-os compatible operating system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25075588A JPH0298767A (en) 1988-10-06 1988-10-06 Multi-os compatible operating system

Publications (1)

Publication Number Publication Date
JPH0298767A true JPH0298767A (en) 1990-04-11

Family

ID=17212558

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25075588A Pending JPH0298767A (en) 1988-10-06 1988-10-06 Multi-os compatible operating system

Country Status (1)

Country Link
JP (1) JPH0298767A (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5626301A (en) * 1979-08-09 1981-03-13 Toshiba Electric Equip Illuminator to be mounted on ceiling

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5626301A (en) * 1979-08-09 1981-03-13 Toshiba Electric Equip Illuminator to be mounted on ceiling

Similar Documents

Publication Publication Date Title
US6959441B2 (en) Intercepting system API calls
US6363409B1 (en) Automatic client/server translation and execution of non-native applications
JP3546678B2 (en) Multi-OS configuration method
KR101020392B1 (en) Sharing a kernel of an operating system among logical partitions
US5539899A (en) System and method for handling a segmented program in a memory for a multitasking data processing system utilizing paged virtual storage
US7409536B2 (en) Computer systems with several operating systems coexisting thereon and swapping between these operating systems
US6044461A (en) Computer system and method of selectively rebooting the same in response to a system program code update
US7840773B1 (en) Providing memory management within a system management mode
US7493435B2 (en) Optimization of SMI handling and initialization
TW200527296A (en) Efficient system management synchronization and memory allocation
JPH1124943A (en) Computer restarting method and computer stopping method
JP2000330806A (en) Computer system
JPH0816412A (en) Microkernel-architecture data processing system
US20040117568A1 (en) Bridging memory access across pre-boot and runtime phases
US6748461B2 (en) System and method for accessing a CMOS device in a configuration and power management system
JP2007035066A (en) Multi-os configuration method
JP2002288104A (en) Computer system, and method and program for its resource assigning
JP2001117786A (en) Process scheduling device and process scheduling method
JP2001216172A (en) Multi-os constituting method
JPH0298767A (en) Multi-os compatible operating system
EP1524597A1 (en) Method for managing threads in a memory-constrained system
JPH1011412A (en) Initial processing load scattering system for multi-cpu constitution system
JPH09231069A (en) Method and device for information processing
JP2001256055A (en) Program download system
JP3585956B2 (en) Information processing apparatus and method