JPH0296211A - Board attachment system - Google Patents

Board attachment system

Info

Publication number
JPH0296211A
JPH0296211A JP63248613A JP24861388A JPH0296211A JP H0296211 A JPH0296211 A JP H0296211A JP 63248613 A JP63248613 A JP 63248613A JP 24861388 A JP24861388 A JP 24861388A JP H0296211 A JPH0296211 A JP H0296211A
Authority
JP
Japan
Prior art keywords
board
bus
data
latch
throttle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63248613A
Other languages
Japanese (ja)
Inventor
Norio Yoshida
吉田 紀雄
Mamoru Kunimoto
国本 衛
Shigeru Kimura
繁 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Corp
Original Assignee
Nippon Steel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Steel Corp filed Critical Nippon Steel Corp
Priority to JP63248613A priority Critical patent/JPH0296211A/en
Publication of JPH0296211A publication Critical patent/JPH0296211A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To attach a board without stopping the working of a bus by latching previously the necessary data to a board to be newly attached when a new board is added to bus of a high-degree computer system having a reset period data latch type bus or when a faulty board is replaced. CONSTITUTION:A board 1 to be attached to a reset period data latch type bus is put into an adaptor 20, and an ID changeover switch 21 is switched to set the stroke number of a back rack 40 to which the board 10 is attached. Thus a card throttle ID number is acquired by a card throttle ID number generating circuit 23 in response to the corresponding throttle number. At the same time, the corresponding arbitration ID data is obtained by an arbitration ID data generating circuit 24. Then a latch pulse is obtained by a latch pulse generating circuit 25 with push of a set button 22, and the ID data is latched by an ID data latch circuit 3 via a bus connector 26 of the adaptor 20 and a bus connector 2 of the board 10.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、コンビコータ・システムに使用するボード、
たとえばディジタル出力ボードや通信ボード等の装着方
式に関するものである。
[Detailed Description of the Invention] [Industrial Application Field] The present invention provides a board for use in a combi coater system,
For example, it relates to mounting methods for digital output boards, communication boards, etc.

〔従来の技術〕[Conventional technology]

コンピュータ・システムのバスが動作している状!虚で
、バスにボードを装着する方式として、従来、特開昭6
2−8211公報に開示された方式がある。この方式は
、ボードをハスに装着するに当たって、ボートに外部か
ら電源を供給した状態で、ボードをバスに接続し、装着
後、外部からの電源の供給を断つものである。
The bus of the computer system is working! In the past, as a method of attaching a board to a bus,
There is a method disclosed in Publication No. 2-8211. In this method, when installing a board on a bus, the board is connected to the bus while power is being supplied to the boat from the outside, and after the board is installed, the external power supply is cut off.

この方式によれば、ハスにボートを装着する際に、ボー
トの外部電源を断つまでは、外部′1S源とハス経由の
電源の両方の電源がボードに供給されるので、ボードの
装着時に動作中のハスに不必要な13号を送出するのを
防止することができる。
According to this method, when a boat is attached to a lotus, power is supplied to the board from both the external '1S source and the power via the lotus until the boat's external power is cut off. It is possible to prevent unnecessary No. 13 from being sent to the lotus inside.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

ところで、最近は、たとえばIEEE(アメリカ電気電
子学会)1296ハス規格のように、ボードとボードを
差し人むスロットルとの対応を、コンピュータが確実に
把握してコンピュータの機能に取り入れているような高
度なコンピュータ・システムが開発され、実用化され始
めている。かかるコンピュータ・システムでは、システ
ムのり七ノド時に各ボードに対して、カードスロノトル
1DデータとアービトレーションIDデータとが割り当
てられる。そして、システムのりセント期間中に、バス
に接続されているボードは、このらのIDデータをラッ
チする。このようなコンピュータ・システムでは、カー
ドスロットル10データ及びアービトレーションIDデ
ータが各ボードに与えられることにより、1EEE12
96バス規格に基づいて、たとえばメモリからCPUへ
の命令とデータの転送や、CPUからCPUへの割込み
及びメノセ〜ジ転送等の各種のデータ転送が行われる。
By the way, recently there have been advanced developments such as the IEEE (Institute of Electrical and Electronics Engineers of America) 1296 HAS standard, where computers are able to reliably understand the correspondence between boards and the throttle that connects them, and incorporate this into the computer's functions. New computer systems have been developed and are beginning to be put into practical use. In such a computer system, card slot 1D data and arbitration ID data are assigned to each board at the beginning of the system. Boards connected to the bus then latch these ID data during the system entry period. In such a computer system, by giving card throttle 10 data and arbitration ID data to each board, 1EEE12
Based on the V.96 bus standard, various data transfers are performed, such as the transfer of instructions and data from memory to the CPU, and interrupt and memory transfers from one CPU to another.

このように、システムのりセント期間中に、ハスに接続
されているボードが所定のデータをラッチする必要があ
るバス(以下、リセット期間データラッチ型バスと称す
る。)を有する高度のコンビエータ・システムにおいて
も、故障したボードを交換したり、新たにボードをシス
テムに追加したりしなければならない場合が生ずる。か
かる場合に、前述した公開公仰に開示された方式を用い
てボートをハスに装着することにより、動作中のバスに
不要な信号を送出することなくボードを接続することは
できる。しかしながら、従来の方式では、カードスロッ
トルIDデータ及びアービトレーションIDデータが新
たに装着するボードに割り当てられていないため、その
ままではIEE81296バス規格に基づいて、データ
転送を行うことが出来ない。したがって、従来の方式で
は、これらのIDデータを新たに装着したボードに割り
当てるために、システムをリセットする必要がある。こ
のように、上記のような高度のコンピュータ・システム
のバスに新たなボードを装着するときには、従来のボー
ド装着方式では、ハスの・肋作を停止しなければならず
、同一ハスに接続された稼動中の他のボードの機能を停
止してしまうという問題があった。
Thus, in advanced combinator systems having a bus (hereinafter referred to as a reset period data latch type bus) that requires the boards connected to the bus to latch certain data during the system startup period. However, there may be times when a failed board must be replaced or a new board must be added to the system. In such a case, by attaching the boat to the lotus using the method disclosed in the above-mentioned publication, it is possible to connect the board without sending unnecessary signals to the operating bus. However, in the conventional system, the card throttle ID data and arbitration ID data are not assigned to the newly installed board, so data transfer cannot be performed as is based on the IEE81296 bus standard. Therefore, in conventional schemes, it is necessary to reset the system in order to assign these ID data to the newly installed board. Thus, when a new board is installed on the bus of an advanced computer system such as the one described above, the traditional board installation method requires that the bus assembly be stopped, and all other boards connected to the same bus must be stopped. There was a problem in that the functions of other boards in operation stopped.

本発明は、上記事情に基づいてなされたものであり、稼
動中のリセット期間データラッチ型バスに、システムを
リセットして停止することなく、新たなボードを装着す
ることができるボード装着方式を提供することを目的と
する。
The present invention has been made based on the above circumstances, and provides a board mounting method that allows a new board to be mounted on a reset period data latch type bus during operation without resetting and stopping the system. The purpose is to

〔課題を解決するための手段] 上記の目的を達成するための本発明は、リセット期間中
に、バスに接続されているボードが所定のデータをラッ
チする必要があるコンピュータ・システムのハスに対し
て、ボードを装着する方式において、前記ハスへのボー
ドの装着に際して、ボード装着後に必要となるデータを
予めボードに記憶させ、該ボードに外部から電源を供給
した状態で、該ボードを前記バスに装着し、装@後、外
部からの電源の供給を断つようにしたものである。
[Means for Solving the Problems] To achieve the above object, the present invention is directed to a computer system that requires a board connected to a bus to latch predetermined data during a reset period. In the board mounting method, when mounting the board on the lotus, the data required after the board is mounted is stored in the board in advance, and the board is connected to the bus with power supplied to the board from the outside. After installation, the power supply from the outside is cut off.

〔作用〕[Effect]

本発明は前記の手段により、外部からボードに電源を供
給した状態で、バスにボードを装着し、装着後、外部か
らの電源を断つので、装着に際して不要な信号を発生す
ることなく、ボードをバスに接続することができる。
The present invention uses the above-mentioned means to mount the board on the bus while power is supplied to the board from the outside, and then cuts off the power from the outside after the mount, so that the board can be mounted without generating unnecessary signals. Can be connected to the bus.

また、ボードの装着に先立って、ボードにはカードスロ
ットルIDデータやアービトレーションIDデータなど
の、ボード装着後に必要となるデータが予め記憶されて
いるので、ボード装着後は、システムをリセットするこ
となく、たとえばIEEE1296ハス規格に基づいて
、直ちに各種のデータの転送サイクルが実行される。
In addition, before installing the board, the board is pre-stored with data that will be required after the board is installed, such as card throttle ID data and arbitration ID data. For example, based on the IEEE1296 HAS standard, various data transfer cycles are immediately executed.

〔実施例〕〔Example〕

以下に本発明の1実施例を第1図乃至第4図を参照して
説明する。
An embodiment of the present invention will be described below with reference to FIGS. 1 to 4.

第2図はバスに接続するボードの概略図であり、10は
ボード、1は電源用コネクタ、2はバス用コネクタであ
る。このボード10にはIDデータのラッチ回路3が設
けられ、ラッチ回路3にはバス用コネクタ2を通じてI
Dデータ及びラッチパルスが供給される。
FIG. 2 is a schematic diagram of a board connected to the bus, where 10 is a board, 1 is a power connector, and 2 is a bus connector. This board 10 is provided with a latch circuit 3 for ID data, and the latch circuit 3 is connected to an I
D data and latch pulses are supplied.

第3図はボードを差し込んだ状態のアダプタの概略斜視
図である。第3図において、2oはボード10にIDデ
ータを書き込むアダプタ、21は各種のIDデータの中
から必要なIDデータを選択するためのID設定切換ス
イッチ、22はID設定切換スイッチ21によって選択
したIDデータをボードに書き込むためのセノトボクン
、3゜は外部電源部である。第3図に示すように、ハス
に新たに接続するボードlOをアダプタ20に装着する
と、アダプタ20の図示しないハス用コネクタとボード
lOのバス用コネクタ2とが接続される。そし、て、I
D設定切換スイッチ21により、装着するバス、たとえ
ばIEEE1296バスの後述するバスラックに付され
ているスロットル番号に対応したIDデータを選択する
。次に、セットボタン22を押圧して、選択したIDデ
ータをボードlOに書き込む。このように、ボード10
を一翫スに装着する前に、予め必要なカードスロットル
IDデータやアービトレーション10データをアダプタ
20を用いてボード10のラッチ回路3に書き込む。
FIG. 3 is a schematic perspective view of the adapter with the board inserted. In FIG. 3, 2o is an adapter for writing ID data to the board 10, 21 is an ID setting changeover switch for selecting necessary ID data from various ID data, and 22 is an ID selected by the ID setting changeover switch 21. 3° is an external power supply for writing data to the board. As shown in FIG. 3, when a board 10 to be newly connected to the bus is attached to the adapter 20, the bus connector (not shown) of the adapter 20 and the bus connector 2 of the board 10 are connected. Then, then, I
The D setting changeover switch 21 selects ID data corresponding to a throttle number attached to a bus rack to be installed, for example, an IEEE1296 bus, which will be described later. Next, the set button 22 is pressed to write the selected ID data to the board IO. In this way, board 10
Before installing the card to the board 10, necessary card throttle ID data and arbitration 10 data are written in advance into the latch circuit 3 of the board 10 using the adapter 20.

第4図はバスランクの概略斜視図であり、40はバスラ
ック、41はパスライン接続コネクタ、50は稼動中の
他のボードである。アダプタ20により、予め必要とな
るIDデータが古き込まれたボード10は外部電源部3
0を接続したままで、バスラック40のスロットルに装
着される。
FIG. 4 is a schematic perspective view of the bus rank, where 40 is a bus rack, 41 is a pass line connection connector, and 50 is another board in operation. The board 10, in which the necessary ID data has been stored in advance by the adapter 20, is connected to the external power supply section 3.
0 is connected to the throttle of the bus rack 40.

第1図はボードにIDデータを書き込むアダプタの概略
機能ブロック図である。以下第1図をも参照して、本実
施例の動作について説明する。
FIG. 1 is a schematic functional block diagram of an adapter that writes ID data to a board. The operation of this embodiment will be described below with reference to FIG. 1 as well.

先ず、リセット期間データラッチ型バスに対して、新た
に装着するボードlOを第3図に示すアダプタ20に差
し込む、そして、!D切換スイッチ21を切り換えて、
ボード10を装着しようとするバンクランク40のスロ
ットル番号を設定する。すると、カードスロットルID
発生回路23によりスロットル番号に対応するカードス
ロットル10データが得られると共に、アービトレーシ
ョンID発生回路24により対応するアービトレーショ
ンIDデータが得られる。
First, for the reset period data latch type bus, insert the newly installed board IO into the adapter 20 shown in FIG. 3, and then! Switch the D changeover switch 21,
The throttle number of the bank rank 40 to which the board 10 is to be installed is set. Then, card throttle ID
The generation circuit 23 obtains card throttle 10 data corresponding to the throttle number, and the arbitration ID generation circuit 24 obtains corresponding arbitration ID data.

次に、セットボタン22を押圧すると、ラッチパルス発
生回路25によりラッチパルスが得られ、このラッチパ
ルスがアタ゛ブタ20のバス用コネクタ26及びボード
10のハス用コネクタ2を介してボードlOのラッチ回
路3に送られ、これにより、IDデータがボードlOの
ラッチ回路3に送られ、ラッチされる。
Next, when the set button 22 is pressed, a latch pulse is obtained by the latch pulse generation circuit 25, and this latch pulse is transmitted to the latch circuit 3 of the board IO via the bus connector 26 of the adapter 20 and the bus connector 2 of the board 10. As a result, the ID data is sent to the latch circuit 3 of the board IO and latched.

このようにしてIDデータがラッチされたボード10を
、外部電源部30を接続したままの状態で、アダプタ2
0から引き抜く。ボード10は、アダプタ20から引き
抜いても、外部電源部30が接続されているので、ラッ
チ回路3にラッチされたIDデータは保持されると共に
、挿入しようとするハスラック40のパスラインに繋が
るバッファ回路に対して電源が供給されるので、ハスに
対しての信号がハイインピーダンス状態になり、ハスイ
ンターフェイス回路理論が確定される。
The board 10 with the ID data latched in this way is connected to the adapter 2 while the external power supply unit 30 is still connected.
Pull from 0. Even if the board 10 is pulled out from the adapter 20, the external power supply unit 30 is connected, so the ID data latched in the latch circuit 3 is retained, and the buffer circuit connected to the pass line of the Haslack 40 to be inserted is retained. Since power is supplied to the lotus, the signal to the lotus becomes a high impedance state, and the lotus interface circuit theory is established.

次に、ボード10に外部電源部30を接続した状態を保
持して、第4図に示すように、バスラック40の対応す
るスロットルに挿入する。これにより、ボード10のバ
ス用コネクタ2とバスランク40のパスライン接続コネ
クタ41とが接続される。このとき、上記のように、バ
スインターフェイス回路理論が確定されているので、バ
スインターフェイス回路の不安定動作に基づくパスライ
ンへの誤信号の送出を防止することができる。最後に、
ボード10にバスを介して電源が安定に供給される時間
を待って、ボードlOの電源用コネクタ1から外部電源
部30の接続線を取り外す。
Next, while keeping the external power supply unit 30 connected to the board 10, the board 10 is inserted into the corresponding throttle of the bus rack 40, as shown in FIG. Thereby, the bus connector 2 of the board 10 and the pass line connection connector 41 of the bus rank 40 are connected. At this time, since the bus interface circuit theory has been established as described above, it is possible to prevent erroneous signals from being sent to the path line due to unstable operation of the bus interface circuit. lastly,
After waiting until power is stably supplied to the board 10 via the bus, the connection wire of the external power supply section 30 is removed from the power connector 1 of the board 10.

これにより、ボード10にはカードスロットルIDデー
タ及びアービトレーションIDデータが既にラッチされ
ているので、直らにIEEE1296バス規格に基づく
ボード10の内部回路の動作が開始される。
As a result, since the card throttle ID data and arbitration ID data are already latched in the board 10, the operation of the internal circuit of the board 10 based on the IEEE1296 bus standard is immediately started.

尚、上記の実施例では、コンピュータ・システムのバス
がIEEEI296バスである場合について説明したが
、リセット期間データラッチ型ハスであれば、他のバス
でもよい。
In the above embodiment, the case where the bus of the computer system is an IEEE I296 bus has been described, but any other bus may be used as long as it is a reset period data latch type bus.

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明によれば、リセット期間デー
タラッチ型ハスを有する高度のコンピュータ・システム
のハスに新たなボードを追加するとき、或いは故障した
ボードを正常なポートに交換するときに、予め、必要な
データを新たに装着するボードにラッチしてからバスに
接続するので、稼動中のハスをリセットして停止するこ
となく、新たなボードをハスに装着することができるボ
ード装着方式を提供することができる。
As described above, according to the present invention, when a new board is added to a high-level computer system having a data latch type reset period, or when a failed board is replaced with a normal port, , the necessary data is latched onto the newly installed board and then connected to the bus, providing a board installation method that allows new boards to be installed on the lotus without having to reset and stop the running lotus. can do.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はボードにIDデデーを書き込むアダプタの概略
機能ブロック図、第2図はバスに接続するボードの概略
図、第3図はボードを差し込んだ状態のアダプタの概略
斜視図、第4図はバスラックの概略斜視図である。 l・・・電源用コネクタ、2・・・バス用コネクタ、3
・・・ IDデータラッチ回路、 10・・・ボード、20・・・アダプタ、21・・・ 
ID設定切換スイッチ、 22・・・セットボタン、30・・・外部電源部、40
・・・ IEEE1296バスラソク、41・・・パス
ライン接続コネクタ。
Figure 1 is a schematic functional block diagram of the adapter that writes ID data to the board, Figure 2 is a schematic diagram of the board connected to the bus, Figure 3 is a schematic perspective view of the adapter with the board inserted, and Figure 4 is It is a schematic perspective view of a bus rack. l...Power connector, 2...Bus connector, 3
... ID data latch circuit, 10... board, 20... adapter, 21...
ID setting changeover switch, 22...Set button, 30...External power supply section, 40
... IEEE1296 bus connection, 41...pass line connection connector.

Claims (1)

【特許請求の範囲】[Claims] リセット期間中に、バスに接続されているボードが所定
のデータをラッチする必要があるコンピュータ・システ
ムのバスに対して、ボードを装着する方式において、前
記バスへのボードの装着に際して、ボード装着後に必要
となるデータを予めボードに記憶させ、該ボードに外部
から電源を供給した状態で、該ボードを前記バスに装着
し、装着後、外部からの電源の供給を断つようにしたボ
ード装着方式。
In a method of attaching a board to a bus of a computer system in which the board connected to the bus needs to latch predetermined data during a reset period, when the board is attached to the bus, after the board is attached. A board mounting method in which necessary data is stored in the board in advance, the board is mounted on the bus with power supplied from the outside, and after mounting, the supply of power from the outside is cut off.
JP63248613A 1988-09-30 1988-09-30 Board attachment system Pending JPH0296211A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63248613A JPH0296211A (en) 1988-09-30 1988-09-30 Board attachment system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63248613A JPH0296211A (en) 1988-09-30 1988-09-30 Board attachment system

Publications (1)

Publication Number Publication Date
JPH0296211A true JPH0296211A (en) 1990-04-09

Family

ID=17180721

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63248613A Pending JPH0296211A (en) 1988-09-30 1988-09-30 Board attachment system

Country Status (1)

Country Link
JP (1) JPH0296211A (en)

Similar Documents

Publication Publication Date Title
US5812796A (en) Support structures for an intelligent low power serial bus
US5938742A (en) Method for configuring an intelligent low power serial bus
JP2969800B2 (en) Data processing device having externally controlled multiplexed / non-multiplexed address bus and data output bus
SE9002703D0 (en) DEVICE ON DISTRIBUTED COMPUTER SYSTEM
JPH0690699B2 (en) Interrupt interface circuit
WO1989002127A1 (en) Method and apparatus for interconnecting busses in a multibus computer system
CN114911743B (en) SPI slave device, SPI master device and related communication method
US5937167A (en) Communication controller for generating four timing signals each of selectable frequency for transferring data across a network
KR910007647B1 (en) Node for backplane bus
US7017810B2 (en) IC card and IC card system
JP2510221B2 (en) Network node address setting method
JPH0296211A (en) Board attachment system
US6198384B1 (en) System power supply control for interface circuit
JPS59114603A (en) Coupling system with other computer device, of sequence controller
KR100677198B1 (en) Ethernet apparatus for digital television
JP3093052B2 (en) Cable misconnection compensation circuit
CN114857069A (en) Fan smelting tool plate
US7269672B2 (en) Bus system design method, bus system, and device unit
JP2847957B2 (en) Extension system
JP3009236B2 (en) Hot maintenance of devices
JP2505878B2 (en) Multibus system
JP2590239B2 (en) Lock circuit lock acquisition method
JPS62192846A (en) Bus switching control system
KR100298350B1 (en) Automatic wan cable type detection circuit
CN112148321A (en) Anti-interference upgrading system and method for automobile intelligent electronic equipment microcontroller