JPH0290306A - Current reference circuit unrelated to temperature - Google Patents

Current reference circuit unrelated to temperature

Info

Publication number
JPH0290306A
JPH0290306A JP20224389A JP20224389A JPH0290306A JP H0290306 A JPH0290306 A JP H0290306A JP 20224389 A JP20224389 A JP 20224389A JP 20224389 A JP20224389 A JP 20224389A JP H0290306 A JPH0290306 A JP H0290306A
Authority
JP
Japan
Prior art keywords
temperature
circuit
current
voltage
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20224389A
Other languages
Japanese (ja)
Inventor
R Helms James
ジェームス アール.ヘルムス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPH0290306A publication Critical patent/JPH0290306A/en
Pending legal-status Critical Current

Links

Landscapes

  • Control Of Electrical Variables (AREA)

Abstract

PURPOSE: To obtain a current reference which is irrelevant to temperature by putting a p-n junction and a poly-Si resistance in the same parallel circuit and applying the same voltage to both the ends, and then balancing voltage variations at both the ends caused by temperature variations. CONSTITUTION: Two parallel circuits are constituted between voltage sources Vdd and Vss . One circuit includes a 1st complementary circuit which is in series with the diode 11 and the other includes a 2nd complementary circuit which is in series with the poly-Si resistance 13. The (n) channel devices of the respective circuits are connected to Vdd , a common gate is connected to the connection point between the poly-Si resistance 13 and the series (n) channel device 9, and the common gate of the (p) channel devices 7 and 9 of the respective circuits is connected to the connection point between the diode 11 and series device 7. Therefore, voltage variations at both the ends of the diode 11 and poly-Si resistance 13 with temperature substantially cancel each other. The extent of the cancellation relates to the doping level of the poly-Si. The resistance value is so selected as to obtain adequate performance as to not only temperature compensation, but also all operations.

Description

【発明の詳細な説明】 産業上の利用分野 この発明は温度に無関係な0MO8電流基準源に関する
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention This invention relates to a temperature independent OMO8 current reference source.

従来の技術及び問題点 温度に無関係な電流源は種々の分野で多くの用途がある
。例えば、演算増幅器の様に、精密なアナログ機能をし
ようとする回路では、電流源が必要である。演算増幅器
を設計りる時、それに対する電流バイアスは所望の性能
が得られる様に定められる。それに対する電流が温度変
化と共に変化すると、演算増幅器は、この電流変化の為
に、その特性に成る望ましくない変化を生ずる。従って
、この様な回路並びにその他の周知の回路に於ける電流
を実質的に温度に無関係に保つことが必要である。
BACKGROUND OF THE INVENTION Temperature-independent current sources have many applications in various fields. For example, circuits that perform precise analog functions, such as operational amplifiers, require a current source. When designing an operational amplifier, the current bias for it is determined to achieve the desired performance. If the current thereto changes with temperature changes, the operational amplifier will experience undesirable changes in its characteristics due to this current change. Therefore, it is necessary to keep the current in such circuits, as well as other known circuits, substantially independent of temperature.

従来、温度に無関係な電流源を提供する多数の試みがあ
った。−殻内に従来のこう云う試みは、電流源を制御す
るものとして複雑で経済的にコストのか)る間接的な方
法であった。従来の成る方式では、正の抵抗温度係数を
持つ装置と負の抵抗温度係数を持つ基準装置との間の差
に比例する結果を生ずる基準装置を利用している。これ
は、その結果生ずる差により、温度変化に対して幾分か
安定な電流になる様にしようと云う希望からである。そ
の例が、ジョン・ワイリー・アンド・サンズ社から出版
されICボール R,グレー及びロバト G、マイヤー
の著書[アナログ集積回路の解析と設計]第2版に記載
されている。
In the past, there have been numerous attempts to provide temperature independent current sources. - Previous attempts to control current sources have been complex and economically costly indirect methods. Conventional approaches utilize a reference device that produces a result that is proportional to the difference between a device with a positive temperature coefficient of resistance and a reference device with a negative temperature coefficient of resistance. This is in the hope that the resulting difference will result in a more or less stable current with respect to temperature changes. An example is described in the book Analysis and Design of Analog Integrated Circuits by IC Ball R., Gray and Lovato G. Meyer, published by John Wiley & Sons, 2nd edition.

問題点を解決する為の手段及び作用 この発明では上に述べた従来の問題を最小限に抑え、比
較的簡単で低廉に製造できる0MO3電流基準源を提供
する。
SUMMARY OF THE INVENTION The present invention minimizes the problems of the prior art described above and provides an OMO3 current reference source that is relatively simple and inexpensive to manufacture.

簡単に云うと、こう云うことが、固体装置、即ちpn接
合の両端の温度変化に伴う負の電圧変化を、予定の一定
の電流に対する抵抗の両端の電圧変化と釣合せることに
よって達成される。この為に、好ましくはポリシリ」ン
抵抗を予定のレベルにドープすることにより、その負の
抵抗温度係数を調節することによって、温度変化に対し
て抵抗の抵抗値を負に調節する。ポリシリコン抵抗のド
ーピング密度がその抵抗値の温度係数を決定し、これに
対して初期抵抗値は抵抗の形状によって独立に決定され
る。
Briefly, this is accomplished by balancing the negative voltage change with temperature change across a solid state device, ie, a pn junction, with the voltage change across a resistor for a given constant current. To this end, the resistance value of the resistor is adjusted negatively with respect to temperature changes, preferably by doping the polysilicon resistor to a predetermined level and adjusting its negative temperature coefficient of resistance. The doping density of a polysilicon resistor determines the temperature coefficient of its resistance, whereas the initial resistance is determined independently by the shape of the resistor.

ポリシリコンの抵抗温度係数が負であって、そのドーピ
ング密度の関数であることが分かっている。このことが
I E Iiトトランザクションズ・オン・エレクトロ
ン・デバイセズ誌FD−30巻。
It has been found that the temperature coefficient of resistance of polysilicon is negative and is a function of its doping density. This is what IE Transactions on Electron Devices, Vol. FD-30.

第2号(1983年2月号)第137頁乃至149頁に
記載されている。比抵抗が約500オーム/スクエアに
なるポリシリコンのドーピング・レベルでは、その負の
抵抗温度係数は、第1次まで見て、pn接合と大体釣合
う。ポリシリ」ン抵抗の抵抗値は第1次近似では、式R
(T) −R8(1+aΔF)によって決定される。こ
こでaは2100ppm/℃であり、ΔT=T−Toで
あり、Toは°にで表わした周囲温度(室温は300°
K)、Roは周囲湿度に於りる初期抵抗値である。従っ
て、pn接合とポリシリコン抵抗を同一の並列回路に入
れて、同一の電圧をその両端にか(プると、温度変化に
よるその両端の電圧変化が釣合って消滅し、温度に無関
係な電流基準が得られる。抵抗を通る電流は、この時、
pn接合の両端の電圧とポリシリコン抵抗の抵抗値との
比に基づく。
No. 2 (February 1983), pages 137 to 149. At a polysilicon doping level that results in a resistivity of about 500 ohms/square, its negative temperature coefficient of resistance is roughly commensurate with the p-n junction, up to the first order. In the first approximation, the resistance value of the polysilicon resistor is expressed by the formula R
(T) −R8(1+aΔF). where a is 2100 ppm/℃, ΔT=T−To, and To is the ambient temperature in degrees (room temperature is 300 degrees
K), Ro is the initial resistance value at ambient humidity. Therefore, if you put a pn junction and a polysilicon resistor in the same parallel circuit and apply the same voltage across them, the voltage change at both ends due to temperature change will be balanced out and the temperature-independent current will A reference is obtained.The current through the resistor is then
It is based on the ratio between the voltage across the pn junction and the resistance value of the polysilicon resistor.

この発明の最も簡単な形の電流M準は、Vdd及び■s
sの間の2つの並列回路を含む。一方の回路がダイオー
ドと直列の第1の相補形回路を含み、他方の回路がポリ
シリコン抵抗と直列の第2の相補形回路を含む。各々の
回路のnチャンネル装置がVddに結合され、それらの
共通のゲー1〜が、ポリシリコン抵抗と直列の相補形装
置の接続点に結合される。各々の回路のpチャンネル装
置の共通のゲートが、ダイオードと直列の相補形装置の
接続点に結合される。従って、温度に伴うダイオードの
両端の電圧変化及び湿度に伴う抵抗の両端の電圧変化が
実質的に相殺し、その相殺の程度が、抵抗のドーピング
・レベルに関係することは明らかである。一般的に、抵
抗は温度補償の他に、回路内でこの他の作用を持つこと
があるから、それに対して選ばれる値は兼合いであるこ
とがある。
In the simplest form of this invention, the current M standard is Vdd and ■s
It includes two parallel circuits between s. One circuit includes a first complementary circuit in series with a diode and the other circuit includes a second complementary circuit in series with a polysilicon resistor. The n-channel devices of each circuit are coupled to Vdd and their common gates are coupled to the node of a complementary device in series with a polysilicon resistor. The common gate of the p-channel device of each circuit is coupled to the node of the complementary device in series with the diode. It is therefore clear that the voltage change across the diode with temperature and the voltage change across the resistor with humidity substantially cancel, and the degree of cancellation is related to the doping level of the resistor. In general, the resistor may have other functions in the circuit besides temperature compensation, so the value chosen for it may be a trade-off.

抵抗値は単に温度補償だりでなく、あらゆる作用の分野
に於いて最適の性能が得られる様に選ばれる。
Resistance values are selected not only for temperature compensation but also for optimum performance in all areas of operation.

衷−」L−望 第1図には、この発明の最も簡単な形の電流基準回路が
示されており、これはダイオードの両端の電圧を抵抗値
で除した比の1七流を発生する。この他の回路もこの条
件を果たし、この発明の一部分を構成するものであるが
、図示の回路は、この電流吊型が、回路の設計によって
決定された成る最小値より高い供給電圧に関係なく、所
望の電流が発生されると云う点で、電源に無関係である
点で好ましい。更に、一般的に0M08回路はMO8装
置の■しに対して処理の依存性を持っているが、この回
路は0MO3技術で作られるが、nチャンネル装置又は
pチャンネル装置のVtには無関係である。回路1が1
対のpチャンネルMOSトランジスタ3,5を持ち、そ
れらのソースがVddに接続され、それらのドレインが
夫々nチャンネルMO3l−ランジスタフ、9のドレイ
ンに接続される。トランジスタ3,5のゲートが一緒に
結合されると共に、トランジスタ5のドレイン及びトラ
ンジスタ9のドレインの接続点に結合される。トランジ
スタ7.9のゲートが一緒に結合されると共に、トラン
ジスタ3のドレイン及びトランジスタ7のドレインの接
続点に結合される。
Figure 1 shows the simplest form of the current reference circuit of the invention, which produces a current of 17 in the ratio of the voltage across the diode divided by the resistance. . Although other circuits may fulfill this requirement and form part of this invention, the circuit shown is such that this current drop type is maintained regardless of the supply voltage above the minimum determined by the design of the circuit. , which is advantageous in that the desired current is generated and is independent of the power supply. Furthermore, while 0M08 circuits typically have processing dependencies on the MO8 device, this circuit is made with 0MO3 technology and is independent of the Vt of n-channel or p-channel devices. . circuit 1 is 1
It has a pair of p-channel MOS transistors 3, 5, the sources of which are connected to Vdd, and the drains of which are connected to the drains of n-channel MOS transistors 9, respectively. The gates of transistors 3 and 5 are coupled together and to the junction of the drain of transistor 5 and the drain of transistor 9. The gates of transistors 7.9 are coupled together and to the connection point of the drain of transistor 3 and the drain of transistor 7.

トランジスタ7のソースがダイオード11を介してVs
sに結合される。これに対してトランジスタ9のソース
がポリシリコン抵抗13を介してVssに結合される。
The source of transistor 7 is connected to Vs through diode 11.
is coupled to s. On the other hand, the source of transistor 9 is coupled to Vss via polysilicon resistor 13.

この抵抗は、前に述べた様に所望の負の抵抗温度係数を
持つ様にドープされている。
This resistor is doped to have the desired negative temperature coefficient of resistance as previously discussed.

各々のpチャンネル・トランジスタの電流は、それらが
同じ寸法であって、共通のゲート・ラス間電圧を持つ為
に同じ電流を戻すはずであるから、同じである。nチャ
ンネル・トランジスタが単純な差動増幅器として作用す
る。これは各々のトランジスタのドレインの電流が同じ
大きさであり、各々のグー1へが同じ電位にあるからで
ある。
The current in each p-channel transistor is the same because they are the same size and should return the same current because they have a common gate-to-lass voltage. An n-channel transistor acts as a simple differential amplifier. This is because the current at the drain of each transistor is the same magnitude, and each goo1 is at the same potential.

従って、各々のトランジスタを通る電流は同じになるは
ずである。この為、トランジスタ7.9のソースの電圧
は強制的に等しくなる。この時トランジスタ7.9のこ
う云う等しい電圧源からVssに強制的に加えられる電
圧は、ダイオード11がこの伯の電圧を受けることがな
いから、ダイオード電圧になるはずである。従って、抵
抗13の両端の電圧が分かっていて、その抵抗値が分か
つているから、それを通る電流も分かる。
Therefore, the current through each transistor should be the same. Therefore, the voltages at the sources of transistors 7.9 are forced to be equal. At this time, the voltage forcibly applied to Vss from these equal voltage sources of transistor 7.9 should be a diode voltage, since diode 11 does not receive this voltage. Therefore, since the voltage across resistor 13 is known and its resistance value is known, the current flowing through it is also known.

第2図には、この発明を利用した好ましい実施例の回路
と必要な始動回路とが示されている。この回路では、第
1図のトランジスタ3.5の代わりに2組のpチャンネ
ル・トランジスタ21.23及び25.27が設りられ
ている。更に第1図の装置7.9の代わりに、2組のn
チャンネル・i〜ランジスタ29.31及び33.35
が用いられている。第1図のダイオード11はダイオー
ド接続のpnpt−ランジスタ37に置き換えられてお
り、第1図の抵抗13は第1図に示したのと同じ種類の
抵抗3つとして示されている。
FIG. 2 shows a preferred embodiment circuit utilizing the present invention and the necessary starting circuitry. In this circuit, the transistor 3.5 of FIG. 1 is replaced by two sets of p-channel transistors 21.23 and 25.27. Furthermore, instead of the device 7.9 of FIG. 1, two sets of n
Channel i ~ transistors 29.31 and 33.35
is used. Diode 11 in FIG. 1 has been replaced by a diode-connected pnpt-transistor 37, and resistor 13 in FIG. 1 is shown as three resistors of the same type as shown in FIG.

第1図の回路にとって、及び第2図の回路のうら、前に
述べた部分についても、電流ゼロの流れが安定な動作状
態であるから、回路に実際に基準電流が存在する様に保
証する為には、始動回路を設りることか必要である。こ
の始動回路がpチャンネル・トランジスタM1.M2.
M3とキャパシタC1によって示されている。トランジ
スタM1及びM3がVdd及びVssの間に直列接続さ
れ、トランジスタM1のグー1〜がトランジスタ21゜
23のゲートに結合され、1ヘランジスタM3のゲート
がやはりVssにあるそのドレインに結合されている。
For the circuit of Figure 1, and also for the portions mentioned above of the circuit of Figure 2, zero current flow is a stable operating condition, ensuring that there is actually a reference current in the circuit. For this purpose, it is necessary to install a starting circuit. This starting circuit consists of p-channel transistor M1. M2.
M3 and capacitor C1. Transistors M1 and M3 are connected in series between Vdd and Vss, with the gates of transistor M1 coupled to the gates of transistors 21 and 23, and the gate of transistor M3 coupled to its drain, which is also at Vss.

トランジスタM2がVddと、トランジスタ25,29
の接続点との間に結合され、そのゲートがトランジスタ
M1及びM3の接続点に結合されている。始動回路は最
初は強制的に基準回路に電流を送込み、その後口らの動
作を停止し、回路から切離される。
Transistor M2 is at Vdd, transistors 25, 29
, and its gate is coupled to the connection point of transistors M1 and M3. The starter circuit initially forces current into the reference circuit, then shuts down and is disconnected from the circuit.

動作について説明すると、■ に対してVddのS 電圧が回路に印加された時、回路の電圧が増加するにつ
れて、トランジスタ21.23.25.27.29.3
1.33.35に流れる電流はない。
To explain the operation, when a S voltage of Vdd is applied to the circuit, as the voltage of the circuit increases, the transistor 21.23.25.27.29.3
There is no current flowing through 1.33.35.

従って、トランジスタM1がターンオフになるが、トラ
ンジスタM3がオンであって、大形抵抗として作用する
。その為、Vddが引続いてVssに対して増加すると
、トランジスタM2のゲートは、トランジスタM3の抵
抗作用により、Vss近くに止どまる。キャパシタC1
が、■ に対するVddのS 急速な過渡状態の下で、トランジスタM2のグートをV
ss近くに保つのを助りる。vddがVssに対してp
チャンネルのVtに達すると、トランジスタM2がター
ンオンし、トランジスタ29.31のゲートの充電を開
始する。回路の両端の電圧がpチャンネルの2個の■S
atの電圧降下と、nチャンネル2個のVtの電圧降下
と、ダイオードの電圧降下との和に達すると(これがト
ランジスタ21,25,29,33.37の両端の電圧
降下、即ち、約2.5■である)、電流が流れ始め、ダ
イオード電圧の値が抵抗3つの両端に印加される。トラ
ンジスタM2がターンオンすると、それがトランジスタ
29.33の接続点にある節に強制的に電流を送込み、
nチャンネル装置29.33のドレイン電圧を引張り上
げ、こうしてそれらがダイオードとして接続されている
為、そのダイオード降伏電圧に達するや否や、これらの
トランジスタをターンオフする。これによって、トラン
ジスタ31.35のゲートに電流が印加されている為に
、抵抗39に電流が流れる。この電流が上側ミラー(1
〜ランジスタ21.23,25.27>に戻り、L側ミ
ラー・トランジスタをターン・オンづると共に、電流ミ
ラー作用(ゲート・ソース間電圧が等しい)により、1
〜ランジスタ23の電流の比であるトランジスタM1の
電流により、トランジスタM1をもターンオンする。こ
れがトランジスタM2のゲートの電圧を上に引張り、ト
ランジスタM2をターンオフする。従って、トランジス
タM2は最早トランジスタ25.29の接続点から電流
基準回路に電流を注入せず、この時基準回路は基準電流
レベルで動作する。このレベルは安定であって、それ以
上監視する必要がない。
Therefore, transistor M1 is turned off, but transistor M3 is on and acts as a large resistor. Therefore, as Vdd continues to increase relative to Vss, the gate of transistor M2 remains near Vss due to the resistive action of transistor M3. Capacitor C1
but ■ S of Vdd with respect to V under rapid transient conditions, the gate of transistor M2
Helps keep it close to ss. vdd is p with respect to Vss
When the channel Vt is reached, transistor M2 turns on and begins charging the gate of transistor 29.31. The voltage across the circuit is two p-channel ■S
When the sum of the at voltage drop, the two n-channel Vt voltage drops, and the diode voltage drop is reached (this is the voltage drop across transistors 21, 25, 29, 33, 37, i.e. about 2. 5), current begins to flow and a diode voltage value is applied across the three resistors. When transistor M2 turns on, it forces current into the node at the connection point of transistor 29.33;
Pulling up the drain voltage of the n-channel devices 29, 33 thus turns off these transistors as soon as their diode breakdown voltage is reached, since they are connected as diodes. As a result, current is applied to the gates of the transistors 31 and 35, so a current flows through the resistor 39. This current flows to the upper mirror (1
~ Returning to transistors 21.23, 25.27>, the L side mirror transistor is turned on, and due to the current mirror effect (gate-source voltages are equal), 1
The current in transistor M1, which is a ratio of the current in transistor 23, also turns on transistor M1. This pulls the voltage on the gate of transistor M2 upward, turning transistor M2 off. Therefore, transistor M2 no longer injects current into the current reference circuit from the junction of transistors 25, 29, and the reference circuit now operates at the reference current level. This level is stable and requires no further monitoring.

増幅器をバイアスする為にこの電流源を使う時、トラン
ジスタ41を持つ?IJiEミラーにトランジスタ23
の電流の成る比を使う。トランジスタ41はトランジス
タ43を使ってカスコード接続され、出力インピーダン
スを高める。
When using this current source to bias the amplifier, do we have transistor 41? Transistor 23 in IJiE mirror
Use the ratio of the current. Transistor 41 is connected in cascode using transistor 43 to increase the output impedance.

設計が簡単で、経済的であって、その両端の電圧に無関
係な温度に関係のない電流基準回路が提供されたことが
理解されよう。
It will be appreciated that a current reference circuit has been provided that is simple in design, economical, and temperature independent, independent of the voltage across it.

この発明を特定の好ましい実施例について説明したが、
当業者には、種々な変更が直ちに考えられよう。従って
、特許請求の範囲は、この様な変更を包括Jる様に、従
来技術から考えて可能な限り広く解釈されるべきである
Although the invention has been described with respect to certain preferred embodiments,
Various modifications will readily occur to those skilled in the art. Accordingly, the claims should be interpreted as broadly as possible in light of the prior art to encompass such modifications.

以上の説明に関連して、更に下記の項を開示する。In connection with the above description, the following sections are further disclosed.

(1)  基準電圧源に結合され、その両端の電圧降下
が負の温匪依存性を持つ半導体ダイオードと、該ダイオ
ードの両端の温度依存性を持つ電圧降下と合う負の抵抗
温匪係数を持っていて、略一定の電流を発生し、前記基
準源に結合されている抵抗と、前記基準源に関し、前記
ダイオード及び前記抵抗の両方の両端に略同一の電圧を
印加する手段とを有する温度に無関係な電流基準回路。
(1) A semiconductor diode coupled to a reference voltage source, the voltage drop across which has a negative temperature dependence, and a negative temperature coefficient of resistance that matches the temperature dependent voltage drop across the diode. a resistor coupled to said reference source, and means for applying substantially the same voltage across both said diode and said resistor with respect to said reference source; Unrelated current reference circuit.

(2)  (1)に記載した温度に無関係な電流基準回
路に於いて、電流を印加する1段が何れも電圧源に結合
された、1対のpチャンネル・トランジスタと、該pチ
ャンネル・トランジスタ及び前記ダイオード及び抵抗の
間に結合されていて1対の並列回路を形成する、1対の
nチャンネル・トランジスタとを有し、各々の並列回路
は1つのpチャンネル・トランジスタ、1つのnチャン
ネル・トランジスタ及び前記ダイオード及び抵抗のうち
の一方を含んでいる温度に無関係な電流基準回路。
(2) In the temperature-independent current reference circuit described in (1), a pair of p-channel transistors, each stage for applying current coupled to a voltage source; and a pair of n-channel transistors coupled between the diode and the resistor to form a pair of parallel circuits, each parallel circuit comprising one p-channel transistor and one n-channel transistor. A temperature independent current reference circuit including a transistor and one of said diode and resistor.

(3)  (1)項に記載した温度に無関係な電流基準
回路に於いて、予定の電圧に応答して、基準回路に電流
の流れを開始させる始動回路手段を含む温度に無関係な
電流基準回路。
(3) In a temperature-independent current reference circuit as described in paragraph (1), the temperature-independent current reference circuit includes starting circuit means for initiating current flow through the reference circuit in response to a predetermined voltage. .

(4)  (2)項に記載した温度に無関係な電流基準
回路に於いて、予定の電圧に応答して、基準回路に電流
の流れを開始させる始動回路手段を含む温度に無関係な
電流基準回路。
(4) In a temperature-independent current reference circuit described in paragraph (2), the temperature-independent current reference circuit includes starting circuit means for initiating current flow through the reference circuit in response to a predetermined voltage. .

(5)  (1)項に記載した温度に無関係な電流基準
回路に於いて、電流を印加する手段が、何れも電圧源に
結合されている第1の1対のpチャンネル・トランジス
タと、何れも前記第1の1対のpチャンネル・トランジ
スタのうちの相異なる1つに結合されている第2の1対
のpチャンネル・トランジスタと、該第2の1対のpチ
ャンネル・トランジスタのうちの相異なる1つに結合さ
れた第1の1対のnチャンネル・トランジスタと、第2
の1対のnチ17ンネル・トランジスタとを有し、各々
の第2のnチャンネル・トランジスタが異なる1つの第
1のnチャンネル・トランジスタ及び前記ダイオード及
び抵抗のうちの異なる一方の間に結合されている温度に
無関係な電流基準回路。
(5) In the temperature-independent current reference circuit described in paragraph (1), the means for applying current is connected to a first pair of p-channel transistors, both of which are coupled to a voltage source. a second pair of p-channel transistors also coupled to different ones of the first pair of p-channel transistors; and a second pair of p-channel transistors of the second pair of p-channel transistors. a first pair of n-channel transistors coupled to different ones; a second pair of n-channel transistors;
a pair of n-channel transistors, each second n-channel transistor coupled between a different first n-channel transistor and a different one of the diode and the resistor. Temperature independent current reference circuit.

(6)  (3)項に記載した温度に無関係な電流基準
回路に於いて、電流を印加する手段が、何れも電圧源に
結合されている第1の1対のpチャンネル・トランジス
タと、何れも前記第1の1対のpチャンネル・トランジ
スタのうちの相異なる1つに結合されている第2の1対
のpチャンネル・トランジスタと、該第2の1対のpチ
ャンネル・トランジスタのうちの相異なる1つに結合さ
れた第1の1対のnチャンネル・トランジスタと、第2
の1対のnチャンネル・トランジスタとを有し、各々の
第2のnチャンネル・トランジスタが異なる1つの第1
のnチャンネル・トランジスタ及び前記ダイオード及び
抵抗のうちの異なる一方の間に結合されている温度に無
関係な電流基準回路。
(6) In the temperature-independent current reference circuit described in paragraph (3), the means for applying current is connected to a first pair of p-channel transistors, both of which are coupled to a voltage source. a second pair of p-channel transistors also coupled to different ones of the first pair of p-channel transistors; and a second pair of p-channel transistors of the second pair of p-channel transistors. a first pair of n-channel transistors coupled to different ones; a second pair of n-channel transistors;
a pair of n-channel transistors, each second n-channel transistor having a different first
a temperature independent current reference circuit coupled between an n-channel transistor of and a different one of said diode and resistor.

(7)  (1)項に記載した温度に無関係な電流基準
回路に於いて、抵抗が予定のドーピング・レベルにドー
プされ1=ポリシリコンで形成されている温度に無関係
な電流基型回路。
(7) In the temperature independent current reference circuit described in paragraph (1), the resistor is doped to a predetermined doping level and is formed of 1=polysilicon.

(8)  (2)項に記載した温度に無関係な電流基準
回路に於いて、抵抗が予定のドーピング・レベルにドー
プされたポリシリコンで形成されている温度に無関係な
電流基準回路。
(8) In the temperature independent current reference circuit described in paragraph (2), the resistor is formed of polysilicon doped to a predetermined doping level.

(9)  (3)項に記載した温度に無関係な電流基準
回路に於いて、抵抗が予定のドーピング・レベルにドー
プされたポリシリコンで形成されている温度に無関係な
電流基準回路。
(9) In the temperature independent current reference circuit described in paragraph (3), the resistor is formed of polysilicon doped to a predetermined doping level.

(10)  (4)項に記載した温度に無関係な電流基
準回路に於いて、抵抗が予定のドーピング・レベルにド
ープされたポリシリコンで形成されている温度に無関係
な電流基準回路。
(10) In the temperature independent current reference circuit described in paragraph (4), the resistor is formed of polysilicon doped to a predetermined doping level.

(11)  (5)項に記載した温度に無関係な電流基
準回路に於いて、抵抗が予定のドーピング・レベルにド
ープされたポリシリコンで形成されている温度に無関係
な電流基準回路。
(11) A temperature independent current reference circuit according to paragraph (5), wherein the resistor is formed of polysilicon doped to a predetermined doping level.

(12)  (6)項に記載した湿度に無関係な電流基
準回路に於いて、抵抗が予定のドーピング・レベルにド
ープされたポリシリコンで形成されている温度に無関係
な電流基準回路。
(12) In the humidity independent current reference circuit described in paragraph (6), the temperature independent current reference circuit wherein the resistor is formed of polysilicon doped to a predetermined doping level.

(13)回路の両端の電圧に無関係な、温度に無関係な
電流基準回路が、半導体ダイオード(37)の両端と、
予定のドーピング・レベルを持つポリシリコン抵抗(3
9)の両端とに略同一の電圧を印加する回路を含む。抵
抗(39)は負の抵抗温度係数を持つ様にドープされて
おり、その抵抗値の変化が、温度変化によるダイオード
(37)の両端の電圧降下の変化と実質的に釣合うこと
により、抵抗(39)を通る電流は温度変化に対して−
・定に止どまる。
(13) A temperature-independent current reference circuit that is independent of the voltage across the circuit is connected across the semiconductor diode (37);
A polysilicon resistor (3
9) includes a circuit that applies substantially the same voltage to both ends of the circuit. The resistor (39) is doped to have a negative temperature coefficient of resistance, such that the change in its resistance substantially balances the change in voltage drop across the diode (37) due to temperature changes, thereby increasing the resistance. The current through (39) is −
・Stays constant.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明の簡単な形の温度補償回路の回路図、
第2図はこの発明の好ましい実施例の電流基準源の回路
図である。 主な符号の説明 ■dd、VS、:電圧源 11:ダイオード 13:抵抗
FIG. 1 is a circuit diagram of a simple temperature compensation circuit according to the present invention.
FIG. 2 is a circuit diagram of a current reference source according to a preferred embodiment of the invention. Explanation of main symbols dd, VS,: Voltage source 11: Diode 13: Resistor

Claims (1)

【特許請求の範囲】[Claims] (1)基準電圧源に結合され、その両端の電圧降Fが負
の温度依存性を持つ半導体ダイオードと、該ダイオード
の両端の温度依存性を持つ電圧降下と合う負の抵抗温度
係数を持っていて、略一定の電流を発生し、前記基準源
に結合されている抵抗と、前記基準源に関し、前記ダイ
オード及び前記抵抗の両方の両端に略同一の電圧を印加
する手段とを有する温度に無関係な電流基準回路。
(1) A semiconductor diode coupled to a reference voltage source, across which the voltage drop F has a negative temperature dependence, and a negative temperature coefficient of resistance that matches the temperature dependent voltage drop across the diode. a resistor for generating a substantially constant current, independent of temperature, having a resistor coupled to said reference source, and means for applying substantially the same voltage across both said diode and said resistor with respect to said reference source. current reference circuit.
JP20224389A 1988-08-04 1989-08-03 Current reference circuit unrelated to temperature Pending JPH0290306A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US22834488A 1988-08-04 1988-08-04
US228344 1988-08-04

Publications (1)

Publication Number Publication Date
JPH0290306A true JPH0290306A (en) 1990-03-29

Family

ID=22856800

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20224389A Pending JPH0290306A (en) 1988-08-04 1989-08-03 Current reference circuit unrelated to temperature

Country Status (1)

Country Link
JP (1) JPH0290306A (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03139709A (en) * 1989-10-26 1991-06-13 Oki Electric Ind Co Ltd Constant current circuit
EP1347570A1 (en) * 2002-03-20 2003-09-24 Motorola, Inc. Temperature-stable bias circuit for an integrated circuit field-effect transistor
KR20040031234A (en) * 2002-10-04 2004-04-13 현대자동차주식회사 Oil pump for vehicle
JP2010171755A (en) * 2009-01-23 2010-08-05 Sony Corp BIAS CIRCUIT, gm-C FILTER CIRCUIT WITH THE SAME, AND SEMICONDUCTOR INTEGRATED CIRCUIT
JP2010198196A (en) * 2009-02-24 2010-09-09 Fujitsu Ltd Reference signal generating circuit
JP2011018210A (en) * 2009-07-09 2011-01-27 New Japan Radio Co Ltd Bias circuit
JP2011186987A (en) * 2010-03-11 2011-09-22 Renesas Electronics Corp Reference current generating circuit
JP2013106371A (en) * 2011-11-10 2013-05-30 Rohm Co Ltd Overcurrent protection circuit and switching power supply device using the same

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03139709A (en) * 1989-10-26 1991-06-13 Oki Electric Ind Co Ltd Constant current circuit
EP1347570A1 (en) * 2002-03-20 2003-09-24 Motorola, Inc. Temperature-stable bias circuit for an integrated circuit field-effect transistor
KR20040031234A (en) * 2002-10-04 2004-04-13 현대자동차주식회사 Oil pump for vehicle
JP2010171755A (en) * 2009-01-23 2010-08-05 Sony Corp BIAS CIRCUIT, gm-C FILTER CIRCUIT WITH THE SAME, AND SEMICONDUCTOR INTEGRATED CIRCUIT
JP4670969B2 (en) * 2009-01-23 2011-04-13 ソニー株式会社 Bias circuit, gm-C filter circuit having the same, and semiconductor integrated circuit
JP2010198196A (en) * 2009-02-24 2010-09-09 Fujitsu Ltd Reference signal generating circuit
JP2011018210A (en) * 2009-07-09 2011-01-27 New Japan Radio Co Ltd Bias circuit
JP2011186987A (en) * 2010-03-11 2011-09-22 Renesas Electronics Corp Reference current generating circuit
JP2013106371A (en) * 2011-11-10 2013-05-30 Rohm Co Ltd Overcurrent protection circuit and switching power supply device using the same

Similar Documents

Publication Publication Date Title
JP3095809B2 (en) Reference generator
US6799889B2 (en) Temperature sensing apparatus and methods
US7622906B2 (en) Reference voltage generation circuit responsive to ambient temperature
US6005378A (en) Compact low dropout voltage regulator using enhancement and depletion mode MOS transistors
CA1241389A (en) Cmos bandgap reference voltage circuits
US4727309A (en) Current difference current source
US6107868A (en) Temperature, supply and process-insensitive CMOS reference structures
US7208998B2 (en) Bias circuit for high-swing cascode current mirrors
EP0573240B1 (en) Reference voltage generator
US20030011351A1 (en) Internal power supply for an integrated circuit having a temperature compensated reference voltage generator
JP2927827B2 (en) Current reference circuit with constant gm for temperature
US5557194A (en) Reference current generator
US4935690A (en) CMOS compatible bandgap voltage reference
JPH0793006B2 (en) Internal power supply voltage generation circuit
JP2002055724A (en) Method for generating substantially temperature- independent current and device for permitting its execution
JPH07249949A (en) Band-gap voltage generator and method for reduction of its sensitivity
US5635869A (en) Current reference circuit
US6476669B2 (en) Reference voltage adjustment
JPH11338559A (en) Constant voltage circuit
JPH0290306A (en) Current reference circuit unrelated to temperature
US20040108889A1 (en) Semiconductor integrated circuit
JP3334707B2 (en) Charge pump circuit
US6040730A (en) Integrated capacitance multiplier especially for a temperature compensated circuit
KR100825956B1 (en) Reference voltage generator
JPH0950325A (en) Reference voltage generation circuit