JPH0289481A - Moving picture coding system - Google Patents

Moving picture coding system

Info

Publication number
JPH0289481A
JPH0289481A JP63239627A JP23962788A JPH0289481A JP H0289481 A JPH0289481 A JP H0289481A JP 63239627 A JP63239627 A JP 63239627A JP 23962788 A JP23962788 A JP 23962788A JP H0289481 A JPH0289481 A JP H0289481A
Authority
JP
Japan
Prior art keywords
block
circuit
index
prediction
codebook
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63239627A
Other languages
Japanese (ja)
Inventor
Hideyuki Ueno
秀幸 上野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP63239627A priority Critical patent/JPH0289481A/en
Publication of JPH0289481A publication Critical patent/JPH0289481A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T9/00Image coding
    • G06T9/004Predictors, e.g. intraframe, interframe coding

Abstract

PURPOSE:To execute prediction of movement, deformation or background or the like suitable for block location while utilizing prediction in timewise direction by splitting a pattern into coded blocks and storing data in the timewise direction for each block. CONSTITUTION:An inputted picture is segmented into a unit block for coding by a block processing circuit 101 and the result is fed to a significant block discrimination circuit 102, the inputted block address is led to an index register 103. Then the signal of the circuit 102 and the input block are compared and whether or not the input block is significant is discriminated. When the input block is significant, the input signal is compared with an output of a code book 107 by a selection circuit 108, distortion is evaluated and the count representing distortion and its order in the index is fed to a comparison/control circuit 109. An output difference signal is subject to discrete cosine variable processing by a discrete cosine variable DCT circuit 113 independently of the level of the distortion in comparison with a threshold value and the result is fed to a multiplex circuit 116. The circuit 116 outputs a normalized coefficient or the like of significant information of a counter value dynamic area as a multiplexed signal.

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明はテレビ会議、テレビ電話等における動画像の伝
送に用いられる動画像符号化方式に関する。
DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Field of Industrial Application) The present invention relates to a video encoding method used for transmitting video images in video conferences, video telephones, and the like.

(従来の技術) テレビ会議等における動画像伝送を行う場合の画像信号
の符号化において、動領域に対しては動き補償フレーム
間予測符号化が、また人物等の動きに応じて新たに見え
てくる背景(アンヵバードバックグランド)に対して背
景予測符号化がそれぞれ利用され、伝送情報量の圧縮率
向上に寄与している。また最近新たに、動領域の変形部
分に対して変形予測なる方式の提案が行われている。
(Prior art) In encoding image signals when transmitting moving images in video conferences, etc., motion-compensated inter-frame predictive encoding is used for moving areas, and new images are generated depending on the movement of people, etc. Background predictive coding is used for each uncovered background, contributing to improving the compression rate of the amount of transmitted information. Recently, a new method of deformation prediction has been proposed for deformed portions of moving regions.

このうち動き補償は、復号したlフレーム前の情報に平
行移動が施して予測を行うものであり。
Among these, motion compensation performs prediction by subjecting decoded information one frame before to parallel movement.

平行移動のみよりなる動領域に対しては良好な予測が行
われる。しかし、符号化装置によって動領域として認識
される領域には、平行移動による動領域の他に上述した
アンカバードバックグラウンドや、変形による動領域(
頭の回転や目、口の開閉など)がある。
Good predictions are made for motion regions consisting only of translation. However, in addition to the moving area due to parallel movement, the area recognized as a moving area by the encoding device includes the above-mentioned uncovered background, moving area due to deformation (
(turning the head, opening and closing the eyes, mouth, etc.)

背景予測は前者の領域を予測するために、背景のみを背
景メモリに蓄えて、その内容により予測するものである
。また変形補償は動き補償によって十分に補償されない
領域を変形領域と考えて変形パターンを蓄えるメモリに
蓄え、その内容により予測するものである。この2者に
ついては、1フレ一ム以上前のフレームとの相関を利用
するものであるといえる。
In background prediction, in order to predict the former region, only the background is stored in a background memory, and prediction is made based on the contents. Further, in deformation compensation, an area that is not sufficiently compensated by motion compensation is considered to be a deformed area, and is stored in a memory that stores deformation patterns, and predictions are made based on the contents. It can be said that these two methods utilize the correlation with a frame that is one frame or more earlier.

すなわち、従来の予測方式として定着している動き補償
フレーム間予測は、1フレ一ム以上前の情報を利用して
いないため、時間的な画素間相関を使うことができず、
アンカバードバックグラウンドや変形に対処することは
できない、これを補うために背景予測や変形補償が考え
出されたが。
In other words, motion-compensated inter-frame prediction, which has become established as a conventional prediction method, does not use information from one frame or more earlier, and therefore cannot use temporal inter-pixel correlation.
It cannot deal with uncovered background and deformation, although background prediction and deformation compensation have been devised to compensate for this.

これらの従来方式では、各々の予測方式に対応したハー
ドウェアが必要となり、また予測も何段階かに分れた適
応的なものとなって装置が複雑になりやすいという欠点
があった。また、変形補償では変形パターンはすべて同
一の扱いとなり、しかも各変形パターンについてすべて
動き補償的な平行移動によるパターンマツチングを行わ
なければならない点において、計算量が非常に大きくな
るという欠点があった。
These conventional methods require hardware compatible with each prediction method, and have the disadvantage that the prediction is adaptive and divided into several stages, which tends to make the device complex. In addition, in deformation compensation, all deformed patterns are treated the same, and each deformed pattern must be matched by motion-compensated parallel movement, which has the disadvantage of an extremely large amount of calculation. .

(発明が解決しようとする課M) 上述したように従来行われていたような動き補償フレー
ム間予測の欠点を補うためのハードウェア、例えば背景
予測や変形補償のためのハードウェア等を必要としてし
まい、又演算量の増大をも引き起してしまうという問題
があった。
(Problem M to be solved by the invention) As mentioned above, hardware is required to compensate for the drawbacks of conventional motion compensated interframe prediction, such as hardware for background prediction and deformation compensation. However, there is a problem in that it also causes an increase in the amount of calculations.

そこで本発明は、上述したような問題を解決するために
なされたもので3種の予測を統合したような予測がブロ
ック位置に適応して自動的に行われるようにすることを
目的とする動画像符号化方式を提供するものである。
Therefore, the present invention has been made to solve the above-mentioned problems, and aims to automatically perform predictions that integrate three types of predictions in accordance with block positions. This provides an image encoding method.

〔発明の構成〕[Structure of the invention]

(課題を解決するための手段) 本発明では、画面を符号化するブロックに分割し、各ブ
ロックごとに時間方向のデータ蓄積を行うことによりブ
ロック位置に適応した動き、変形。
(Means for Solving the Problems) In the present invention, a screen is divided into blocks to be encoded, and data is accumulated in the time direction for each block, thereby achieving movement and deformation adapted to the block position.

背景等の予測を時間方向の相関を利用することによって
行うことを可能とする。さらにデータの蓄積を各ブロッ
クに共通のコードブックとそのコードブックのコードワ
ードを指示するインデックスとに分け、インデックスの
みをブロックごとに保持することにより蓄積容量の負担
を小さくしている。
It is possible to predict the background, etc. by using correlation in the time direction. Furthermore, data storage is divided into a codebook common to each block and an index indicating the codeword of the codebook, and only the index is held for each block, thereby reducing the burden on storage capacity.

(作  用) テレビ電話やテレビ会議などで現れるシーンは人物等の
位置の移動などは少なく、平行移動や変形等の動きは繰
り返し行われることが多いと考えられる。このことは、
同じブロック位置について長時間出現パターンを観測し
分類して蓄積すれば、そこにはブロック位置に応じて動
き補償的要素、背景メモリ的要素、変形補償的要素をす
べて含んだ形での予測パターンが蓄積されると考えられ
る。
(Function) Scenes that appear in videophone calls, video conferences, etc. are thought to involve little movement of the positions of people, etc., and movements such as parallel translation and transformation are often repeated. This means that
By observing, classifying, and accumulating long-term appearing patterns for the same block position, a predicted pattern containing all motion compensation elements, background memory elements, and deformation compensation elements will be created depending on the block position. It is thought that it accumulates.

本発明では、ブロックごとに位置に応じたこのようなパ
ターンが用意されるため、変形補償で行われるように例
えば目のパターンを予測する際に口のパターンについて
も探索を行うというようなことは行われにくくなる。
In the present invention, such a pattern is prepared according to the position of each block, so it is not possible to search for the mouth pattern when predicting the eye pattern, as is done in deformation compensation. becomes less likely to be carried out.

また、従来の動き補償や変形補償では各補償パターンは
等長の符号を割りあてることが多いが。
Furthermore, in conventional motion compensation and deformation compensation, codes of equal length are often assigned to each compensation pattern.

本発明では、インデックスレジスタの内容は使われるた
びに並び換えが行われ、常に先頭など使われる可能性が
高いように制御される。これを先頭など短い符号語が割
りあてられる可変長符号により符号化することにより、
選択したパターンを少ない情報量により送ることができ
ることとなる。
In the present invention, the contents of the index register are rearranged each time they are used, and are controlled so that the first register is always most likely to be used. By encoding this with a variable length code to which a short code word such as the beginning is assigned,
This means that the selected pattern can be sent with a small amount of information.

(実 施 例) 以下、本発明の一実施例を図面を参照して説明する。(Example) Hereinafter, one embodiment of the present invention will be described with reference to the drawings.

第1図は本発明に係る動画像伝送装置の一構成例(送信
側)を示すブロック図である。
FIG. 1 is a block diagram showing a configuration example (transmission side) of a moving image transmission device according to the present invention.

第1図において入力された画像はまずブロック化回路1
01において符号化を行う単位ブロックに切り出され、
有意ブロック判定回路102に送られる。一方入力され
たブロックに相当するブロックアドレスはインデックス
レジスタ103に入力される。インデックスレジスタに
はブロックアドレスとインデックスレジスタ内のインデ
ックスの順番を表すカウンタ104よりのアドレスが入
力される。
In FIG. 1, the input image is first processed by the blocking circuit 1.
At 01, it is cut out into unit blocks to be encoded,
It is sent to the significant block determination circuit 102. On the other hand, the block address corresponding to the input block is input to the index register 103. The block address and the address from the counter 104 representing the order of the index in the index register are input to the index register.

有意ブロック判定時には、カウンタ104は“1”にセ
ットされており、切替回路106はインデックスレジス
タの出力をコードブック107に入力するように接続す
る。これにより同ブロック位置において前フレームに選
択されたパターンがコードブック107より有意ブロッ
ク判定回路102に入力され、これと入力ブロックとを
比較することにより、入力ブロックが有意ブロックであ
るか否か判定される。入力ブロックが有意ブロックであ
る場合、有意であることを示す信号がカウンタ104及
びブロックアドレス符号化回路117に送られ、インデ
ックスレジスタ内での符号化が開始される。有意ブロッ
クと判定された入力ブロックは選択回路108に入力さ
れ、 コードブック107よりの出力と比較されて歪が
評価され、 カウンタ104とインデックスレジスタ1
03により指示されるコードワード中量も歪の小さいコ
ードワードがブロックメモリ110に、その歪及びその
時のカウンタ値(インデックスのレジスタ内の順番を表
わす)が比較/制御回路109に出力される。比較/制
御回路109は入力された歪と設定されたスレッショル
ドThと比較する。歪がThよりも小さい場合、比較/
制御回路109は可変長符号回路111及びインデック
スレジスタ103にカウンタ値を出力すると共に差分回
路112に差分を出力するよう指示する信号を、また多
重化回路116に対しては選択回路108より出力され
るコードブックのインデックスを多重化しないように指
示する信号を出力する。カウンタ値を人力されたインデ
ックスレジスタ103はあらかじめ定められた規則に従
ってレジスタ内のインデックスの順序を並べ置え更新す
る。あらかじめ定められた並べかえ規則としては、使用
されたインデックスを先頭に移動し他を1つずつ後にシ
フトするMoueto Frontと呼ばれる規則等が
ある。また、カウンタ値を入力された可変長符号化回路
111は、入力カウンタ値に相当する符号を多重化回路
116に出力する。
At the time of significant block determination, the counter 104 is set to "1", and the switching circuit 106 connects the output of the index register to be input to the codebook 107. As a result, the pattern selected in the previous frame at the same block position is input from the codebook 107 to the significant block determination circuit 102, and by comparing this with the input block, it is determined whether the input block is a significant block. Ru. If the input block is a significant block, a signal indicating significance is sent to counter 104 and block address encoding circuit 117, and encoding in the index register is started. The input block determined to be a significant block is input to the selection circuit 108, compared with the output from the codebook 107, distortion is evaluated, and the input block is sent to the counter 104 and the index register 1.
The code word with the least distortion among the code words indicated by 03 is output to the block memory 110, and its distortion and the counter value at that time (representing the order of the index in the register) are output to the comparison/control circuit 109. Comparison/control circuit 109 compares the input distortion with a set threshold Th. If the strain is less than Th, the comparison/
The control circuit 109 outputs a counter value to the variable length code circuit 111 and the index register 103, and a signal instructing the difference circuit 112 to output a difference.The control circuit 109 also outputs a signal to the multiplexing circuit 116 from the selection circuit 108. Outputs a signal instructing not to multiplex the codebook index. The index register 103 to which the counter value has been manually input arranges and updates the order of the indexes in the register according to predetermined rules. As a predetermined sorting rule, there is a rule called "Moueto Front" which moves the used index to the top and shifts the others one by one to the rear. Further, the variable length encoding circuit 111 that receives the counter value outputs a code corresponding to the input counter value to the multiplexing circuit 116.

一方、歪がThよりも大きい場合、比較/制御回j%1
09は可変長符号化回路111にインデックスレジスタ
内のインデックスで指示されるコードワードでの符号化
では十分なS/Nを得ることができないことを示す信号
を送出する。上記信号を受けた可変長符号化回路Utは
、その後にコードブック107のインデックスが続いて
送信されることを示す符号を多重化回路116に出力す
る。比較/制御回路109はまた。カウンタ105にス
タート信号を送出してカウンタ105を動かし、切替回
路106に切替信号を送出してカウンタ105とコード
ブック107を接続させ、 フードブック107の全探
索の状態に入る。選択回路108は再び入力ブロックと
コードワードとの歪を評価し最小歪のコードワードをブ
ロックメモリ110に出力し、 その場合のインデック
スを比較/制御回″18I109に出力する。 これを
受けて比較/制御回路109はインデックスを多重化す
るように指示する信号に続けてそのインデックスを多重
化回路116に出力する。また同じインデックスをイン
デックスレジスタ103に出力する。インデックスを受
けたインデックスレジスタ103は歪がThよりも小さ
い場合と同様にあらかじめ定められた規則に従ってレジ
スタ内のインデックスの順序を並べ換え更新する。また
比較/制御回路109は差分回路112に対して、差分
を出力するように指示する信号を出力する。歪がThよ
りも大きい場合も小さい場合も、出力された差分信号は
DCT (,1敗コサイン変換)回路113によりDC
Tされ、有意動領域判定回路114によって有意動領域
が選ばれて、 正規化/量子化回路115により正規化
On the other hand, if the distortion is larger than Th, the comparison/control times j%1
09 sends to the variable length encoding circuit 111 a signal indicating that a sufficient S/N cannot be obtained by encoding with the code word indicated by the index in the index register. The variable length encoding circuit Ut, which has received the above signal, outputs to the multiplexing circuit 116 a code indicating that the index of the codebook 107 will be transmitted subsequently. Comparison/control circuit 109 also. A start signal is sent to the counter 105 to move the counter 105, a switching signal is sent to the switching circuit 106 to connect the counter 105 and the code book 107, and the food book 107 is completely searched. The selection circuit 108 again evaluates the distortion between the input block and the code word, outputs the code word with the minimum distortion to the block memory 110, and outputs the index in that case to the comparison/control circuit 18I109. The control circuit 109 outputs the index to the multiplexing circuit 116 following a signal instructing to multiplex the index.The control circuit 109 also outputs the same index to the index register 103.The index register 103 that received the index has a distortion of Th. The order of the indexes in the register is rearranged and updated according to a predetermined rule as in the case where the difference is smaller than .Whether the distortion is larger or smaller than Th, the output difference signal is converted to DC by the DCT (, 1 loss cosine transform) circuit 113.
A significant motion region is selected by the significant motion region determination circuit 114 and normalized by the normalization/quantization circuit 115.

量子化されて多重化回路116に出力される。以上をま
とめると結局、多重化回路116ではブロックアドレス
、インデックスレジスタ内のインデックスの順序を表わ
すカウンタ値(またはインデックスレジスタ内では符号
化が十分でないことを示す信号及びそれに続くコードブ
ックのインデックス)、動領域の有意/無意情報正規化
係数、量子化出力が多重化され出力されることとなる。
The signal is quantized and output to multiplexing circuit 116. To summarize the above, the multiplexing circuit 116 uses the block address, the counter value representing the order of the index in the index register (or the signal indicating that the encoding is insufficient in the index register and the codebook index that follows), The region's significant/insignificant information normalization coefficient and quantization output are multiplexed and output.

なお、予測誤差を符号化するためのDCT回路113、
有意動領域判定回路114、正規化/量子化回路115
で構成される。
Note that a DCT circuit 113 for encoding prediction errors,
Significant motion region determination circuit 114, normalization/quantization circuit 115
Consists of.

回路118は他の方式で置き換えることもできる。Circuit 118 can also be replaced in other ways.

例えば回路118の代りにVQ(ベクトル量子化)を行
うこともできるし、単なるスカラー量子化のみを行うこ
ともできる。いずれの場合でも本方式の特徴を損うもの
ではない。 またフードブック107の構成は単純VQ
による構成でもよいし、平均値分離正規化VQによる構
成などでもよい。
For example, instead of the circuit 118, VQ (vector quantization) can be performed, or only scalar quantization can be performed. In either case, the features of this method are not impaired. Also, the structure of Food Book 107 is simple VQ.
The configuration may be based on the average value separation normalization VQ, or the configuration may be based on the average value separation normalization VQ.

次に第1図のいつくかの要素についての詳細な説明を以
下に示す。
A detailed description of some of the elements of FIG. 1 is now provided below.

まずインデックスレジスタ103とコードブック107
の関係について説明する。インデックスレジスタ103
により指定されるブロックはブロック化回路101によ
りブロック化されたブロックの大きさと同じ大きさにな
るが、コードブック内のコードワードが同じ大きさのブ
ロックである必要はない。例を第2図に示す、(a)は
両者のブロックの大きさが等しい場合である6(b)は
インデックスレジスタのブロックサイズがコードワード
のブロックサイズの4倍の場合の例である。この場合、
インデックスレジスタの内容はインデックス4個よりな
ることになり、4個のインデックスをまとめて符号化及
び並べ換え更新も行うことになる。
First, index register 103 and codebook 107
Explain the relationship between Index register 103
The block specified by is the same size as the block blocked by the blocking circuit 101, but the codewords in the codebook do not need to be blocks of the same size. An example is shown in FIG. 2, where (a) is the case where both blocks have the same size, and (b) is an example where the block size of the index register is four times the block size of the code word. in this case,
The contents of the index register consist of four indexes, and the four indexes are collectively encoded, rearranged, and updated.

また、歪の評価もインデックスレジスタのブロックサイ
ズで行う。(c)はブロックサイズは両者同じであるが
、符号化、更新、歪の評価は輝度信号と色信号をまとめ
て行う場合の例である。
In addition, distortion evaluation is also performed using the block size of the index register. (c) is an example in which the block size is the same for both, but the encoding, updating, and distortion evaluation are performed for the luminance signal and color signal together.

一般にコードワードのブロックサイズを大きくすると、
同じS/Nを得るためにはコードワード数の多いコード
ブックを使う必要が出てきて、コードブックの設計が難
しくなる。従って、コードブックのブロックサイズを大
きくしなくてもよいという点で(b)のような例は重要
であるといえる。
In general, increasing the codeword block size
In order to obtain the same S/N, it becomes necessary to use a codebook with a large number of codewords, which makes codebook design difficult. Therefore, an example like (b) can be said to be important in that the block size of the codebook does not need to be increased.

次にインデックスの順番を符号化する可変長符号につい
て説明する0本発明ではインデックスレジスタ内のイン
デックスは先頭に近いものほど選ばれやすくなるように
並べ換え更新を行うので、先頭に近いものほど短い符号
語が割りあてられるような可変長符号を用いる。このよ
うな可変長符号の例として、表1に示すような符号が考
えられる。
Next, we will explain the variable length code that encodes the order of indexes.In the present invention, the indexes in the index register are rearranged and updated so that the closer to the beginning they are, the easier it is to be selected, so the closer to the beginning the shorter the code word. A variable-length code that can be assigned is used. As an example of such a variable length code, the codes shown in Table 1 can be considered.

(以下余白) 表  1 これは第1図の実施例で用いるためのもので、例えばイ
ンデックス番号1は前フレームと同じことを意味し有意
ブロックとならないため、符号語を割りあてない、なお
本実施例ではインデックスレジスタは各ブロック位置ご
とに用意したが、いくつかのブロック位置をまとめて領
域に対して用意するようにしてもよい。
(Margin below) Table 1 This is for use in the embodiment shown in Figure 1. For example, index number 1 means the same as the previous frame and is not a significant block, so no code word is assigned. In the example, index registers are prepared for each block position, but they may be prepared for several block positions collectively for an area.

次に第3図に第1図の構成例により符号化された信号を
復号する復号化装置(受信側)の一実施例を示す、多重
化回路116により多重化された信号は分離回路401
に入力されて、 ブロックアドレス、インデックスレジ
スタ内・のインデックスの順番を表わすカウンタ値(ま
たはインデックスレジスタ内では符号化が十分でないこ
とを示す信号及びそれに続くコードブックのインデック
ス)、動領域の有意/無意情報、正規化係数、量子化出
力に分離される。ブロックアドレスはブロックアドレス
復号回路402に送られて復号された後インデックスレ
ジスタ405及びフレームメモリ412に送られる。 
フレームメモリ412にはブロックアドレスで指定され
た有意ブロックのみが書きこまれる。
Next, FIG. 3 shows an embodiment of a decoding device (receiving side) that decodes a signal encoded by the configuration example shown in FIG.
block address, a counter value representing the order of the index in the index register (or a signal indicating that the encoding is not sufficient in the index register and the following codebook index), and the significance/insignificance of the dynamic region. Separated into information, normalization coefficients, and quantization output. The block address is sent to a block address decoding circuit 402, decoded, and then sent to an index register 405 and a frame memory 412.
Only significant blocks designated by the block address are written into the frame memory 412.

インデックスの順番を表わすカウンタ値は可変長復号化
回路403により復号され「コードブックで符号化」を
表わす信号(表1の11111111に相当)の場合は
その旨を示す信号が制御回路404に送られる。この場
合その信号に続いてフードブックのインデックスが分離
回路401より制御回路404に入力される。制御回路
401は切替回路406に信号を送ってコードブック4
07と制御回路404を接続しインデックスをコードブ
ック407に送出する。制御回路404はまたインデッ
クスレジスタ405にもインデックスを送出し、インデ
ックスレジスタ内では送信側と同様の規則によりインデ
ックスの順番を並べ換え更新する。一方、可変長復号回
路403で復号された信号が[コードブックで符号化」
以外の信号であった場合、その信号はインデックスの順
番を表わすカウンタ値であって、インデックスレジスタ
405に入力される。 このインデックスレジスタ40
5は送信側のインデックスレジスタ103と同じインデ
ックスが同じ位置に入るように制御されるものである。
The counter value representing the index order is decoded by the variable length decoding circuit 403, and in the case of a signal representing "encoding with codebook" (corresponding to 11111111 in Table 1), a signal indicating that is sent to the control circuit 404. . In this case, following that signal, the index of the food book is input from the separation circuit 401 to the control circuit 404. The control circuit 401 sends a signal to the switching circuit 406 to change the codebook 4.
07 and the control circuit 404 to send the index to the codebook 407. The control circuit 404 also sends the index to the index register 405, and within the index register, the order of the index is rearranged and updated according to the same rules as on the sending side. On the other hand, the signal decoded by the variable length decoding circuit 403 is [encoded with a codebook].
If the signal is any other signal, the signal is a counter value representing the index order, and is input to the index register 405. This index register 40
5 is controlled so that the same index as the index register 103 on the transmitting side is placed in the same position.

インデックスレジスタ405は上記カウンタ値とブロッ
クアドレスによって決定されるインデックスを切替回路
406を通してコードブック407に出力すると共に、
送信側と同様の規則によりインデックスの順番を並べ換
え更新する。上記いずれの場合においても、切替回路4
06を通してインデックスかコードブック407に入力
され、そのインデックスに相当するコードワードが加算
回路411に出力される。
The index register 405 outputs the index determined by the counter value and the block address to the codebook 407 through the switching circuit 406, and
The order of the index is rearranged and updated using the same rules as on the sending side. In any of the above cases, the switching circuit 4
06 is input into the codebook 407, and the code word corresponding to the index is output to the adder circuit 411.

分離回路401はまた量子化出力及び正規化係数を逆量
子化/伸長回路408に送出する。次に変換面ブロック
構成回路409が分離回路401より入力された有意/
無意情報に基づいて逆量子化/伸長された信号より変換
面ブロックを構成する。この信号がIDC7回路410
で逆コサイン変換され、加算回路411でコードブック
よりの出力と加算されてフレームメモリ412の相当ブ
ロックアドレス位置に書きこまれ、復号フレームが構成
され出力される。
Separation circuit 401 also sends the quantization output and normalization coefficients to dequantization/expansion circuit 408 . Next, the conversion plane block configuration circuit 409 receives the significant/
A transform plane block is constructed from a signal that has been dequantized/expanded based on the meaningless information. This signal is the IDC7 circuit 410
The signal is inversely cosine-transformed, added to the output from the codebook in an adder circuit 411, and written into the corresponding block address position of the frame memory 412 to form a decoded frame and output.

次に第4図に本発明に係る符号化装置の別の一構成例の
ブロック図を示す0本実施例は第一の実施例における同
ブロック位置での過去の出現パターンによる予測が平行
移動による動き予測に関して若干性能が劣る可能性があ
ることを考慮して動き補償フレーム間予測のみを本発明
に係る予測方式より分離した実施例となっている。入力
されたブロックは有意ブロック判定の後動き検出回路5
27可変遅延回路526.  フレームメモリ525及
び差分回路512よりなる動き補償予測部により動き補
償フレーム間予測され、その予測誤差より得られる歪が
比較回路518である設定スレッショルドと比較される
。歪がスレッショルドより小さい場合は後段の切替回路
520によってその予測誤差がDCT回路513以向の
予測誤差符号化部により符号化される。歪がスレッショ
ルドより大きい場合は。
Next, FIG. 4 shows a block diagram of another configuration example of the encoding device according to the present invention. In this embodiment, the prediction based on the past appearance pattern at the same block position in the first embodiment is based on parallel movement. This is an embodiment in which only motion compensated interframe prediction is separated from the prediction method according to the present invention, taking into consideration that the performance of motion prediction may be slightly inferior. The input block is detected by the motion detection circuit 5 after determining the significant block.
27 variable delay circuit 526. A motion compensated prediction unit comprising a frame memory 525 and a difference circuit 512 performs motion compensated interframe prediction, and the distortion obtained from the prediction error is compared with a set threshold in a comparison circuit 518. If the distortion is smaller than the threshold, the prediction error is encoded by the prediction error encoding unit connected to the DCT circuit 513 by the subsequent switching circuit 520. If the distortion is greater than the threshold.

制御信号519より予測を動き補償フレーム間予測から
本発明に係る時間方向の相関を利用した予測に切替る旨
を示す信号を多重化回路516に送出すると共に、 切
替回路520により予測が503〜511よりなる第一
の実施例と同一構成の予測部に切替えられる。
A control signal 519 sends a signal indicating that the prediction is to be switched from motion-compensated interframe prediction to prediction using temporal correlation according to the present invention to the multiplexing circuit 516, and a switching circuit 520 switches the prediction from 503 to 511. The prediction unit is switched to a prediction unit having the same configuration as the first embodiment.

次に、第5図に本発明に係る符号化装置の別の一構成例
のブロック図を示す6本実施例も第一の実施例における
同ブロック位置での過去の出現パターンによる予測が平
行移動による動き予測に関して若干性能が劣る可能性が
あることを考慮して、本発明に係る予測パターンに動き
補償的要素を加えた実施例になっている。入力された画
像は一旦フレームメモリ600に蓄えられ、 ブロック
化回路601によって符号化ブロックを中心とした動き
補償範囲と同じ大きさのブロックにブロック化され有意
ブロック判定回路602に入力される。有意ブロック判
定回路602では上記ブロックの中央部の符号化ブロッ
クについておいてのみ前フレームにて送信した信号との
歪を評価し、上記符号化ブロックが有意か無意か判定す
る。有意と判定されたブロックは第一の実施例と同様に
まずインデックスレジスタ603内のインデックスによ
って指示されるコードブック607内のコードワードに
よって予測され、その最適予測誤差を設定スレッショル
ドによって評価し、コードブック607内のコードワー
ド全体を用いた予測を行うか否かを決定する。
Next, FIG. 5 shows a block diagram of another configuration example of the encoding device according to the present invention. In this sixth embodiment, the prediction based on the past appearance pattern at the same block position in the first embodiment is shifted in parallel. In consideration of the possibility that performance may be slightly inferior in motion prediction according to the present invention, this embodiment adds a motion compensation element to the prediction pattern according to the present invention. The input image is temporarily stored in a frame memory 600, and is blocked by a blocking circuit 601 into blocks having the same size as the motion compensation range centered on the encoded block, and is input to a significant block determination circuit 602. The significant block determination circuit 602 evaluates the distortion with respect to the signal transmitted in the previous frame only for the coded block in the center of the block, and determines whether the coded block is significant or insignificant. As in the first embodiment, blocks determined to be significant are first predicted by the codeword in the codebook 607 indicated by the index in the index register 603, the optimal prediction error is evaluated by a set threshold, and the codebook is It is determined whether to perform prediction using the entire codeword within 607.

但しこの際、インデックスにより指示される各パターン
は第6図に示すようにブロック化回路601で切り出さ
れたブロックと同じ大きさとなっている。第6図で太線
で示した中央のブロックが符号化ブロック、動き補償範
囲ブロックを構成する複数(図では9個)のブロックが
コードワードのブロックサイズである。数値例としては
動き補償範囲ブロックが12 X 12、符号化ブロッ
クが8×8、コードワードブロックが4×4の例などが
考えられる。有意ブロックとして判定されたブロックの
中央部の符号化ブロック部分は、動き検出回路618及
び可変遅延回路619よりなる動き補償部により動き補
償された最適のパターンが選ばれて選択回路608に出
力され、得られた動きベクトルは多重化回路616にお
いて多重化される。以後の処理は第一の実施例と同様に
行われる。
However, at this time, each pattern indicated by the index has the same size as the block cut out by the blocking circuit 601, as shown in FIG. The central block indicated by a thick line in FIG. 6 is the coding block, and the blocks (nine in the figure) constituting the motion compensation range block are the block size of the code word. As a numerical example, a motion compensation range block may be 12×12, a coding block may be 8×8, and a codeword block may be 4×4. For the coded block portion at the center of the block determined to be a significant block, an optimal pattern is motion-compensated by a motion compensation unit including a motion detection circuit 618 and a variable delay circuit 619, and is output to the selection circuit 608. The obtained motion vectors are multiplexed in multiplexing circuit 616. The subsequent processing is performed in the same manner as in the first embodiment.

さて、本実施例では、インデックスレジスタの内容の更
新についても第一の実施例とほとんど同様に行うが、ブ
ロックサイズが第一の実施例より大きくなるため、単純
な方法で更新を行うと一図の更新に対して多くのインデ
ックスを送る必要が出てくる。例えば第6図において示
した例では、第一の実施例では更新の際に4個のインデ
ックスを送ればよいのに対して本実施例では9個のイン
デックスを送る必要が生じ不都合である。しかし本実施
例の場合、動き補償範囲ブロック内の周囲に位置する8
ブロツクは隣接する符号化ブロックにおける動き補償範
囲ブロックと重なり合っている。そこで例えば更新する
際に第6図の斜線をひいたブロック位置については隣接
する符号化ブロックにおいて既に送信された(あるいは
有意ブロックでない場合は送信はされないが、いずれの
場合もインデックスレジスタ内の先頭のインデックスを
見ればよいことになる)インデックを参照することによ
り更新し、現ブロック位置については斜線を施してない
4ブロツクのみについて更新情報を送ることにすれば、
第一の実施例と同じ送信負担ですませることができる。
Now, in this embodiment, the contents of the index register are updated in almost the same way as in the first embodiment, but since the block size is larger than in the first embodiment, it is easier to update the contents using a simple method. It becomes necessary to send many indexes for updating. For example, in the example shown in FIG. 6, while in the first embodiment it is sufficient to send four indexes at the time of updating, in this embodiment it is necessary to send nine indexes, which is inconvenient. However, in the case of this embodiment, the 8 pixels located around the motion compensation range block
Blocks overlap motion compensation range blocks in adjacent coded blocks. Therefore, for example, when updating, the shaded block position in Figure 6 has already been transmitted in an adjacent encoded block (or it will not be transmitted if it is not a significant block, but in either case, the first block position in the index register If we update by referring to the index (all we have to do is look at the index), and we decide to send update information only for the 4 blocks that are not shaded as for the current block position,
The same transmission burden as in the first embodiment can be achieved.

次に第7図に本発明に係る符号化装置の別の一構成例の
ブロック図を示す。本実施例は、インデックスレジスタ
により指示されるコードブック内のコードワードによる
予測において歪が設定スレッショルドよりも大きい場合
においてもコードブック全体による予測は行わずに、復
号信号(送信側では局部復号信号)とコードブック全体
との比較を行ってインデックスレジスタの更新のみを行
う方式である。従ってインデックスレジスタによる符号
化までは第一の構成例と同様に行う。この際予測がうま
くいったか歪かの判定はIDCT回路824より出力さ
れた予測誤差復号信号を比較/制御回路809において
1ブロツク分歪評価することによって行なう。歪か設定
スレッショルドよりも大きかった場合、比較/制御回路
809はカウンタ805、切替回路806及び8121
選択回路808及びインデックスレジスタ803にその
旨を示す信号を出力する。これにより切替回路806は
カウンタ805とコードブック807を接続、切替回路
812は加算回路822よりの局部復号信号を選択回路
808に送り、選択回路808はコードブック内で最も
局部復号信号へ近いコードワードのインデックスを選択
してインデックスレジスタ803に送出する。
Next, FIG. 7 shows a block diagram of another example of the configuration of the encoding device according to the present invention. In this embodiment, even if distortion is larger than a set threshold in prediction using a codeword in a codebook indicated by an index register, prediction is not performed using the entire codebook, and the decoded signal (locally decoded signal on the transmitting side) is used. In this method, only the index register is updated by comparing the code with the entire codebook. Therefore, the process up to encoding using the index register is performed in the same manner as in the first configuration example. At this time, whether the prediction was successful or distorted is determined by evaluating the distortion of one block of the prediction error decoded signal outputted from the IDCT circuit 824 in the comparison/control circuit 809. If the distortion is greater than the set threshold, the comparison/control circuit 809 outputs the counter 805, switching circuits 806 and 8121.
A signal indicating this is output to the selection circuit 808 and the index register 803. As a result, the switching circuit 806 connects the counter 805 and the codebook 807, the switching circuit 812 sends the locally decoded signal from the adder circuit 822 to the selection circuit 808, and the selection circuit 808 selects the code word closest to the locally decoded signal in the codebook. The index is selected and sent to the index register 803.

これを受けてインデックスレジスタ内が更新される。In response to this, the contents of the index register are updated.

この操作は受信側でも全く同様に行われる。This operation is performed in exactly the same way on the receiving side.

〔発明の効果〕〔Effect of the invention〕

この発明によれば、1つの予測方式のみによって時間方
向の相関を利用した予測符号化が実現できる。この予測
は従来の動き補償フレーム間予測や背景予測さらには変
形補償の考えを含むものである。またこの予測はブロッ
ク位置に適応して行われるものであるが、ブロック位置
ごとに貯えるデータはコードブックのインデックスのみ
なので。
According to the present invention, predictive coding using temporal correlation can be realized using only one prediction method. This prediction includes conventional motion compensated interframe prediction, background prediction, and deformation compensation. Also, although this prediction is performed adaptively to the block position, the only data stored for each block position is the codebook index.

メモリ負担の増加も少なくてすむ。There is also less increase in memory load.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明に係る符号化装置の一構成例を示すブロ
ック図、第2図はインデックスレジスタの内容の構成例
を示す図、第3図は本発明に係る復号装置の一構成例を
示すブロック図、第4図、第5図は、各々本発明に係る
符号化装置の別の一構成例を示すブロック図、第6図は
インデックスにより指示されるパターンを説明するため
の図、第7図は本発明に係る符号化装置の別の一構成例
を示すブロック図である。 代理人 弁理士 則 近 憲 佑 同 松山光之 イカ、71121口 四 四 口 口 第 図 第 図
FIG. 1 is a block diagram showing an example of the configuration of an encoding device according to the present invention, FIG. 2 is a diagram showing an example of the configuration of the contents of an index register, and FIG. 3 is a block diagram showing an example of the configuration of a decoding device according to the present invention. 4 and 5 are block diagrams each showing another example of the configuration of the encoding device according to the present invention, and FIG. 6 is a diagram for explaining patterns indicated by indexes. FIG. 7 is a block diagram showing another example of the configuration of the encoding device according to the present invention. Agent Patent Attorney Ken Nori Chika Yudo Mitsuyuki Matsuyama, 71121 44 Exit Figure

Claims (4)

【特許請求の範囲】[Claims] (1)動画像の各フレームをある大きさのブロックに分
割してブロックごとに予測を行う動画像符号化方式にお
いて、歪に基づいて逐次的に分類、蓄積された過去の出
現パターンをあらかじめ設定された領域ごとに蓄え、こ
の蓄えられた出現パターンを用いて前記予測を行うこと
を特徴とする動画像符号化方式。
(1) In a video encoding method that divides each frame of a video into blocks of a certain size and makes predictions for each block, past appearance patterns that are sequentially classified and accumulated based on distortion are set in advance. A video encoding method characterized in that the prediction is performed using the stored appearance patterns.
(2)請求項1記載のパターンはブロック全体で利用す
るコードブックと各ブロックごとにもつインデックスレ
ジスタにより構成され、インデックスレジスタ内のイン
デックスにより指示されるコードブック内のコードワー
ドにより予測を行い、予測の結果、得られる歪がある設
定閾値よりも大きい場合にはコードブック全体より最適
のコードワードを選んでインデックスレジスタの内容を
更新することを特徴とする請求項1記載の動画像符号化
方式。
(2) The pattern according to claim 1 is constituted by a codebook used in the entire block and an index register for each block, and prediction is performed using a codeword in the codebook indicated by an index in the index register. 2. The video encoding method according to claim 1, wherein if the resulting distortion is larger than a predetermined threshold value, an optimal codeword is selected from the entire codebook and the contents of the index register are updated.
(3)インデックスレジスタ内では、上記コードブック
のインデックスを複数個組にしたものを蓄積・更新の単
位とすることを特徴とする請求項2記載の動画像符号化
方式。
(3) The moving image encoding system according to claim 2, wherein in the index register, a plurality of sets of indexes of the codebook are used as units of accumulation and updating.
(4)インデックスレジスタ内では、輝度信号のインデ
ックスと色信号のインデックスを組にしたものを蓄積・
更新の単位とすることを特徴とする請求項2記載の動画
像符号化方式。
(4) In the index register, a pair of luminance signal index and color signal index is stored and stored.
3. The moving picture encoding method according to claim 2, wherein the moving picture encoding method is a unit of update.
JP63239627A 1988-09-27 1988-09-27 Moving picture coding system Pending JPH0289481A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63239627A JPH0289481A (en) 1988-09-27 1988-09-27 Moving picture coding system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63239627A JPH0289481A (en) 1988-09-27 1988-09-27 Moving picture coding system

Publications (1)

Publication Number Publication Date
JPH0289481A true JPH0289481A (en) 1990-03-29

Family

ID=17047535

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63239627A Pending JPH0289481A (en) 1988-09-27 1988-09-27 Moving picture coding system

Country Status (1)

Country Link
JP (1) JPH0289481A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04284783A (en) * 1990-10-19 1992-10-09 Internatl Business Mach Corp <Ibm> Image-data processing method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04284783A (en) * 1990-10-19 1992-10-09 Internatl Business Mach Corp <Ibm> Image-data processing method

Similar Documents

Publication Publication Date Title
US10616576B2 (en) Error recovery using alternate reference frame
US5021879A (en) System for transmitting video pictures
CA2316848C (en) Improved video coding using adaptive coding of block parameters for coded/uncoded blocks
US5650829A (en) Motion video coding systems with motion vector detection
KR19990067723A (en) Dynamically determining group of picture size during encoding of video sequence
JPH07288474A (en) Vector quantization coding/decoding device
JP3659157B2 (en) Image compression method for weighting video content
JP3703299B2 (en) Video coding method, system and computer program product for optimizing picture center image quality
US7068720B2 (en) Coding of digital video with high motion content
US5606372A (en) Video signal decoding apparatus capable of reducing blocking effects
JPH09200741A (en) System and method for compressing image data
JP4518599B2 (en) 3: 2 pulldown detection and optimized video compression encoder in motion estimation phase
KR20000057237A (en) Memory efficient compression apparatus and quantizer in an image processing system
JPH0775111A (en) Digital signal encoder
KR20040016856A (en) Moving picture compression/coding apparatus and motion vector detection method
US5528300A (en) Coding mode control device for digital video signal coding system
JPH0289481A (en) Moving picture coding system
KR970003100B1 (en) Adaptive forced intra-mode selecting method for moving image coding
JPH0217777A (en) Image transmission system
JPH0984024A (en) Coder for moving image signal
JPH06169452A (en) Picture compression system having weighting on screen
JPH07336684A (en) Picture signal decoding device
JP2916027B2 (en) Image coding device
JPS63160495A (en) Coded transmission for image
KR100213283B1 (en) Moving picture encoder