JPH0287205A - Controller for switching device - Google Patents

Controller for switching device

Info

Publication number
JPH0287205A
JPH0287205A JP23935488A JP23935488A JPH0287205A JP H0287205 A JPH0287205 A JP H0287205A JP 23935488 A JP23935488 A JP 23935488A JP 23935488 A JP23935488 A JP 23935488A JP H0287205 A JPH0287205 A JP H0287205A
Authority
JP
Japan
Prior art keywords
control code
control
address
relays
designated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23935488A
Other languages
Japanese (ja)
Inventor
Katsutoshi Fujimoto
勝利 藤本
Hitoshi Sekiya
仁志 関谷
Hisafumi Nakamura
中村 尚史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anritsu Corp
Original Assignee
Anritsu Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anritsu Corp filed Critical Anritsu Corp
Priority to JP23935488A priority Critical patent/JPH0287205A/en
Publication of JPH0287205A publication Critical patent/JPH0287205A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To prevent a circuit which is connected through a switch from being damaged, etc., by designating an address from a CPU to a storing means, in which a control code to correspond to the respective opening and closing conditions of the plural switching devices outputted the control code to the switching device and executing opening and closing control according to the control code. CONSTITUTION:The control code to four relays 7-10 is stored to prescribed addresses (OC-11) in a ROM circuit 20 in advance and the control code, for which the address is designated, is outputted from a CPU14 to the respective relays. For example, when the address 00 is designated from the CPU14, a control code '0001' is read and the relay 7 is turned on. Thus, when the address is designated from the CPU14 to the ROM circuit 20, the control code to corre sponding to the address is outputted from the ROM circuit 20 to plural switching devices 7. Since the opening and closing control of the switching device 7 is executed in correspondence to the control code, the damage accident of a con nected signal source or an object to be tested is prevented.

Description

【発明の詳細な説明】 く本発明の産業上の利用分野〉 本発明は、リレーやアナログスイッチ等の切替器の開閉
を制御するための切替器の制御#装置に関する。
DETAILED DESCRIPTION OF THE INVENTION Industrial Application Field of the Present Invention The present invention relates to a switching device control device for controlling the opening and closing of a switching device such as a relay or an analog switch.

〈従来技術〉(第6図) 例えば、集積回路の試M装置等では被試験物の入力端子
に各種の信号を切替入力して、受信部側でその出力応答
を測定することによって、被試験物の試験を行なってい
るが、このような装置では、被試験物に対する入力信号
の切替制御を予め設定された制御プログラムによって自
動的に行なうようにしている場合が多い。
<Prior art> (Fig. 6) For example, in an integrated circuit testing device, various signals are input to the input terminal of the DUT by switching, and the output response is measured on the receiver side. 2. Description of the Related Art Tests of objects are performed, and in many cases, such devices automatically control switching of input signals to the object under test using a preset control program.

第6図は、このような切替制御を行なう従来の制御装置
を備えた試験装置の構成を示すブロック図である。
FIG. 6 is a block diagram showing the configuration of a test device equipped with a conventional control device that performs such switching control.

図において、2は被試験物1に対して異なる信号源3〜
6を切替入力する信号源切替部であり、各信号源3〜6
の出力は、リレー7〜10を介して被試験物1の入力端
子に接続されている。
In the figure, 2 indicates different signal sources 3 to 3 for the device under test 1.
6 is a signal source switching unit that switches and inputs each signal source 3 to 6.
The output of is connected to the input terminal of the device under test 1 via relays 7 to 10.

11は被試験物1の出力を受けて、その各信号源に対す
る出力応答を測定する受信部である。
Reference numeral 11 denotes a receiving section that receives the output of the device under test 1 and measures the output response to each signal source.

12は、予め設定された制御プログラムに基づいてリレ
ー7〜10の開閉制御を行なう制御装置であり、制御プ
ログラムが記憶された記憶器13とCPU14から構成
され、4つのリレー7〜10に対する制御コードは、C
PU14のパスライン81〜B4から出力される。
Reference numeral 12 denotes a control device that controls the opening and closing of the relays 7 to 10 based on a preset control program, and is composed of a memory 13 in which the control program is stored and a CPU 14, and is configured to store control codes for the four relays 7 to 10. is C
It is output from the pass lines 81 to B4 of the PU 14.

15〜78は、制御コードを受けてリレー7〜10を駆
動するドライバである。
15-78 are drivers that drive the relays 7-10 in response to control codes.

したがって、cpu i 4のパスライン81〜B4か
ら例えば“’0010”の制御コードが出力されると、
ドライバ16を介してリレー8がONt。
Therefore, for example, when a control code of "'0010" is output from the pass lines 81 to B4 of CPU i4,
Relay 8 is turned on via driver 16.

て信号源5の出力が被試験物1に供給され、その出力応
答による試験が行なわれることになる。
The output of the signal source 5 is then supplied to the device under test 1, and a test is performed based on the output response.

く本発明が解決しようとする問題点〉 しかしながら、前記のようにCPLJ14のパスライン
で直接リレー7〜10の開閉を1IIIJtlllする
制御11装置では、CPU 14の暴走やプログラムの
誤り(バグ)が発生した場合、リレー7〜10に対する
制御コードが不定となり、異なる信号源同士が接続され
たり、被試験物1に対して規格以上の入力が与えられた
りして、信号源や被試験物の破11事故を起ごすという
問題があった。
Problems to be Solved by the Present Invention> However, as described above, in the control 11 device that directly opens and closes the relays 7 to 10 via the pass line of the CPLJ 14, runaway of the CPU 14 and program errors (bugs) occur. In this case, the control codes for relays 7 to 10 become unstable, different signal sources are connected to each other, or an input that exceeds the standard is applied to the device under test 1, resulting in damage to the signal source or the device under test 11. There was a problem with accidents.

また、リレーの数だけパスラインが占有されてしまうた
め、開閉制御できるリレーの数またはCPU14による
他の制御(例えば受信部11に対する制all)に制限
を与えるという問題がある。
Furthermore, since the pass line is occupied by the number of relays, there is a problem in that the number of relays that can be opened and closed or other controls by the CPU 14 (for example, all controls on the receiving section 11) are limited.

また、前記のようにCPU14から直接制御コードを出
力させお場合、制御10グラムにおける切替データを演
算処理して制御コードに変換した後、リレー等の切替器
に出力する必要があるが、この切替データと制御コード
とが不規則な関係にある場合、そのap処理を同一プロ
グラムで処理することができず、制御プログラムが著し
く複雑となってしまうという問題があった。
In addition, when the control code is directly output from the CPU 14 as described above, it is necessary to perform arithmetic processing on the switching data in the control 10 grams and convert it into a control code, and then output it to a switching device such as a relay. When data and control codes have an irregular relationship, the ap processing cannot be performed by the same program, resulting in a problem that the control program becomes extremely complicated.

本発明はこのような問題を解決した切替器の制m装置を
提供することを目的としている。
An object of the present invention is to provide a switching device control device that solves these problems.

く前記問題点を解決するための手段〉 前記問題点を解決するために本発明の切替器の制m装置
は、 複数の切替器の各開閉状態に対応する制御コードが予め
所定のアドレスに記憶され、CPLIから指定されたア
ドレスの制御コードを複数の切替器に出力する記憶手段
を有している。
Means for Solving the Problems> In order to solve the problems described above, the switching device control device of the present invention stores control codes corresponding to each open/closed state of a plurality of switching devices in advance at a predetermined address. and has storage means for outputting control codes of addresses designated by the CPLI to a plurality of switches.

く作用〉 したがって、記憶手段に対してCPUからアドレスが指
定されると、そのアドレスに対応した制御コードが記憶
手段から複数の切替器に出力さ机、この制御コードに対
応して切替器の開閉制御がなされる。
Therefore, when an address is designated from the CPU to the storage means, a control code corresponding to that address is output from the storage means to a plurality of switch devices, and the switch switches are opened/closed in response to this control code. Control is exercised.

く本発明の実施例〉(第1〜3図) 以下、図面に基づいて本発明の一実施例を説明する。Examples of the present invention> (Figures 1 to 3) Hereinafter, one embodiment of the present invention will be described based on the drawings.

第1図は、前述(第6図)の試!lii!装置に用いる
切G器の制御lll直置示す回路図であり、測定プログ
ラムを記憶する記憶113、CPL114およびドライ
バ15〜18は第6図と同一であり説明を省略する。
Figure 1 shows the above (Figure 6) trial! Liii! This is a circuit diagram illustrating the control of the cutter used in the apparatus, and the memory 113 for storing the measurement program, the CPL 114, and the drivers 15 to 18 are the same as in FIG. 6, and their explanation will be omitted.

20は、第2図のメモリ図に示すように、予め4つのリ
レー7〜10に対する制御コードが所定アドレス(00
〜11)に記憶され、CPU 14からアドレス指定さ
れた制御コードを各リレーに出力する記憶手段としての
ROM回路である。
20, the control codes for the four relays 7 to 10 are stored in advance at a predetermined address (00
11) and is a ROM circuit serving as a storage means for outputting control codes addressed by the CPU 14 to each relay.

したがって、例えばアドレスOOをCPU14より指定
すれば、制御コード′″0001”が読み出され、リレ
ー7がONすることになる。
Therefore, for example, if the address OO is designated by the CPU 14, the control code ``0001'' will be read out and the relay 7 will be turned on.

第3図は、4つのリレー7〜10を順番に切替えて、測
定を行なう場合のフローチャー!・を示す図であり、ス
テップ1で数値Aが0に初期化された後、ステップ2で
ROM回路20に対するアドレスAがCPL114より
出力される。
FIG. 3 is a flowchart when measuring by switching four relays 7 to 10 in order! . After the numerical value A is initialized to 0 in step 1, the address A for the ROM circuit 20 is output from the CPL 114 in step 2.

これによってリレー7がONL、信号源3を入力とする
被試験物1の応答測定がなされる(ステップ3)。
As a result, the response of the device under test 1 with the relay 7 ONL and the signal source 3 as an input is measured (step 3).

ステップ4でAが1増加し、Aの値が5に等しいか否か
がステップ5で判定される。
In step 4, A is increased by 1, and in step 5 it is determined whether the value of A is equal to 5.

ステップ2からステップ5までの処理は、Aの値が5に
なるまで繰返され、信号源4から信号源6を入力とする
試験が順次行なわれる。
The processing from step 2 to step 5 is repeated until the value of A becomes 5, and tests using signal sources 4 to 6 as inputs are sequentially performed.

なお、ROM回路20のアドレス(11)2以上には、
“0000“のコードが記憶されているため、CPtJ
14の暴走等により(11)2以上のアドレスが指定さ
れた場合は、全てのリレー7〜10が開状態となり、被
試験物1は全ての信号B3〜6より解放された状態とな
り、破損等の事故は起らない。
In addition, at addresses (11) 2 and above of the ROM circuit 20,
Since the code “0000” is stored, CPtJ
If (11) 2 or more addresses are specified due to runaway of B14, all relays 7 to 10 will be open, and the DUT 1 will be released from all signals B3 to B6, resulting in damage, etc. No accidents will occur.

く本発明の他の実施例〉(第4〜5図)なお、前記実施
例では、4つのリレーを切替える場合について説明した
が、これは本発明を限定するものでなく、より多数の切
替えをほぼ同一の構成で行なうことが可能である。
Other Embodiments of the Present Invention (Figures 4 and 5) In the above embodiments, the case where four relays are switched has been described, but this does not limit the present invention, and it is possible to switch a larger number of relays. This can be done with almost the same configuration.

また、前記実施例ではリレーを駆動するためのドライバ
を設けていたが、切替器としてアナログスイッチを用い
てドライバを省略するようにしてもよい。
Further, in the embodiment described above, a driver was provided for driving the relay, but an analog switch may be used as the changeover device and the driver may be omitted.

さらに、前記実施例では、4つのリレーをffi視して
ONt、な(−場合について説明したが、2つ以上の切
替器を同時にONさせるような制御’11コードを用い
てもよい。
Further, in the embodiment described above, the case where four relays are turned on as ffi is explained, but a control '11 code that turns on two or more switchers at the same time may be used.

例えば第4図に示すように、5dB、10dB。For example, as shown in FIG. 4, 5 dB, 10 dB.

20dB、30dB、40dBの減衰量をそれぞれ有す
る5つの減衰素子31〜35を縦列接続して構成された
減衰器30の減衰量を、0〜105dBの間で5dBス
テツプで任意に制御して被試験物に対する入力信号のレ
ベルを任意に変化させるような場合は、各減衰素子31
〜35に並列接続された切替スイッチ41〜45に対す
る制御コード(C1〜C5)を、減衰量データに対応し
たアドレスに予め第5図に示すように記憶させておけば
、任意の減衰量データに対応する制御コードが各切替ス
イッチ41〜45に出力され、減衰量の切替制御がなさ
れる。
The attenuation of the attenuator 30, which is constructed by connecting five attenuation elements 31 to 35 in series, each having an attenuation of 20 dB, 30 dB, and 40 dB, is controlled arbitrarily in 5 dB steps between 0 and 105 dB to be tested. When the level of the input signal to an object is arbitrarily changed, each attenuation element 31
If the control codes (C1 to C5) for the changeover switches 41 to 45 connected in parallel to the switches 41 to 35 are stored in advance at the address corresponding to the attenuation data as shown in FIG. 5, any attenuation data can be set. Corresponding control codes are output to each of the changeover switches 41 to 45 to control switching of the attenuation amount.

この場合、減衰量データを16進化した値をアドレスコ
ードにすることにより、減衰量データとアドレスとの間
に規則性をもたせることができ、ROMに対するアドレ
ス指定が(即ち、制御プログラム)が極めて容易になる
In this case, by making the address code a value obtained by evolving the attenuation data into 16, it is possible to provide regularity between the attenuation data and the address, and it is extremely easy to specify the address for the ROM (i.e., the control program). become.

なお、第5図のメモリ図では、(0) Io〜(105
) +o以外のアドレスに対しては、” o o o 
In addition, in the memory diagram of FIG. 5, (0) Io ~ (105
) For addresses other than +o, " o o o
.

O”の制御コードが記憶されており、減衰器30に対し
て最大減衰量が与えられることになり、供給プログラム
のバグやCPU 14の暴走があっても、被試験物に対
して過大レベルの信号の入力を未然に防ぐことができる
O" control code is stored, and the maximum attenuation amount is given to the attenuator 30. Even if there is a bug in the supply program or the CPU 14 runs out of control, an excessive level will not be applied to the test object. It is possible to prevent signal input.

く本発明の効果〉 本発明の切替器の制i11装置は、前記説明のように、
複数の切替器の各開閉状態に対応する制御コードが予め
所定のアドレスに記憶された記憶手段に対して、CPU
からアドレスを指定し、この記憶手段から切替器に出力
された制御コードによりその開閉it/J ltlを行
なうようにしているため、制規ブOグラムのバグやCP
LIの暴走等により所定以外のアドレスが指定されても
、記憶手段からは異常な制御コードが出力されることが
なく、切替器を介して接続された回路の破損等の事故を
未然に防ぐことができる。
Effects of the present invention> As described above, the switch control i11 device of the present invention has the following effects:
The CPU sends the control code corresponding to each open/close state of the plurality of switching devices to the storage means stored in advance at a predetermined address.
Since the address is specified from the storage means and the opening/closing is performed by the control code output from the storage means to the switch, there are no bugs in the control program or CP.
Even if an address other than the predetermined address is specified due to LI runaway, etc., an abnormal control code will not be output from the storage means, and accidents such as damage to the circuit connected via the switch will be prevented. Can be done.

また、CPLIからの少ないアドレス線で多数の切替器
の開閉制御を行なうことができ、CPtJの制御範囲に
制限を与えないで潤む。
Furthermore, the opening/closing control of a large number of switches can be performed with a small number of address lines from the CPLI, and the control range of the CPtJ is not limited.

さらに、制御プログラムの切替データに対して規則的な
関係にない制御コードを出力させる場合でも、この切替
データに対して規則性のあるアドレス値を設定すること
で不規則な制御コードを切替器に出力できるため、制御
プログラムを簡単化することができる。
Furthermore, even when outputting control codes that do not have a regular relationship with the switching data of the control program, by setting regular address values for this switching data, irregular control codes can be output to the switching device. Since it can be output, the control program can be simplified.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例を示すブロック図、第2図は
、一実施例の要部の記憶内容を示すメモリ図、第3図は
一実施例の処理動作を示すフローチャート図である。 第4図は、本発明の他の実施例を説明するためのブロッ
ク図、第5図は第4図の回路に対する要部の記憶内容を
示すメモリ図である。 第6図は従来装置を用いた試験装置を示すブロック図で
ある。 1・・・・・・被試験物、2・・・・−・信号源切替部
、3〜6・・・・・・信号源、7〜10・・・・・・リ
レー 11・・・・・・受信部、12−・・・・・・制
御装置、13・・・・・・記憶器、14・・・・・・C
PtJ、15〜18・・・・・・ドライバ、20・・・
・・・ROM回路。 第1 図 第3図 第2 図 第4 図 第5 図
FIG. 1 is a block diagram showing an embodiment of the present invention, FIG. 2 is a memory diagram showing storage contents of main parts of the embodiment, and FIG. 3 is a flowchart showing processing operations of the embodiment. . FIG. 4 is a block diagram for explaining another embodiment of the present invention, and FIG. 5 is a memory diagram showing the stored contents of essential parts of the circuit of FIG. 4. FIG. 6 is a block diagram showing a test device using a conventional device. 1...Device under test, 2...-Signal source switching unit, 3-6...Signal source, 7-10...Relay 11... ...Receiving unit, 12-...Control device, 13...Memory device, 14...C
PtJ, 15-18... Driver, 20...
...ROM circuit. Figure 1 Figure 3 Figure 2 Figure 4 Figure 5

Claims (1)

【特許請求の範囲】 回路間に設けられた複数の切替器(7〜10、41〜4
5)をCPU(14)によつて開閉制御する切替器の制
御装置において、 前記複数の切替器(7〜10、41〜45)の各開閉状
態に対応する制御コードが予め所定のアドレスに記憶さ
れ、前記CPU(14)から指定されたアドレスの制御
コードを前記複数の切替器(7〜10、41〜45)に
出力する記憶手段(20)を有し、該記憶手段(20)
から出力される制御コードにより前記複数の切替器(7
〜10、41〜45)を開閉させることを特徴とする切
替器の制御装置。
[Claims] A plurality of switchers (7 to 10, 41 to 4) provided between circuits
5), in which a control code corresponding to each open/close state of the plurality of switches (7 to 10, 41 to 45) is stored in a predetermined address in advance. and a storage means (20) for outputting a control code of an address designated by the CPU (14) to the plurality of switchers (7-10, 41-45), the storage means (20)
The plurality of switching devices (7
~10, 41~45) A control device for a switch, characterized in that it opens and closes.
JP23935488A 1988-09-22 1988-09-22 Controller for switching device Pending JPH0287205A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23935488A JPH0287205A (en) 1988-09-22 1988-09-22 Controller for switching device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23935488A JPH0287205A (en) 1988-09-22 1988-09-22 Controller for switching device

Publications (1)

Publication Number Publication Date
JPH0287205A true JPH0287205A (en) 1990-03-28

Family

ID=17043505

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23935488A Pending JPH0287205A (en) 1988-09-22 1988-09-22 Controller for switching device

Country Status (1)

Country Link
JP (1) JPH0287205A (en)

Similar Documents

Publication Publication Date Title
US5677634A (en) Apparatus for stress testing capacitive components
KR960011535B1 (en) Method and system for electrical circuit
JPH0287205A (en) Controller for switching device
US4498130A (en) Apparatus for remotely operating output terminals of a copying machine or the like during self-diagnosis
US4322791A (en) Error display systems
KR20040002440A (en) Semiconductor integrated circuit with built-in self-test function and system including the same
JPS6329277A (en) Testing device for logic integrated circuit
US6396256B1 (en) Power supply slew time testing of electronic circuits
US20240319260A1 (en) State transition control for parametric measurement unit
CN115712063B (en) Detection method and device of intelligent circuit breaker, electronic equipment and intelligent circuit breaker
JP2531139B2 (en) Remote diagnostic device
KR0165818B1 (en) One chip microcomputer
JP2003302444A (en) Testing device
JPH0528000A (en) Controller for construction machinery
US7075515B2 (en) Method and apparatus for testing a joystick control circuit
JPS61275640A (en) Testing machine for computer control material
JPS5938679B2 (en) IC test equipment
JPS6078362A (en) Function check system of automatic testing device
JPS61223569A (en) Inspection of control substrate
JPS60114903A (en) Setting method of parameter
JPH05322979A (en) Test device
CN116820064A (en) Method and device for testing safety of functions of domain controller of vehicle
JPS6266331A (en) Memory device
JPH03127151A (en) Testing device
JPH06267299A (en) Testing device coping with parallel measurement