JPH0276436A - Multiple address packet switch - Google Patents

Multiple address packet switch

Info

Publication number
JPH0276436A
JPH0276436A JP63230339A JP23033988A JPH0276436A JP H0276436 A JPH0276436 A JP H0276436A JP 63230339 A JP63230339 A JP 63230339A JP 23033988 A JP23033988 A JP 23033988A JP H0276436 A JPH0276436 A JP H0276436A
Authority
JP
Japan
Prior art keywords
packet
packets
broadcast
lines
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63230339A
Other languages
Japanese (ja)
Inventor
Hiroshi Suzuki
洋 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63230339A priority Critical patent/JPH0276436A/en
Publication of JPH0276436A publication Critical patent/JPH0276436A/en
Pending legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02ATECHNOLOGIES FOR ADAPTATION TO CLIMATE CHANGE
    • Y02A30/00Adapting or protecting infrastructure or their operation

Landscapes

  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

PURPOSE:To prevent the generation of collision between packets and the generation of internal congestion by connecting a memory for generating an output to each output line in each output line. CONSTITUTION:Packets inputted from input lines 101 to 103 are multiplexed by a time division multiplex part 104. The time-dividedly multiplexed packets are outputted to a bus 105 one by one and the identification(ID) numbers of the packets are read out. A bit map indicating the output lines to which respective packets are outputted in accordance with respective ID numbers is stored in a table 107. Bit map information is transmitted to gates 111 to 113 through control lines 108 to 110, outputted only to a required output line and stored in memories 121 to 123. Consequently, the generation of collision between excess packets in the prestage of a switch can be prevented and the generation of congestion in a high load can be also prevented.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は効率的な同報パケットスイッチの構成技術に関
する。
DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a technique for configuring an efficient broadcast packet switch.

(従来の技術) 従来の高速パケットスイッチにおける同報制御に関する
論文として、 ■1986年IEEE Infocom ’86におい
てJ、 S、 Turnerが発表した”Design
 of a Broadcast Pachet Ne
twork”■19羽年4月IEEE Infocom
 ’88においてに、 Y、 Eng他が発表した”M
ulticast and Broadcast 5e
rvice in aKnockout 5w1tch
” ■1988年7月電子情報通信学会交換研究会5SE8
8−56に遠藤らにより発表されたrATM交換アーキ
テクチャの一提案」 ■1987年電子情報通信学会オフィスシステム研究会
0887−24にて加藤らにより発表された「広帯域l
5DNにおけるテレコンファレンス方式の検討]などが
代表的である。
(Prior art) As a paper on broadcast control in conventional high-speed packet switches, ■"Design" published by J. S. Turner at IEEE Infocom '86 in 1986.
of a Broadcast Patch Ne
work”■19th April IEEE Infocom
In '88, Y, Eng and others announced "M
ulticast and broadcast 5e
rvice in aKnockout 5w1tch
” ■July 1988 Institute of Electronics, Information and Communication Engineers Exchange Study Group 5SE8
A proposal for the rATM switching architecture announced by Endo et al. on 8-56. ■ ``A proposal for the rATM switching architecture announced by Endo et al.
5DN Teleconferencing System] is a typical example.

この中で文献■はパケットスイッチの前段にて同報パケ
ットをコピーするものである。つまり、1:Mの同報の
場合1つのパケットがスイッチの前段(この論文中では
[コピーネットワークJ)においてM個複製され、スイ
ッチの任意のM個の入力線へ並列に入力される。しかし
ながら、この方式では1つのパケットをスイッチに入る
前に複数個コピーするため、当然のことながらスイッチ
(この論文中では「ルーティングネットワーク」)に対
する負荷の大きさが、に2Mの同報の場合、M倍になっ
てしまう。
Among them, document (2) copies broadcast packets at the front stage of a packet switch. In other words, in the case of 1:M broadcasting, one packet is duplicated M times at the stage before the switch (in this paper, copy network J), and is input in parallel to arbitrary M input lines of the switch. However, in this method, one packet is copied multiple times before entering the switch, so of course the load on the switch (referred to as the "routing network" in this paper) is as follows: It becomes M times.

このM倍の負荷が、スイッチ全体に加わると、他の同報
パケットとスイッチ内で衝突を起こしたり、同報すべき
出線のみならず、スイッチ内部で同報パケットが通過す
るすべてのバッファへ負荷が加わるためスイッチが非常
に輻快しやすくなる。
If this M times the load is applied to the entire switch, it may cause collisions with other broadcast packets within the switch, and may affect not only the outgoing lines that should be broadcast, but also all the buffers that the broadcast packets pass through within the switch. The switch becomes very congested due to the added load.

もともと文献■のスイッチは高負荷時に輻快を起こしや
すいため、同報数Mの大きい同報呼を多く収容すること
は困難となるという問題が生ずる。これは本質的にスイ
ッチの前段でパケットのコピーを行った所に原因がある
Originally, the switch in Document (2) tends to cause congestion when the load is high, so a problem arises in that it is difficult to accommodate a large number of broadcast calls with a large number M of broadcasts. This is essentially caused by the fact that packets are copied before the switch.

文献■、■、■ではこれに対して、スイッチの内部でパ
ケットのコピーを行うような方式を提案している。
In response to this, documents ■, ■, and ■ propose a method in which packets are copied inside the switch.

文献■及び■はまず複数の入線からのパケットを一度集
線してメモリに格納し、その後パケットのコピー動作を
行う方式を提案している。文献■では集線装置をマルチ
キャストモジュールと呼び、このモジュールの中のシェ
アードアウドプツトバッファに同報パケットを格納して
いる。文献■では一度時分割多重集線を行って、共有メ
モリの中の同報パケット用待ち行列に同報パケットを格
納している。そしてこれらのメモリからの出力時に複数
の出線へパケットを同報する。文献■では、ブロードギ
ヤストバスを用いており文献■は、時分割多重分離装置
を用いている。この文献■■の方式を第2図でより詳し
く説明する。文献■■は1:1接続のパケット通信を主
体に取り扱い、さらに1:Mの同報パケットスイッチ機
能が付加されているものである。第2図はそれらのうち
付加された同報パケットスイッチ部だけを示すものであ
り、文献■の同報方式の原理を示す。文献■との違いは
時分割多重のかわりにコンセントレータによる集線を行
っている点と、出線での同報フィルタ用のテーブルが、
各出線に分散して配置されている点であるが、1度メモ
リに格納後同報する点では原理的には本図と同じ動作と
なる。入線201〜203で入力されたパケットは時分
割多重部204で時分割多重されてメモリ205に格納
される。
Documents (1) and (2) propose a method in which packets from multiple incoming lines are first condensed and stored in memory, and then the packets are copied. In Document 2, the line concentrator is called a multicast module, and broadcast packets are stored in a shared output buffer within this module. In Document (2), time-division multiplexing is performed once, and broadcast packets are stored in a broadcast packet queue in a shared memory. Then, when outputting from these memories, the packets are broadcast to multiple outgoing lines. Document (2) uses a broadband bus, and Document (2) uses a time division multiplexing/demultiplexing device. The method of this document (■■) will be explained in more detail with reference to FIG. Document ■■ mainly deals with packet communication with 1:1 connection, and also has a 1:M broadcast packet switch function added. FIG. 2 shows only the added broadcast packet switch unit among them, and shows the principle of the broadcast system of Document (2). The difference from document ■ is that line concentration is performed by a concentrator instead of time division multiplexing, and the table for the broadcast filter on the outgoing line is
Although they are arranged in a distributed manner on each outgoing line, the operation is basically the same as that shown in this figure in that they are once stored in the memory and then broadcast. Packets input through input lines 201 to 203 are time-division multiplexed by time-division multiplexing section 204 and stored in memory 205 .

メモリから読み出しの際に同報制御が行われる。Broadcast control is performed when reading from memory.

パケットは分岐装置206によってすべての出線ヘコピ
ーされる。その時所望の出線だけに出力されるためのフ
ィルタリング制御が行われる。これはテーブル208に
より実現される。各パケットは呼の識別番号を有する。
The packet is copied to all outgoing lines by branching device 206. At that time, filtering control is performed so that the signal is output only to the desired outgoing line. This is achieved by table 208. Each packet has a call identification number.

信号線207により識別番号が読みとられる。テーブル
208は各呼の識別番号に対してどの出線にパケットを
出力すべきか否かをビットマツプの形で保持するもので
ある。例えば出線(1,2,・・・、N)に対しく1,
0.・・・、1)とある場合、1が出力する、0が出力
しないに対応し、出線2には出力せず、出線1と、Nに
出力することを意味する。207で読みとられた識別番
号によりこの同報すべき出線を知る。この結果を制御線
209〜211でゲート212〜214へ通知する。ゲ
ート212〜214は206で全出線215〜217に
コピーされたパケットを所望の出線のみに出力するもの
である。さて、ここでこのメモリ205からのパケット
の出力速度は出線の速度Vに等しくなる。メモリから速
度Vでパケットが1つ読出される時間を単位時間とする
。ここで同報呼の平均同報数をMとする。つまり入線か
ら入力された1つのパケットは出線ではM個のパケット
となって出力される。ここで出線における同報トラヒッ
クの回線利用率をpBとし、出線数をNとすると、メモ
リ205には単位時間平均pBXNIMコのパケットが
書込まれる。しかし単位時間にメモリから1つしかパケ
ットは読みだされないので pBXN×−≦1 M が成り立たなくてはいけない。つまり pB≦− となり、同報トラヒックのスループット制限を与えてい
る。直感的には、メモリ205から1つのパケットがM
個の出線ヘコピーされている間、残りN−M個の出線に
はパケットが出力されない状況が起きることによってい
る。このような現象は一度メモリ205に集線を行って
からパケットの同報を行なおうとする点に本質的原因が
ある。従って1=1通信トラヒックに比べ同報トラヒッ
クが少ない(pBが小さい)か、同報数の多い場合(M
が大きい)にしかこのスイッチは使えないという問題が
ある。さて文献■ではテーブル208は各出線毎に分散
して(文献ではファーストアドレスフィルタ)設置され
、出線215の後段にさらにバッファが設置されてるが
、本質的には上記の問題点は残っている。文献■記載の
方式は文献■のスイッチ内輻快や、文献■■のようなス
ループットの制限は全くないがハードウェア量に問題が
ある。この方式を第3図に示す。入線301〜303か
ら入力されたパケットは各入線においてテーブル321
〜323にアクセスする。テーブル321〜323は第
2図のテーブル208と同じ機能をもつもので、パケッ
ト識別番号を324〜326から入力されると、各パケ
ットをどの出線に出力すべきかというビットマツプを3
27〜329で出力する。このビットマツプをもとに各
パケットは各出線311〜313に対応するゲート34
1〜349を介してメモリ351〜359に格納される
。例えば入線301から入力されたパケットはテーブル
321の(10・・・1)により、出線311と313
に出力されるべくゲート341.343を開けてメモリ
351と353に同時格納される。各出線では入線毎の
メモリをポーリングしてパケットを出力する。例えば出
線311はメモリ351.354.357をサーチする
。さて本方式はこのように制御が簡単である反面法のよ
うな問題をもつ。入線出線の数をNとするテーブル32
1〜323はそれぞれビット幅はNであり、テーブル数
はN個必要となる。従ってテーブルを構成するメモリ容
量はN2に比例して大きくなってしまう。
The identification number is read through the signal line 207. The table 208 holds information in the form of a bitmap about which outgoing line a packet should be output to or not for each call identification number. For example, 1 for the outgoing line (1, 2, ..., N),
0. ..., 1), 1 corresponds to output, 0 corresponds to no output, and means that output is not output to output line 2, but output to output line 1 and N. The outgoing line to which this broadcast should be broadcast is known from the identification number read in step 207. This result is notified to gates 212-214 via control lines 209-211. The gates 212-214 output the packets copied to all outgoing lines 215-217 in 206 only to desired outgoing lines. Now, the output speed of packets from this memory 205 is now equal to the speed V of the outgoing line. The time it takes for one packet to be read from the memory at a speed V is defined as a unit time. Here, let M be the average number of broadcast calls. In other words, one packet input from the incoming line is output as M packets on the outgoing line. Here, if the line utilization rate of broadcast traffic on the outgoing line is pB and the number of outgoing lines is N, an average of pBXNIM packets are written to the memory 205 per unit time. However, since only one packet is read from the memory per unit time, pBXN×-≦1 M must hold true. In other words, pB≦−, which limits the throughput of broadcast traffic. Intuitively, one packet from memory 205 is M
This is because a situation occurs in which the packet is not output to the remaining NM outgoing lines while the packet is being copied to the remaining NM outgoing lines. The essential cause of this phenomenon is that the lines are once concentrated in the memory 205 and then the packets are attempted to be broadcast. Therefore, compared to 1=1 communication traffic, if the broadcast traffic is small (pB is small) or if the number of broadcasts is large (M
The problem is that this switch can only be used in cases where the Now, in Document 2, the table 208 is installed separately for each outgoing line (first address filter in the document), and a buffer is further installed after the outgoing line 215, but essentially the above problem remains. There is. The method described in Document ■ does not have any restrictions on congestion within the switch as in Document ■ or throughput as in Document ■■, but it does have a problem with the amount of hardware. This method is shown in FIG. Packets input from incoming lines 301 to 303 are stored in table 321 for each incoming line.
~323 is accessed. Tables 321 to 323 have the same function as table 208 in FIG.
Output from 27 to 329. Based on this bitmap, each packet is sent to the gate 34 corresponding to each outgoing line 311 to 313.
1 to 349 and stored in memories 351 to 359. For example, a packet input from the incoming line 301 is sent to the outgoing lines 311 and 313 according to (10...1) in the table 321.
The gates 341 and 343 are opened so that the data is output to the memory 351 and 353 at the same time. Each outgoing line polls the memory for each incoming line and outputs a packet. For example, outgoing line 311 searches memory 351.354.357. Although this method is easy to control as described above, it has the same problems as the inverse method. Table 32 where the number of incoming and outgoing lines is N
Each of 1 to 323 has a bit width of N, and the number of tables required is N. Therefore, the memory capacity constituting the table increases in proportion to N2.

又、メモリ351〜359の数と同様N2に比例する。Also, like the number of memories 351 to 359, it is proportional to N2.

すなわちハードウェア量がきわめて大きい。次にテーブ
ル321〜323が分散しているため同報のためのテー
ブル管理が、CPU332にとっては複雑化する。
In other words, the amount of hardware is extremely large. Next, since the tables 321 to 323 are distributed, table management for broadcasting becomes complicated for the CPU 332.

CPUはバス330を用いてN個のテーブルを管理する
必要があり、テーブルの更新に時間がかがる。
The CPU needs to manage N tables using the bus 330, and updating the tables takes time.

(発明が解決しようとする課題) このように、従来技術による同報パケットスイッチは l)内部輻較が起きる 2)同報トラヒックのスループットの制限がある3)ハ
ードウェア規模が大きくテーブル管理が行いにくい。
(Problems to be Solved by the Invention) As described above, the broadcast packet switch according to the prior art is: 1) Internal congestion occurs. 2) There is a limit on the throughput of broadcast traffic. 3) The hardware scale is large and table management is difficult. Hateful.

等の問題点を有する。本発明は上記のどの問題点も生じ
ない効率的かつハードウェア規模が小さくテーブル管理
も容易でしかも単純な方法で同報パケットスイッチを実
現する方法を与えるものである。
It has the following problems. The present invention provides a method for realizing a broadcast packet switch in an efficient manner, with small hardware scale, easy table management, and a simple method that does not cause any of the above-mentioned problems.

(問題点を解決する手段) 複数の入線と複数の出線を有し、該−つの入線からのパ
ケットを該パケットの識別情報にもとづき該出線のうち
いづれか複数へ出力する同報パケットスイッチであり、
該パケットスイッチは、複数の入線からのパケット信号
ならびに該パケットの識別情報を時分割多重する手段と
、該時分割多重されたパケット信号を全ての出線へ同報
する手段と、該同報されたパケット信号を格納し、該出
線へ出力するための第一のメモリ手段を各出線毎に有し
、かつ、各パケットの該識別情報に対応して、該複数の
出線の各々に該パケットを出力すべきか否かという情報
を保持する第二のメモリ手段と、前記時分割多重された
前記識別情報から、該第二のメモリに保持された前記複
数の出線の各々が該識別情報をもつ該パケットを出力す
べきか否かという前記情報を読み出す手段と、該読み出
された情報に従って、該パケットを前記第一のメモリ手
段に格納するか否かを制御する手段とを有する事を特徴
とする同報パケットスイッチを構成することにより、制
御が単純でありしかも効率的に同報が行なえるパケット
スイッチを提供するものである。
(Means for solving the problem) A broadcast packet switch that has multiple incoming lines and multiple outgoing lines and outputs a packet from the two incoming lines to any one of the outgoing lines based on the identification information of the packet. can be,
The packet switch includes means for time-division multiplexing packet signals and identification information of the packets from a plurality of incoming lines, means for broadcasting the time-division multiplexed packet signals to all outgoing lines, and means for broadcasting the time-division multiplexed packet signals to all outgoing lines. a first memory means for storing the packet signal and outputting it to the plurality of outgoing lines for each outgoing line; a second memory means for holding information as to whether or not the packet should be output; and from the time-division multiplexed identification information, each of the plurality of outgoing lines held in the second memory is configured to output the identification information; The method further comprises means for reading the information indicating whether or not the packet containing information should be output, and means for controlling whether or not the packet is stored in the first memory means according to the read information. By configuring a broadcast packet switch characterized by the following, it is possible to provide a packet switch that is simple to control and can efficiently perform broadcasts.

(作用) 本発明では、スイッチの内部で同報を行うためスイッチ
の負荷は純粋に同報パケットが出力される出線だけにか
かる。従ってスイッチの輻快は起きず、又、同報パケッ
トが他のパケットへ与える影響はない。
(Function) In the present invention, since broadcasting is performed inside the switch, the load on the switch is purely applied to the outgoing line to which broadcast packets are output. Therefore, switch congestion does not occur, and broadcast packets do not affect other packets.

又本発明では入力されたパケットを時分割多重しその後
、同報制御を行って、出力すべき出線においてメモリで
バッファリングを行う。つまり同報パケットをメモリへ
集中して格納せず出線毎に分散してメモリへ入力する。
Further, in the present invention, input packets are time-division multiplexed, then broadcast control is performed, and buffering is performed in memory on the outgoing line to be output. In other words, the broadcast packets are not stored in the memory in a concentrated manner, but are distributed for each outgoing line and input into the memory.

従って従来例のように出線での同報トラヒック量pBや
同報数Mに制限はない。つまり同報専用のスイッチとし
ても使用できる。又制御テーブルはすべての入線によっ
て時間分割されているので1つに集中できる。従ってテ
ーブルのハード量も少なく、CPUによる管理も一括化
できている。同報テーブルのアクセス速度は当然文献■
に比べN倍となる。しかしパケット長をLとすると入線
速度VとしてVXN几の速度で行えばよいことを利用し
ており同報テーブル速度ネックにはならない。
Therefore, unlike the conventional example, there is no limit to the amount of broadcast traffic pB or the number of broadcasts M on the outgoing line. In other words, it can also be used as a broadcast-only switch. Also, since the control table is time-divided by all incoming lines, it can be concentrated on one. Therefore, the amount of hardware required for the table is small, and management by the CPU can be integrated. The access speed of the broadcast table is naturally
It is N times more than . However, if the packet length is L, the incoming line speed V is sufficient to perform at a speed of VXN, so this does not become a bottleneck in the speed of the broadcast table.

(実施例) 本発明の実施例を第1図に示す。入線101〜103か
ら入力されるパケットは時分割多重部104で多重され
る。ここで入線速度Vならば時分割多重部の速度はNX
V(入線数;N)となる。このようにして入力されるパ
ケットのフォーマット例を第4図に示す。パケッ ト4
0はヘッダにVCI(Virtual Channel
Identifier)と呼ばれるパケット識別番号4
2とデータ部41から成る。時分割多重されたパケット
はバス105で全出線131〜133に同報される。こ
こで同報フィルタリング制御は次のように行われる。時
分割多重されたパケットが1つづつバス105に出力さ
れると同時にそのパケットの識別番号(VCL)を読み
取る(106)。テーブル107は各識別番号に対して
そのパケットがどの出線へ出力されるべきかというビッ
トマツプが保持されている。図によると(10・・・1
)なので出線132へは出力されず出線131、133
へ出力されることを意味してる。このビットマツプ情報
は制御線108〜110ゲートで111〜113に伝え
られ、所望の出線のみにパケットが出力される。出力さ
れたパケットはメモリ121〜123に格納される。メ
モリ121〜124への書込速度はNXVである。一方
出線131〜133への読出しはVである。本スイッチ
はメモリがN本の各出線に用意しであるので同時にメモ
リへ書き込まれるわけである。テーブルは1つだけでよ
くテーブル107の管理もCPU140により容易に行
える。メモリ及びテーブルはNYの速度で到来するパケ
ットによってアクセスされるが、パケット長をLとする
といずれもパラレル展開によりNXV几にまで速度を落
とすことが容易である。
(Example) An example of the present invention is shown in FIG. Packets input from incoming lines 101 to 103 are multiplexed by time division multiplexing section 104. Here, if the input line speed is V, the speed of the time division multiplexing section is NX
V (number of input lines; N). An example of the format of a packet input in this manner is shown in FIG. Packet 4
0 indicates VCI (Virtual Channel) in the header.
Packet identification number 4 called Identifier
2 and a data section 41. The time-division multiplexed packets are broadcast to all outgoing lines 131 to 133 via bus 105. Here, broadcast filtering control is performed as follows. As the time-division multiplexed packets are output one by one to the bus 105, the identification number (VCL) of each packet is read (106). The table 107 holds a bit map indicating to which outgoing line the packet should be output for each identification number. According to the figure (10...1
), so it is not output to outgoing line 132, but outgoing lines 131 and 133.
This means that it will be output to. This bitmap information is transmitted to gates 111-113 via control lines 108-110, and packets are output only to desired outgoing lines. The output packets are stored in memories 121-123. The writing speed to the memories 121 to 124 is NXV. On the other hand, the voltage read to the output lines 131 to 133 is V. This switch has a memory for each of the N outgoing lines, so data is written to the memory at the same time. Only one table is required and table 107 can be easily managed by CPU 140. The memory and table are accessed by packets arriving at NY speed, but if the packet length is L, it is easy to reduce the speed to NXV speed by parallel expansion.

(効果) 本スイッチは出力線毎にメモリを設けその直前で同報を
行う。従ってスイッチの前段での余分なパケット同志の
衝突もなく、高負荷において輻較が起きるようなことも
ない。
(Effects) This switch has a memory for each output line and broadcasts immediately before it. Therefore, there is no collision between extra packets at the front stage of the switch, and no collision occurs under high load.

又、多重部の速度がNXVであり各メモリが各出線の所
に設けられ、メモリのWrite速度もNXVなので同
報数に関係なく同報トラヒックスループット限界は10
0%にまで上げられる。一方、テーブルもメモリも時分
割多重して使用しているので、テーブル数は1つでその
メモリ容量は(ビットマツプ幅がNであるので)Nに比
例して大きくなるだけである。又、出力バッファの数も
Nに比例して大きくなるだけである。テーブル数が1つ
なのでテーブルの管理、も楽である。よって、本発明に
より同報パケットスイッチが効率的かつハードウェア規
模が小さく構成でき制御もシンプルで管理しゃすいスイ
ッチが実現できる。
Also, since the speed of the multiplexing section is NXV, each memory is provided at each outgoing line, and the write speed of the memory is also NXV, the broadcast traffic throughput limit is 10 regardless of the number of broadcasts.
It can be raised to 0%. On the other hand, since both the table and the memory are used in a time-division multiplexed manner, there is only one table and its memory capacity only increases in proportion to N (since the bitmap width is N). Also, the number of output buffers only increases in proportion to N. Since there is only one table, managing the table is easy. Therefore, according to the present invention, it is possible to realize a broadcast packet switch that is efficient and has a small hardware scale, and that is simple to control and easy to manage.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の実施例による同報パケットスイッチの
ブロック図である。第2図は従来技術による同報パケッ
トスイッチのブロック図である。第3図は従来技術によ
る同報パケットスイッチのブロック図である。第4図は
パケットフォーマットの一例を示す図である。 図において 104・・・時分割多重部、105・・・バス、107
・・・テーブル、111.112.113・・・ゲート
、121、122.123・・・メモリ、140・・・
CPUをそれぞれ示す。
FIG. 1 is a block diagram of a broadcast packet switch according to an embodiment of the invention. FIG. 2 is a block diagram of a conventional broadcast packet switch. FIG. 3 is a block diagram of a conventional broadcast packet switch. FIG. 4 is a diagram showing an example of a packet format. In the figure, 104... time division multiplexing unit, 105... bus, 107
...Table, 111.112.113...Gate, 121, 122.123...Memory, 140...
Each CPU is shown.

Claims (1)

【特許請求の範囲】[Claims] (1)複数の入線と複数の出線を有し、該一つの入線か
らのパケットを該パケットの識別情報にもとづき該出線
のうちいづれか複数へ出力する同報パケットスイッチで
あり、該パケットスイッチは、複数の入線からのパケッ
ト信号ならびに該パケットの識別情報を時分割多重する
手段と、該時分割多重されたパケット信号を全ての出線
へ同報する手段と、該同報されたパケット信号を格納し
、該出線へ出力するための第一のメモリ手段を各出線毎
に有し、かつ、各パケットの該識別情報に対応して、該
複数の出線の各々に該パケットを出力すべきか否かとい
う情報を保持する第二のメモリ手段と、前記時分割多重
された前記識別情報から、該第二のメモリに保持された
前記複数の出線の各々が該識別情報をもつ該パケットを
出力すべきか否かという前記情報を読み出す手段と、該
読み出された情報に従って、該パケットを前記第一のメ
モリ手段に格納するか否かを制御する手段とを有する事
を特徴とする同報パケットスイッチ。
(1) A broadcast packet switch that has multiple incoming lines and multiple outgoing lines and outputs a packet from one incoming line to any one of the outgoing lines based on the identification information of the packet, and the packet switch means for time-division multiplexing packet signals and identification information of the packets from a plurality of incoming lines; means for broadcasting the time-division multiplexed packet signals to all outgoing lines; and means for broadcasting the broadcasted packet signals. a first memory means for storing and outputting to the plurality of outgoing lines for each outgoing line, and transmitting the packet to each of the plurality of outgoing lines in accordance with the identification information of each packet. a second memory means for holding information on whether to output or not; and from the time-division multiplexed identification information, each of the plurality of outgoing lines held in the second memory has the identification information. It is characterized by comprising means for reading the information indicating whether or not the packet should be output, and means for controlling whether or not the packet is stored in the first memory means according to the read information. Broadcast packet switch.
JP63230339A 1988-09-13 1988-09-13 Multiple address packet switch Pending JPH0276436A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63230339A JPH0276436A (en) 1988-09-13 1988-09-13 Multiple address packet switch

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63230339A JPH0276436A (en) 1988-09-13 1988-09-13 Multiple address packet switch

Publications (1)

Publication Number Publication Date
JPH0276436A true JPH0276436A (en) 1990-03-15

Family

ID=16906295

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63230339A Pending JPH0276436A (en) 1988-09-13 1988-09-13 Multiple address packet switch

Country Status (1)

Country Link
JP (1) JPH0276436A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04220038A (en) * 1990-12-20 1992-08-11 Fujitsu Ltd Distribution connection system
US5521920A (en) * 1993-12-27 1996-05-28 Mitsubishi Denki Kabushiki Kaisha Time-division multiplexer with reduced delay time
US8399789B2 (en) 2008-03-04 2013-03-19 Fujitsu Component Limited Keyboard

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6298842A (en) * 1985-10-24 1987-05-08 Nippon Telegr & Teleph Corp <Ntt> Packet switching system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6298842A (en) * 1985-10-24 1987-05-08 Nippon Telegr & Teleph Corp <Ntt> Packet switching system

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04220038A (en) * 1990-12-20 1992-08-11 Fujitsu Ltd Distribution connection system
US5521920A (en) * 1993-12-27 1996-05-28 Mitsubishi Denki Kabushiki Kaisha Time-division multiplexer with reduced delay time
US8399789B2 (en) 2008-03-04 2013-03-19 Fujitsu Component Limited Keyboard

Similar Documents

Publication Publication Date Title
AU637250B2 (en) Traffic shaping method and circuit
EP0299473B1 (en) Switching system and method of construction thereof
KR920002902B1 (en) Wideband digital switching network
AU738983B2 (en) Networking systems
JP3104429B2 (en) Common buffer type ATM switch having copy function and copy method thereof
US4755986A (en) Packet switching system
US5202885A (en) Atm exchange with copying capability
US4849968A (en) Buffer management system
EP0778686B1 (en) ATM switch with input and output ports
JP3109591B2 (en) ATM switch
JP3177584B2 (en) Packet switching device and control method therefor
EP1045558B1 (en) Very wide memory TDM switching system
JPH07321815A (en) Shared buffer type atm switch and its multi-address control method
US20080317029A1 (en) Unicast/multicast system
US5398235A (en) Cell exchanging apparatus
US6697362B1 (en) Distributed switch memory architecture
JPH03135133A (en) Multi-medium integration network system
US5414696A (en) Cell exchanging apparatus
US7535898B2 (en) Distributed switch memory architecture
US6061358A (en) Data communication system utilizing a scalable, non-blocking, high bandwidth central memory controller and method
EP0537743B1 (en) Switching method for a common memory based switching field and the switching field
JPH0276436A (en) Multiple address packet switch
JP3204996B2 (en) Asynchronous time division multiplex transmission device and switch element
US6680939B1 (en) Expandable router
JP3133234B2 (en) ATM switch address generation circuit