JPH0273779A - Color correction circuit - Google Patents

Color correction circuit

Info

Publication number
JPH0273779A
JPH0273779A JP63224446A JP22444688A JPH0273779A JP H0273779 A JPH0273779 A JP H0273779A JP 63224446 A JP63224446 A JP 63224446A JP 22444688 A JP22444688 A JP 22444688A JP H0273779 A JPH0273779 A JP H0273779A
Authority
JP
Japan
Prior art keywords
color
memory
address
output
reproduction range
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63224446A
Other languages
Japanese (ja)
Other versions
JP2748427B2 (en
Inventor
Hiroaki Ikegami
博章 池上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP63224446A priority Critical patent/JP2748427B2/en
Publication of JPH0273779A publication Critical patent/JPH0273779A/en
Application granted granted Critical
Publication of JP2748427B2 publication Critical patent/JP2748427B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Image Processing (AREA)
  • Facsimile Image Signal Circuits (AREA)
  • Color Image Communication Systems (AREA)

Abstract

PURPOSE:To save the capacity of a color correction memory by using a sum of an output of a start point address generation memory and other input signal as an address, inputting it as an address and outputting a signal representing the color of the 2nd color system. CONSTITUTION:The circuit is provided with a start point address generating memory 2 inputting two input signals among three input signals representing colors of the 1st color system as addresses and outputting a start point address decided in advance while taking the color reproduction range of an output device into account, an adder 3 obtaining the sum of the output of the start point address generation memory 2 and the other input signal and a color correction memory 1 receiving the output of the adder 3 as the address and outputting a signal representing the color of the 2nd color system. Thus, the start point address is decided in advance so as not to cause waste in a color correction memory while taking the color reproduction range of the color system of the output device into account. Thus, the capacity of the color correction memory is remarkably reduced.

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、カラー複写機やプリンタ等、中間調を含むフ
ルカラーを生成する装置において、原稿の色調を忠実に
再現するための色補正回路に関する。
DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a color correction circuit for faithfully reproducing the color tone of a document in an apparatus that generates full color including halftones, such as a color copying machine or printer. .

(従来技術) 従来から、カラー印刷、カラーテレビ、カラー複写機等
の分野で、色補正について数多くの方法が提案されてお
り、その1つとして、テーブルメモリを用いて入力のB
GR系から出力のYMC系へ直接変換する方法がある。
(Prior Art) Many methods have been proposed for color correction in the fields of color printing, color televisions, color copying machines, etc. One of these methods is to use a table memory to
There is a method of directly converting from the GR system to the output YMC system.

しかし、BGR系3色信号を、必要とする濃度段階の分
解能でそれぞれにデジタル信号に変換した時の情報量は
非常に多く、従ってテーブルメモリの客mが莫大となり
、コストが非常に高くなる。
However, when the three BGR color signals are individually converted into digital signals with the resolution of the required density level, the amount of information is extremely large, so the number of table memories m becomes enormous, and the cost becomes extremely high.

例えば、入力BGR各色に対し8ビツトを割りあて、出
力YMCK各色が8ビツトで出力されるとすると、2Z
’X4バイトのメモリーが必要となってしまい実用的で
はない。
For example, if 8 bits are allocated to each input BGR color and each output YMCK color is output as 8 bits, 2Z
'X4 bytes of memory is required, which is not practical.

そこで、テーブルメモリを用いて色補正を行なう場合の
メモリ容量削減の方法として、従来は補間を用いる′方
法が主に検討されてきた。即ち、入力信号の上位ビット
をアドレスとした色補正メモリを用いることによってメ
モリ容量を削減し、粗くなった分を下位ビットを用いた
補間回路によって補正しようとする方法であるが、それ
でもメモリ容1の削減は十分でなかった。
Therefore, as a method for reducing the memory capacity when color correction is performed using a table memory, a method using interpolation has been mainly studied in the past. In other words, this method attempts to reduce the memory capacity by using a color correction memory whose address is the upper bit of the input signal, and to correct the roughness by an interpolation circuit using the lower bit. reduction was not sufficient.

(発明が解決しようとする課m) 本発明は、上記問題点を解決するものであって、色補正
の精度を落とすことなく、より少ない容量のテーブルメ
モリを用いて色補正を行う色補正回路を提供することを
目的とするものである。
(Problem to be solved by the invention m) The present invention solves the above problems, and is a color correction circuit that performs color correction using a smaller capacity table memory without reducing the accuracy of color correction. The purpose is to provide the following.

本発明は、上記目的を達成するために、出力装置の色再
現範囲に着目した。
In order to achieve the above object, the present invention focuses on the color reproduction range of an output device.

色補正装置の入力としては、BGR%L* a* b*
HVC等いくつかが考えられるが、 ここではL”a1
1b″入力の場合を例にとって説明する。
As the input of the color correction device, BGR%L* a* b*
There are several possible options such as HVC, but here L”a1
The case of 1b'' input will be explained as an example.

第6図は、ある出力装[aの色再現範囲を示している。FIG. 6 shows the color reproduction range of a certain output device [a.

第6図は、L”=20〜80 (10間隔)の等平面で
、出力装置の色再現範囲を切った時の外郭をa * b
 *色度図上に実線で表示したもので各閉ルーズの内側
が色再現範囲である。ここで注目すべきは、各L・等平
面で切った時の外郭は変形した4辺形に近(、又L”の
レベルによってその形が、様々である点である。従って
、立体的に考えて、この色再現範囲に外接し、かつ各面
がLl)am而、a m −b 6面、b”−L”面に
平行な直方体を想定した場合、その体積V”は、出力装
置の色再現範囲の体積Vに比べ大きいものになってしま
う。その概念図を第7図に示す。
Figure 6 shows the contour of the output device's color reproduction range as a * b on an equal plane with L''=20 to 80 (10 intervals).
*It is shown as a solid line on the chromaticity diagram, and the color reproduction range is inside each closed loose line. What should be noted here is that the outline when cut at each L/equal plane is close to a deformed quadrilateral (and its shape varies depending on the level of L''. Therefore, it is If we assume a rectangular parallelepiped that circumscribes this color reproduction range and has each surface parallel to Ll) am, a m - b 6 planes, and b''-L'' plane, its volume V'' is The volume V of the color reproduction range becomes larger than the volume V of the color reproduction range. A conceptual diagram is shown in FIG.

通常のテーブルメモリによる色補正装置a1補間無しの
例を第8図に示したが、この場合は、第7図の直方体に
対応したYMCK%のデータを全て持つことに対応し、
出力の色再現範囲外、つまりv’ −vに対応するmの
データを余分にメモリしていることになる。
FIG. 8 shows an example in which the color correction device a1 is not interpolated using a normal table memory.
This means that m data corresponding to outside the output color reproduction range, that is, v'-v, is stored in extra memory.

更に、出力の色再現範囲に比べて、入力の範囲がより広
い場合は、外接直方体よりもより大きい直方体(体積を
■”とする■”>V)に対応した入力データが入ってく
ることになり、v”−vに対応する量のデータを余分に
メモリしていることになる。
Furthermore, if the input range is wider than the output color reproduction range, input data corresponding to a larger rectangular parallelepiped (with a volume of ■''>V) than the circumscribed rectangular parallelepiped will be input. Therefore, an amount of data corresponding to v''-v is stored in extra memory.

本発明は、この余分なメモリに着目して、色補正メモリ
の容量を減らそうというものである。第6図に示した出
力装置の特性の場合は、V′に関してでも(V’−V)
/V’ =77%のメモリ容1の削減が見込まれ、■”
を考えれば削減率は更に大きくなる。
The present invention focuses on this extra memory and attempts to reduce the capacity of the color correction memory. In the case of the characteristics of the output device shown in Figure 6, even with respect to V'(V' - V)
/V' = 77% reduction in memory capacity 1 is expected, ■"
If we consider this, the reduction rate becomes even greater.

以上は、L1180b11の入力の場合で説明したが、
BGR,L”H”C”、HVC等の他の入力の場合でも
削減率は異るが同様のことが言え、例えば、ある入力装
置からのBGRiQ度を直接入力した場合は、(V’−
V)/V’ =65%という算出結果が出ている。
The above was explained in the case of L1180b11 input, but
The same thing can be said for other inputs such as BGR, L"H"C", HVC, etc., although the reduction rate is different. For example, if the BGRiQ degree from a certain input device is directly input, (V'-
The calculation result is V)/V' = 65%.

(課厘を解決するための手段) 本発明は、第1図に示すように、第1の表色系の色を表
わす3つの入力信号の内の2つをアドレスとして入力し
、出力装置の色再現範囲を考慮してあらかじめ定められ
た起点アドレスを出力する起点アドレス生成メモリ2と
、その起点アドレス生成メモリ2の出力と他の1つの入
力信号の和を求める加算器3と、その加算器3の出力を
アドレスとして入力し、第2の表色系の色を表わす信号
を出力する色補正メモリlとををする。
(Means for Solving Problems) As shown in FIG. 1, the present invention inputs two of three input signals representing colors of a first color system as addresses, and outputs them to an output device. A starting point address generation memory 2 that outputs a starting point address predetermined in consideration of the color reproduction range, an adder 3 that calculates the sum of the output of the starting point address generation memory 2 and one other input signal, and the adder. 3 as an address, and a color correction memory l which outputs a signal representing the color of the second color system.

また、本発明は他の態様によれば、第3図に示すように
、第1の表色系の色を表わす3つの入力信号の内の2つ
の入力信号の一定数mの上位ビットをアドレスとして入
力し、出力装置の色再現範囲を考慮してあらかじめ定め
られた起点アドレスを出力する起点アドレス生成メモリ
2と、起点アドレス生成メモリ2の出力と他の1つの入
力信号の一定数mの上位ビットの和を求めるアドレス加
算器3と、そのアドレス加算器3の出力をアドレスとし
て入力し、第2の表色系の色を表わす信号の一部を出力
する色補正メモリ1と、第1の表色系の色を表わす3つ
の入力信号から一定数mの上位ビットを除いた残りの下
位ビット!と前記アドレス加算器の3出力を入力し、h
11間用の補正量を出力する補間用回路5と、色補正メ
モリ1の出力と補間用回路5の出力を加算し、第2の表
色系の色を表わす信号を出力するhir間信号加算器6
−1〜6−4とを育する。
According to another aspect of the present invention, as shown in FIG. a starting point address generation memory 2 which outputs a predetermined starting point address in consideration of the color reproduction range of the output device; an address adder 3 that calculates the sum of bits; a color correction memory 1 that inputs the output of the address adder 3 as an address and outputs a part of the signal representing the color of the second color system; The remaining lower bits are obtained by removing a certain number m of upper bits from the three input signals representing the color of the color system! and the three outputs of the address adder, h
an interpolation circuit 5 that outputs the correction amount for the 11th interval, and an interpolation circuit 5 that adds the output of the color correction memory 1 and the output of the interpolation circuit 5, and outputs a signal representing the color of the second color system. vessel 6
-1 to 6-4.

更に、本発明の他の態様によれば、第4図および第5図
に示すように、前記2つの態様の色補正回路において、
色補正回路の出力に接続される出力装置の色再現範囲外
の色に対応する入力信号があったとき、これを出力装置
の色再現範囲内の色に対応する信号に変換する手段を有
する。
Furthermore, according to another aspect of the present invention, as shown in FIGS. 4 and 5, in the color correction circuit of the above two aspects,
When there is an input signal corresponding to a color outside the color reproduction range of the output device connected to the output of the color correction circuit, means is provided for converting this into a signal corresponding to a color within the color reproduction range of the output device.

その変換手段は、起点アドレス生成メモリ2を、出力装
置の色再現範囲外の色に対応する第1の表色系の色を表
わす2つの入力信号に対しては、色再現範囲外の色を色
再現範囲内の色に代替するよう構成することと、第1の
表色系の色を表わす2つの入力信号に対応して、他の1
つの入力信号の取り得る上限と下限を定める信号を出力
する最大最小メモリ7を設けることとと、他の1つの入
力信号と最大最小メモリ7の前記上限下限の出力とを比
較し、他の1つの入力信号が前記上限下限の範囲外のと
き範囲内の値に代替する比較器8,9とを設けることに
よって実現される。
The conversion means converts the starting point address generation memory 2 into a color outside the color reproduction range in response to two input signals representing colors in the first color system that correspond to colors outside the color reproduction range of the output device. The configuration is such that a color within the color reproduction range is substituted, and the other one is configured in response to the two input signals representing the colors of the first color system.
A maximum/minimum memory 7 is provided that outputs a signal that determines the upper and lower limits that can be taken by one input signal, and another input signal is compared with the output of the upper and lower limits of the maximum/minimum memory 7, and the other one is This is realized by providing comparators 8 and 9 which substitute a value within the range when the two input signals are outside the range of the upper and lower limits.

(作 用) 本発明の動作原理を、第2図及び第1表を用いて説明す
る。
(Function) The operating principle of the present invention will be explained using FIG. 2 and Table 1.

第2図(a)〜(d)は、本発明の詳細な説明するため
に想定した出力装置の色再現範囲と第1第1表 ’、S(,3) U 第1ノ3Ql克き 表によって割当てたアドレスをを示している。図中、斜
線で示した部分が、各L”のレベルにおける色再現範囲
であり、その中の数字は割当てたアドレスを示している
。この場合は、L ” a ” b ”共各2ビットを
仮定した。従って、従来の第8図の方法の場合の色補正
メモリの入力アドレスは、 22×3=64必要となる
。この様子を、第1表の左側に示す。
FIGS. 2(a) to 2(d) show the color reproduction range of an output device assumed for detailed explanation of the present invention, and Table 1', S(,3) U, It shows the address assigned by. In the figure, the shaded area is the color reproduction range for each L'' level, and the numbers therein indicate the allocated addresses. In this case, 2 bits each for L ``a'' and ``b'' are I assumed. Therefore, in the case of the conventional method shown in FIG. 8, the number of input addresses of the color correction memory is 22×3=64. This situation is shown on the left side of Table 1.

次に、本発明の場合は、a拳り″を入力とするテーブル
メモリからL9の起点アドレスを生成して、L月こ加算
すると、第1表右側に示したようになる。
Next, in the case of the present invention, the starting point address of L9 is generated from the table memory with "a fist" as input, and L months are added, resulting in the result shown on the right side of Table 1.

第1表右側の数字の内、カッコで示した部分は後で実施
例の説明のときに用いるので、ここではぎ!1(視して
よい。
Of the numbers on the right side of Table 1, the parts shown in parentheses will be used later when explaining the examples, so they will be described here. 1 (You can watch it.

順を追って説明すると、まず、(a”  b“)=(0
,O)と(a”  b”)= (0,1)は出力装置a
の色再現範囲外なので、それに該当する信号は入力して
こないと考え、色補正メモリアドレスは必要ない。最初
に必要となるのは、(all b*L”)= (0,2
,2)の点である。この場合、色補正メモリのアドレス
をOとするために、L″起点アドレスを生成させるメモ
リには、−2を記憶させておけばよい。なぜなら、色補
正メモリアドレス=L″起点アドレス+L8値 という関係にあるからである。
To explain step by step, first, (a"b") = (0
, O) and (a” b”) = (0, 1) is the output device a
Since the color is outside the color reproduction range, it is assumed that the corresponding signal will not be input, and a color correction memory address is not required. The first thing you need is (all b*L”)= (0,2
, 2). In this case, in order to set the address of the color correction memory to O, it is sufficient to store -2 in the memory that generates the L'' starting point address.The reason is that color correction memory address = L'' starting point address + L8 value. This is because they are in a relationship.

次に必要となるのは、(a申 b”  L“):(0,
3,2)の場合であり、この時のL!起点アドレスは−
1にしておけば、色補正メモリのアドレスはlとなる。
Next, we need (a and b” L”): (0,
3, 2), and L at this time! The starting address is −
If it is set to 1, the address of the color correction memory will be l.

この様にして順次、出力装置の色再現範囲を見て、必要
な部分のみの色補正メモリのアドレスを■ずつ増加して
いくよう L I起点アドレスを決定しておけばよい。
In this manner, the LI starting point address may be determined by sequentially checking the color reproduction range of the output device and incrementing the address of the color correction memory only for the necessary portion by ■.

この場合は、従来例の場合、色補正メモリのアドレスが
64個必要だったのに対し、本発明では26個に減らす
ことができることになる。色補正メモリに必要なアドレ
スが減れば、その分色補正メモリの容量が減るので、大
幅なメモリボ削減となる。L*起点アドレス生成のメモ
リが増えるが、この場合でもたかだか16アドレスのメ
モリであり、入力のビット数が増えれば色補正メモリの
削減量に比べて問題とならなくなる。
In this case, while the conventional example required 64 addresses for color correction memory, the number can be reduced to 26 in the present invention. If the number of addresses required for the color correction memory is reduced, the capacity of the color correction memory is reduced accordingly, resulting in a significant reduction in memory space. The memory for generating the L* starting point address increases, but even in this case, it is a memory of at most 16 addresses, and if the number of input bits increases, this will not be a problem compared to the amount of reduction in color correction memory.

また、本発明は色補正メモリを第2の表色系の上位と一
部 )のみを出力するよう構成し、下位ビットは補間に
より生成する色補正回路に適用することが可能であり、
この場合には補間によるメモリ容量の削減とアドレス起
点生成によるメモリの削減とが相俟って、−層のメモリ
8舟の削減が可能となる。
Furthermore, the present invention is configured such that the color correction memory is configured to output only the upper part and part of the second color system, and the lower bits can be applied to a color correction circuit that generates by interpolation.
In this case, the reduction in memory capacity due to interpolation and the reduction in memory capacity due to address starting point generation combine to make it possible to reduce the number of memories in the − layer by eight.

また、本発明は、出力装置の色再現範囲内に飽和させる
という機能の一部を、起点アドレス生成メモリに兼用さ
せることができ、その分回路描成が簡易化できる。
Further, according to the present invention, part of the function of saturating within the color reproduction range of the output device can be used as the starting point address generation memory, and circuit drawing can be simplified accordingly.

(実施例) 第3図は本発明の第1の実施例を示すものである。入力
のall b*の各mビットを、アドレス生成メモリ2
のアドレスとして入力し、出力の L″起点アドレスと
L” mビット入力とを加算器3で加算して、色補正メ
モリlのアドレスとして入力させる構成となっている。
(Embodiment) FIG. 3 shows a first embodiment of the present invention. Each m bit of input all b* is stored in address generation memory 2.
The output L'' starting point address and the L'' m-bit input are added by an adder 3, and the result is input as an address of the color correction memory l.

L *  a 牟b 傘 の場合、L*の入力範囲は、
all  b傘の入力範囲に比べて狭いので、L″ を
他より1ビット減らしても問題は無い。圧縮率は、先に
述べたように約23%以下なので、色補正メモリ1のア
ドレスは少なくとも2ビット減らすことができる。また
、色補正メモリの出力は、通常はYMCK%であるが、
YMC%だけを出力として、K%は他の方法で生成して
も差しつかえない。
In the case of L * a m b umbrella , the input range of L * is
Since it is narrow compared to the input range of the all b umbrella, there is no problem even if L'' is reduced by 1 bit from the others.As mentioned earlier, the compression ratio is about 23% or less, so the address of color correction memory 1 is at least 2 bits can be reduced.Also, the output of color correction memory is normally YMCK%, but
There is no problem even if only YMC% is output and K% is generated by another method.

この実施例の動作は、先に述べた動作原理とほぼ同じな
のでここでは省略し、相違点のみを述べる。
Since the operation of this embodiment is almost the same as the operating principle described above, the explanation will be omitted here, and only the differences will be described.

相違点は、動作原理の説明では、色補正メモリのアドレ
スが小さいうちは l、 11の起点アドレスとして負
の符号を持ったものがあったが、ここでは、正の符号の
ものしか持たないという点である。負の符号を持つと、
起点アドレス生成メモリの出力ビツト数がlビット増え
てしまい、起点アドレス生成メモリの容量が増えると共
に、加算器もそれだけ多いビット数を計算できるものが
必要となる。
The difference is that in the explanation of the operating principle, when the address of the color correction memory was small, the starting address for l and 11 had a negative sign, but here, it only has a positive sign. It is a point. With a negative sign,
The number of output bits of the starting point address generation memory increases by 1 bit, the capacity of the starting point address generation memory increases, and an adder capable of calculating a correspondingly large number of bits is required.

そこで、最初のL”起点アドレスを0にセットすること
にする。これにより、最初の色補正メモリの入力アドレ
スが0から始まらないことになるが、L拳aIIb11
の入力ビット数が増えれば、例えばm≧4位になれば、
この無駄は、色補正メモリの総アドレス約2+oに比べ
、高々Max2’程度なので、無視できる量となり、問
題は生じない。
Therefore, we will set the first L'' starting point address to 0.As a result, the input address of the first color correction memory will not start from 0, but
If the number of input bits increases, for example, if m≧4th place,
This waste is at most about Max2' compared to the total address of about 2+o of the color correction memory, so it is a negligible amount and no problem occurs.

第3図は、本発明の第2の実施例を示すブロック図であ
る。第1図に示した第1の実施例と異なる点は Lma
*b*入力の内、各上位mビットのみに第1の実施例の
起点アドレス生成によるメモリ容量節減の技術を適用し
、下位1ビツトは補間用回路5を通して最後に補正量を
YMC(K)%に加算している点である。即ち、アドレ
ス生成メモリ2はamの上位mビットとb”の上位mビ
ットによりL傘起点アドレス3m−2ビツトを取り出す
ルックアップテーブルとして構成され、アドレス生成メ
モリ2により得られたL”起点アドレスとL11アドレ
スの上位mビットを加算器3により加算して色補正メモ
リ1に対するアドレスを得る。色補正メモリ1はYMC
(K)%の上位ビットを格納しており、加算器3の出力
するアドレスに基づいて対応する値が読み出される。補
間用回路5はaob”  L”の各下位lビットと加算
器3の出力とにより補間用の補正量を出力し、そのh「
正1は加算器6−1〜6−4により色補正メモリ1の出
力と加算され、補間されたYMC(K)%が得られる。
FIG. 3 is a block diagram showing a second embodiment of the invention. The difference from the first embodiment shown in FIG. 1 is that Lma
Of the *b* input, the memory capacity saving technique by generating the starting point address of the first embodiment is applied only to each of the upper m bits, and the lower 1 bit is finally processed by the interpolation circuit 5 to convert the correction amount into YMC(K). The point is that it is added to the percentage. That is, the address generation memory 2 is configured as a look-up table for extracting 3m-2 bits of the L umbrella starting point address using the upper m bits of am and the upper m bits of b'', and the L'' starting point address obtained by the address generating memory 2 and The adder 3 adds the upper m bits of the L11 address to obtain the address for the color correction memory 1. Color correction memory 1 is YMC
The upper bits of (K)% are stored, and the corresponding value is read out based on the address output from the adder 3. The interpolation circuit 5 outputs a correction amount for interpolation using each lower l bit of aob"L" and the output of the adder 3, and
The positive 1 is added to the output of the color correction memory 1 by adders 6-1 to 6-4 to obtain interpolated YMC(K)%.

この場合、上位ビットによってR1i間のやり方が影響
を受けるので、補間用回路3の入力として、色補正メモ
リlの入力と同一の信号を加えている。
In this case, since the manner between R1i is affected by the upper bits, the same signal as the input of the color correction memory l is applied as an input to the interpolation circuit 3.

この信号は、先に述べた様に、すでに少なくとも2ビツ
ト減少しているので、補間用回路3もテーブルメモリで
構成するとした場合は、補間用メモリ容量も少なくとも
1/4に減少することになる。
As mentioned earlier, this signal has already decreased by at least 2 bits, so if the interpolation circuit 3 is also configured with a table memory, the interpolation memory capacity will also be reduced by at least 1/4. .

従って、補間の有無にかかわらず、トータルのメモリ容
量は少なくとも1/4に減徴するという利点は変りない
ものである。
Therefore, regardless of the presence or absence of interpolation, the advantage of reducing the total memory capacity by at least 1/4 remains the same.

また、第1図、および第3図の実施例は共に、a11b
@からL”の起点アドレスを生成する場合を示したが、
L”a”b”の組み合せはこれに限定されることはなく
、任意の組み合せでよい。例えば、L傘a中よりb拳の
起点アドレスを発生させてもよ(、この場合L”を他よ
り1ビット減らしたとすれば、アドレス生成メモリの容
量が1/2になるという利点もある。
In addition, both the embodiments in FIGS. 1 and 3 are a11b
Although we have shown the case of generating the starting address of “L” from @,
The combination of L"a"b" is not limited to this, and may be any combination. For example, the starting address of fist b may be generated from inside L umbrella a (in this case, L" may be If the number of bits is reduced by one bit, there is also the advantage that the capacity of the address generation memory will be halved.

更に、入力は(、*a*b傘の組に限定されるわけでは
な々、L”H”C”、BGR,HVC等、他の色を表わ
す3つの変数であってもよいことは、本発明の原理から
して明らかなことである。
Furthermore, the input is not limited to the set of (, *a*b umbrellas), but may also be three variables representing other colors, such as L"H"C", BGR, HVC, etc. This is obvious from the principle of the present invention.

第4図に本発明の更に他の実施例(第3の実施例)を示
す。これは、第1図および第3図に示したような第1お
よび第2の実施例が、入力データとして、出力の色再現
範囲内のデータしか入ってとないことを想定していたの
に対し、第4図の実施例は、出力の色再現範囲外のデー
タが入って来てもよかようにしたという点で異っている
。つまり、任意のデータが入って来ても、出力装はの色
再現範囲内に変換してしまう機能が追加されている。こ
の動作について、再び第2図(a)〜(d)、および第
1表に基づいて、原理を説明する。
FIG. 4 shows still another embodiment (third embodiment) of the present invention. This is because the first and second embodiments shown in FIGS. 1 and 3 assume that the input data contains only data within the output color reproduction range. On the other hand, the embodiment shown in FIG. 4 is different in that data outside the output color reproduction range can be included. In other words, a function has been added that allows any input data to be converted to within the color reproduction range of the output device. The principle of this operation will be explained again based on FIGS. 2(a) to 2(d) and Table 1.

まず、色再現範囲内の入力データに関しては、第5図と
第3図の結果は全く同一である。例えば、第1表で、(
a傘 b拳 L傘)= (0,2,2)の場合、アドレ
ス生成メモリ2の出力であるL$起点アドレスは、−2
が出力される。これと共に、最小最大生成メモリ7から
は、(ae b・)=(0,2)に対応するL′′のM
axとMin即ちL”M 1n=2、L”Max=2が
出力され、比較器8.9で比較されて、M + nとM
axの値の間に飽和させた修正し*が出力されるが、色
再現範囲内のデータに関しては入力し*と修正L”は当
然等しくなり、よって、L拳起点アドレスと修正し#を
加算した結果は、第3図の実施例と同じになる。
First, regarding input data within the color reproduction range, the results in FIG. 5 and FIG. 3 are completely the same. For example, in Table 1, (
If a umbrella b fist L umbrella) = (0, 2, 2), the L$ starting address that is the output of address generation memory 2 is -2
is output. Along with this, from the minimum/maximum generation memory 7, M of L'' corresponding to (ae b・)=(0,2)
ax and Min, that is, L”M 1n=2, L”Max=2 are outputted and compared by the comparator 8.9, and M + n and M
The corrected * that is saturated between the values of ax is output, but for data within the color reproduction range, the input * and the corrected L'' are naturally equal, so correct the L fist address and add #. The result is the same as the embodiment shown in FIG.

次に、色再現範囲外の入力データ、例えば第1表で、(
all b傘、L”)= (0,0、O)の場合につい
て説明する七、まず起点アドレス生成メモリ2からは、
出力したい色再現域内のデータと同一の(a”  b◆
)=(1,0)と同一になるように出力したいと仮定し
たので、−1とした。これと共に、最小最大生成メモリ
7からは、(811b”)= (1,0)の最小最大L
 11、この場合だと、L”Mi n=3、L”Max
=3が出力される。そして、比較器8でL”MinとL
*が比較されて大きい方の値3を出力し、その出力は比
較器9でL9Maxと3が比較されて、修正L”=3を
出力する。
Next, input data outside the color reproduction range, for example in Table 1, (
7. First, from the starting point address generation memory 2,
The same data within the color gamut that you want to output (a” b◆
)=(1,0), so we set it to -1. Along with this, from the minimum and maximum generation memory 7, the minimum and maximum L of (811b") = (1, 0)
11. In this case, L”Min = 3, L”Max
=3 is output. Then, comparator 8 calculates L”Min and L
* is compared and outputs the larger value 3, and the output is compared with L9Max by comparator 9, and 3 is output as corrected L''=3.

このように、色再現範囲外の入力に対しては、まずa・
 b”を色再現範囲内に飽和させ、次に L1′を色再
現範囲内に飽和させるという機能を実現することが可能
である。通常は、この色再現範囲内に飽和させる機能は
、色補正回路とは別々に設けることになるが、本発明の
応用により、その一部、即ち a 11  b *を色
再現範囲内jこ飽和させる七いう機能を、起点アドレス
生成メモリ2に兼ねさせることができ、回路を簡易化で
きることになる。
In this way, for inputs outside the color reproduction range, first
It is possible to realize the function of saturating L1′ within the color reproduction range and then saturating L1′ within the color reproduction range.Normally, the function of saturating L1′ within the color reproduction range is achieved by color correction. Although it is provided separately from the circuit, by applying the present invention, it is possible to make a part of the circuit, that is, the function of saturating a 11 b * within the color reproduction range, to the starting point address generation memory 2. This means that the circuit can be simplified.

第5図は、本発明の更に別の実施例(第4の実施例)、
!−1,て、色再現範囲外の入力データにも対処可能で
、かつ補間を有する色補正回路に適用した場合の例を示
す。これの動作は、第3図と第4図の両実施例を組み合
せたものに相当し、その動作も両実施例の動作を組み合
せたものと同じである。その特徴は、(a”  b”)
の下位ビットの生成メモリ10を持つ点である。これは
、色再現域外のデータが入力してきた場合、(aebI
I)の下位ビットも変わってしまうために必要となるも
のである。
FIG. 5 shows yet another embodiment (fourth embodiment) of the present invention,
! -1, an example will be shown in which the present invention is applied to a color correction circuit that can handle input data outside the color reproduction range and has interpolation. Its operation corresponds to a combination of both the embodiments shown in FIGS. 3 and 4, and its operation is also the same as the combination of the operations of both embodiments. Its characteristics are (a"b")
This point has a generation memory 10 for the lower bits of . When data outside the color gamut is input, (aebI
This is necessary because the lower bits of I) also change.

以上、第4図、第5図の実施例は、(a”  b”)よ
りL8の起点アドレスを生成する例を示したが、入力は
これに限定されるわけでなく、L”H”C”HV C等
でも同様なことが言える。この場合の組み合せとして、
as b中の代り(こH″C*、またはHeを用いれば
、彩度を飽和させてから明度を飽和させるという第4図
、第5図とほぼ同様な飽和のさせ方が実施でき、a″b
拳の代りにL”  H参またはV、Hを用いてL”の代
りにC拳またはCを用いれば、明度を飽和させてから彩
度を飽和させるという、別の飽和のさせ方が実現できる
ことが容易に類推できる。
As mentioned above, the embodiments shown in FIGS. 4 and 5 have shown examples in which the starting point address of L8 is generated from (a"b"), but the input is not limited to this, and L"H"C ``The same can be said for HV C, etc. In this case, the combination is
If you use H''C* or He instead of as b, you can saturate the saturation first and then saturate the brightness, which is almost the same way as shown in Figures 4 and 5. ″b
If you use L" H reference or V, H instead of fist, and C fist or C instead of L", you can achieve a different method of saturation, which saturates the brightness and then saturates the saturation. can be easily inferred.

(発明の効果) 本発明は、色を表わす3つの入力信号のうちの2つ、ま
たはその2つの入力信号の上位ビットをアドレスとして
入力し、他の1つの入力信号の起点アドレスを出力する
起点アドレス生成メモリメモリと、その生成した起点ア
ドレスと他の1つの入力信号、またはその信号の上位ビ
ットとを加算することりより色補正メモリのアドレスを
得る加算器を有し、上記起点アドレスを出力装置なの表
色系の色再現範囲を考慮して色hlr正メセメモリ駄が
生じないように予め定めることができるので、色補正メ
モリの容量を従来に比べ大幅に削減することができる。
(Effects of the Invention) The present invention provides a starting point that inputs two of the three input signals representing colors or the upper bits of the two input signals as an address, and outputs the starting point address of the other one input signal. It has an address generation memory and an adder that obtains the address of the color correction memory by adding the generated starting point address and one other input signal or the upper bits of that signal, and outputs the starting point address. Since the color HLR can be predetermined in consideration of the color reproduction range of the color system so as not to cause waste, the capacity of the color correction memory can be significantly reduced compared to the conventional method.

また、本発明は上位ビットによりアドレス起点生成によ
るメモリの削減を行ない、下位ビットにより補間を用い
ることによるメモリの削減を行なう態様で実施すること
ができ、−届のメモリ容量の削減が可能となる。
Furthermore, the present invention can be implemented in such a manner that the memory is reduced by generating an address starting point using the upper bits, and the memory is reduced by using interpolation using the lower bits, making it possible to reduce the memory capacity. .

また、本発明は、出力装置の色再現範囲内に飽和させる
という機能の一部を、起点アドレス生成メモリに兼用さ
せる態様で実施することができ、その分回路構成が簡易
化できるという効果を存する。
Furthermore, the present invention has the effect that part of the function of saturating within the color reproduction range of the output device can be implemented in such a manner that the starting point address generation memory is also used, and the circuit configuration can be simplified accordingly. .

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の第1の実施例を示すブロック図である
。 第2図は、本発明の詳細な説明するために仮想した出力
袋はの色再現範囲とアドレスの割当ての一例を示す図で
ある。 第3図は本発明の第2の実施例を示すブロック図である
。 第4図は本発明の第3の実施例を示すブロック図である
。 第5図は本発明の第4の実施例を示すブロック図である
。 第6図はある出力装置の色再現範囲の一例を示す図であ
り、第7図はその概略を立体的に表わしたものである。 第8図は従来例の色も「正メモリの(1°り成を示す図
である。 1・・・色補正メモリ、2・・・起点アドレス生成メモ
リ、3・・・アドレス加算器、5・・・補間用回路、6
−1〜6−4・・・補間信号加算器、7・・・最大最小
メモリ、8.9・・・比較器、IO・・・下位ビット生
成メモリ。 第2図
FIG. 1 is a block diagram showing a first embodiment of the present invention. FIG. 2 is a diagram showing an example of the color reproduction range and address assignment of a hypothetical output bag for detailed explanation of the present invention. FIG. 3 is a block diagram showing a second embodiment of the invention. FIG. 4 is a block diagram showing a third embodiment of the present invention. FIG. 5 is a block diagram showing a fourth embodiment of the present invention. FIG. 6 is a diagram showing an example of the color reproduction range of a certain output device, and FIG. 7 is a schematic three-dimensional representation thereof. FIG. 8 is a diagram showing the (1° configuration) of the color corrector memory in the conventional example. 1...Color correction memory, 2...Starting point address generation memory, 3...Address adder, 5 ...interpolation circuit, 6
-1 to 6-4... Interpolation signal adder, 7... Maximum and minimum memory, 8.9... Comparator, IO... Lower bit generation memory. Figure 2

Claims (3)

【特許請求の範囲】[Claims] (1)第1の表色系の色を表わす3つの入力信号の内の
2つをアドレスとして入力し、出力装置の色再現範囲を
考慮してあらかじめ定められた起点アドレスを出力する
起点アドレス生成メモリと、 前記起点アドレス生成メモリの出力と他の1つの入力信
号の和を求めるアドレス加算器と、前記アドレス加算器
の出力をアドレスとして入力し、第2の表色系の色を表
わす信号を出力する色補正メモリと を有することを特徴とする色補正回路。
(1) Starting point address generation that inputs two of the three input signals representing the colors of the first color system as addresses and outputs a starting point address predetermined in consideration of the color reproduction range of the output device. a memory; an address adder for calculating the sum of the output of the starting point address generation memory and one other input signal; and inputting the output of the address adder as an address and generating a signal representing a color of a second color system. 1. A color correction circuit, comprising: a color correction memory for outputting.
(2)第1の表色系の色を表わす3つの入力信号の内の
2つの入力信号の一定数の上位ビットをアドレスとして
入力し、出力装置の色再現範囲を考慮してあらかじめ定
められた起点アドレスを出力する起点アドレス生成メモ
リと、 前記起点アドレス生成メモリの出力と他の1つの入力信
号の一定数の上位ビットの和を求めるアドレス加算器と
、 前記アドレス加算器の出力をアドレスとして入力し、第
2の表色系の色を表わす信号の一部を出力する色補正メ
モリと、 前記第1の表色系の色を表わす3つの入力信号から前記
一定数の上位ビットを除いた残りの下位ビットと前記ア
ドレス加算器の出力を入力し、補間用の補正量を表わす
補間信号を出力する補間用回路と、 前記色補正メモリの出力と前記補間用回路の出力を加算
し、第2の表色系の色を表わす信号を出力する補間信号
加算器と を有することを特徴とする色補正回路。
(2) A certain number of high-order bits of two input signals out of the three input signals representing the colors of the first color system are input as addresses, and a predetermined address is set in consideration of the color reproduction range of the output device. a starting point address generation memory that outputs a starting point address; an address adder that calculates the sum of a fixed number of upper bits of the output of the starting point address generating memory and one other input signal; and an address adder that inputs the output of the address adder as an address. a color correction memory that outputs a part of the signal representing the color of the second color system; and a color correction memory that outputs a part of the signal representing the color of the second color system, and the remainder after removing the predetermined number of upper bits from the three input signals representing the color of the first color system. an interpolation circuit that inputs the lower bits of the color correction memory and the output of the address adder and outputs an interpolation signal representing a correction amount for interpolation; and a second 1. A color correction circuit comprising: an interpolation signal adder that outputs a signal representing a color in a color system.
(3)、出力装置の色再現範囲外の色に対応する入力信
号があったとき、これを出力装置の色再現範囲内の色に
対応する信号に変換する手段を有し、 その変換する手段は、 起点アドレス生成メモリを、出力装置の色再現範囲外の
色に対応する第1の表色系の色を表わす2つの入力信号
に対しては、色再現範囲外の色を色再現範囲内の色に代
替するよう構成し、 第1の表色系の色を表わす2つの入力信号に対応して、
他の1つの入力信号の取り得る上限と下限を定める信号
を出力する最大最小メモリを設け、他の1つの入力信号
と最大最小メモリの前記上限下限の出力とを比較し、他
の1つの入力信号が前記上限下限の範囲外のとき範囲内
の値に代替する比較器を設け て成ることを特徴とする請求項(1)または(2)記載
の色補正回路。
(3) When there is an input signal corresponding to a color outside the color reproduction range of the output device, there is a means for converting this into a signal corresponding to a color within the color reproduction range of the output device; For two input signals representing colors of the first color system that correspond to colors outside the color reproduction range of the output device, the starting point address generation memory is configured to convert the colors outside the color reproduction range to within the color reproduction range. and corresponding to the two input signals representing the colors of the first color system,
A maximum/minimum memory is provided that outputs a signal that determines the upper and lower limits that one other input signal can take, and the other input signal is compared with the output of the upper and lower limits of the maximum/minimum memory, and the output of the other input signal is 3. The color correction circuit according to claim 1, further comprising a comparator that substitutes a value within the range when the signal is outside the upper and lower limits.
JP63224446A 1988-09-09 1988-09-09 Color correction circuit Expired - Fee Related JP2748427B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63224446A JP2748427B2 (en) 1988-09-09 1988-09-09 Color correction circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63224446A JP2748427B2 (en) 1988-09-09 1988-09-09 Color correction circuit

Publications (2)

Publication Number Publication Date
JPH0273779A true JPH0273779A (en) 1990-03-13
JP2748427B2 JP2748427B2 (en) 1998-05-06

Family

ID=16813901

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63224446A Expired - Fee Related JP2748427B2 (en) 1988-09-09 1988-09-09 Color correction circuit

Country Status (1)

Country Link
JP (1) JP2748427B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2260669A (en) * 1991-10-17 1993-04-21 Fuji Xerox Co Ltd Method for transforming color signals and apparatusfor the method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2260669A (en) * 1991-10-17 1993-04-21 Fuji Xerox Co Ltd Method for transforming color signals and apparatusfor the method
GB2260669B (en) * 1991-10-17 1995-11-08 Fuji Xerox Co Ltd Method for transforming color signals and apparatus for the method
US5475510A (en) * 1991-10-17 1995-12-12 Fuji Xerox Co., Ltd. Method for transforming color signals and apparatus for the method

Also Published As

Publication number Publication date
JP2748427B2 (en) 1998-05-06

Similar Documents

Publication Publication Date Title
JP2903807B2 (en) Color signal conversion method and apparatus
JP2924079B2 (en) Gamma correction circuit
JP2903808B2 (en) Color signal conversion method and apparatus
JPH09116776A (en) Color converter
JPS60216670A (en) Color correcting system
JP2906814B2 (en) Color signal converter
JPH0273779A (en) Color correction circuit
JPH05120416A (en) Color converter
JP2705178B2 (en) Color correction device
JPH0918727A (en) Color reproducing processor
JP2005269443A (en) Method and apparatus for image processing, program and recording medium
JPH0799586A (en) Color conversion device
JP3045245B2 (en) Gamma correction circuit
JP4296420B2 (en) Color image processing apparatus, color image processing method, color image processing program, and storage medium
JP3658095B2 (en) Image processing apparatus and method
JP2502957B2 (en) Image converter
JPS63272171A (en) Image data processing circuit
JPS6148276A (en) Color correction circuit
JPH0624005B2 (en) Gradation conversion circuit using lookup table
JPS6348965A (en) Picture processor
JPH1169188A (en) Color image processor
JP2000067233A (en) Color converting device and recording medium
JP2002237963A (en) Image processing method and image processing unit, and imaging device using them
JPH0583525A (en) Image decoding system
JP2007300638A (en) Color conversion apparatus and color conversion method

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees