JPH0261997A - Lighting device for discharge lamp - Google Patents
Lighting device for discharge lampInfo
- Publication number
- JPH0261997A JPH0261997A JP63213016A JP21301688A JPH0261997A JP H0261997 A JPH0261997 A JP H0261997A JP 63213016 A JP63213016 A JP 63213016A JP 21301688 A JP21301688 A JP 21301688A JP H0261997 A JPH0261997 A JP H0261997A
- Authority
- JP
- Japan
- Prior art keywords
- dimming
- circuit
- discharge lamp
- voltage
- switching element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000008859 change Effects 0.000 abstract description 16
- 230000007704 transition Effects 0.000 abstract description 5
- 239000003990 capacitor Substances 0.000 description 51
- 230000010355 oscillation Effects 0.000 description 23
- 238000010586 diagram Methods 0.000 description 10
- 238000004804 winding Methods 0.000 description 10
- 238000000034 method Methods 0.000 description 9
- 239000013256 coordination polymer Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 238000009499 grossing Methods 0.000 description 5
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 3
- 230000002441 reversible effect Effects 0.000 description 3
- 230000001960 triggered effect Effects 0.000 description 3
- 238000003079 width control Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 239000004575 stone Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 241000473945 Theria <moth genus> Species 0.000 description 1
- 239000006096 absorbing agent Substances 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000001172 regenerating effect Effects 0.000 description 1
- 239000003381 stabilizer Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
Landscapes
- Discharge-Lamp Control Circuits And Pulse- Feed Circuits (AREA)
Abstract
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は、インバータ装置を用いて放電灯を高周波点灯
させる放電灯点灯装置に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Industrial Application Field] The present invention relates to a discharge lamp lighting device for lighting a discharge lamp at high frequency using an inverter device.
[従来の技術]
従来、インバータ装置を用いて蛍光灯を高周波点灯させ
る放電灯点灯装置が広く用いられている。[Prior Art] Conventionally, discharge lamp lighting devices that use an inverter device to light fluorescent lamps at high frequencies have been widely used.
また、インバータ装置の出力を可変として蛍光灯を調光
点灯させる調光機能付きの電子安定器も知られている。Furthermore, electronic ballasts with a dimming function are known that vary the output of an inverter device to dimly light a fluorescent lamp.
さらに、より深い調光レベルまでの調光側御を可能とす
るために、間欠的に始動パルス電圧を印加し、この始動
パルス電圧の間の電圧を可変とすることにより、調光を
行う方式も提案されている。Furthermore, in order to enable dimming control to a deeper dimming level, a method of dimming is performed by applying a starting pulse voltage intermittently and making the voltage between these starting pulse voltages variable. has also been proposed.
[発明が解決しようとする課M]
ところが、上述のような調光機能付きの電子安定25を
用いて放電灯を調光した場合に、浅い調光レベル〈比較
的明るい調光レベル)において、放電灯のちらつきや光
出力急変を生じるという問題があり、また、放電灯の始
動時においても光出力急変を生じることがあった。[Problem M to be solved by the invention] However, when a discharge lamp is dimmed using the electronic stabilizer 25 with a dimming function as described above, at a shallow dimming level (relatively bright dimming level), There is a problem in that the discharge lamp flickers and the light output suddenly changes, and the light output sometimes suddenly changes even when the discharge lamp is started.
まず、浅い調光レベルにおける放電灯のちらつきや光出
力急変の原因について説明する。蛍光灯のような熱陰極
型の放電灯を一般の安定器を用いて点灯する場合、フィ
ラメントを予熱すると共に、ランプ電流となる電子がフ
ィラメントに衝突して、フィラメントが加熱されること
により、フィラメント上に輝点くスポット)が生成され
、この輝点より主たる電子が放出される。一方、調光安
定器においても、定格点灯時においては、−mの安定器
と同様の挙動を示すが、深いレベルまで調光した場合に
は、前述の電子とフィラメントの衝突が減少し、フィラ
メントの温度が低下するため、輝点が生成されにくくな
る。このため、蛍光灯を定格点灯状態から、より深いレ
ベルまで連続的に調光する場合、その過程において、輝
点の存在するモードから輝点の存在しないモードへと移
行する調光レベルが存在することとなる。この結果、前
記調光レベルの前後で放電灯の光出力急変が生じたり、
その過渡的状態において、点灯モードが不安定となって
、放電灯のちらつきを生じるものと考えられる。First, the causes of flickering and sudden changes in light output of discharge lamps at shallow dimming levels will be explained. When a hot cathode discharge lamp such as a fluorescent lamp is lit using a general ballast, the filament is preheated and the electrons that form the lamp current collide with the filament, heating it and causing the filament to heat up. A bright spot) is generated, and the main electrons are emitted from this bright spot. On the other hand, dimming ballasts exhibit the same behavior as -m ballasts at rated lighting, but when dimmed to a deep level, the collisions between the electrons and filament described above decrease, and the filament As the temperature decreases, bright spots are less likely to be generated. For this reason, when a fluorescent lamp is continuously dimmed from its rated lighting state to a deeper level, there is a dimming level in the process that transitions from a mode with bright spots to a mode with no bright spots. That will happen. As a result, the light output of the discharge lamp suddenly changes before and after the dimming level, or
It is thought that in this transient state, the lighting mode becomes unstable, causing the discharge lamp to flicker.
次に、放電灯始動時における光出力急変について説明す
る。説明のために、放電灯を理想的なインピーダンス成
分、すなわちランプ電圧が放を開始電圧より小さければ
抵抗が無限大であり、放電開始電圧以上であれば導電体
として有限な抵抗値を持つ成分と、現実の放電灯のイン
ピーダンス成分とに別けて考える。Next, a sudden change in light output at the time of starting the discharge lamp will be explained. For the purpose of explanation, a discharge lamp can be considered as an ideal impedance component, that is, if the lamp voltage is lower than the discharge starting voltage, the resistance is infinite, and if it is above the discharge starting voltage, it is a component with a finite resistance value as a conductor. , and the impedance component of an actual discharge lamp.
第7図において、ランプ電圧v1aを放電開始電圧以上
に昇圧して、放電灯1aを始動するわけであるが、ラン
プ電圧V1aを昇圧する際に、放電を開始しない状態で
は理想的なインピーダンス成分Z。In FIG. 7, the discharge lamp 1a is started by increasing the lamp voltage V1a to a discharge starting voltage or higher, but when increasing the lamp voltage V1a, an ideal impedance component Z is generated when the discharge is not started. .
は無限大であり、その電流Izoは零である。一方、現
実の放電灯のインピーダンス成分Zlは有限であるため
、■la/Z1なる電流Iz、が流れることとなる。そ
して、ランプ電圧Vfaを更に昇圧し、ランプ電圧V1
aが放電開始電圧に達した瞬間、インピーダンス成分Z
0は有限の抵抗値Z。1を持つこととなる。このため、
今までI z、= Oであったのが、V j!a /
Z o+なる電流が追加的に流れ始めることとなり、結
果として、放電灯の光出力は急激に増大することとなる
。is infinite, and its current Izo is zero. On the other hand, since the impedance component Zl of an actual discharge lamp is finite, a current Iz of la/Z1 flows. Then, the lamp voltage Vfa is further boosted, and the lamp voltage V1
At the moment a reaches the discharge starting voltage, the impedance component Z
0 is a finite resistance value Z. 1. For this reason,
Until now, I z, = O was V j! a /
An additional current Z o+ begins to flow, and as a result, the light output of the discharge lamp increases rapidly.
ここで、インピーダンス成分2、.2 、に流れる電流
■に対し、インダクタのような電流制限要素を用いて急
峻な電流変化を抑制した場合においても、今までインピ
ーダンス成分z1のみに流れていた電流Iz、がインピ
ーダンス成分Z0にも分流されることとなり、放電灯の
光出力は急激に増大する。Here, impedance components 2, . 2. Even when a current limiting element such as an inductor is used to suppress a steep current change in the current ■ flowing in , the current Iz, which previously flowed only in the impedance component z1, is also shunted to the impedance component Z0. As a result, the light output of the discharge lamp increases rapidly.
以上、放電灯始動時における光出力急変の原理について
簡単に説明したが、放電灯と並列にインピーダンス素子
が接続された安定器においては、そのインピーダンス素
子が上述のインピーダンス成分Z1に並列接続される訳
であるから、光出力急変はより激しいものとなる。The principle of sudden changes in light output when starting a discharge lamp has been briefly explained above, but in a ballast in which an impedance element is connected in parallel with the discharge lamp, the impedance element is connected in parallel to the impedance component Z1 mentioned above. Therefore, the sudden change in light output becomes more severe.
本発明はこのような点に鑑みてなされたものであり、そ
の目的とするところは、定格点灯状態から深いレベルま
で調光しても、放電灯のちらつきや光出力の急変を生じ
ることがなく、安定な始動並びに調光点灯が行える放電
灯点灯装置を提供することにある。The present invention has been made in view of these points, and its purpose is to provide a discharge lamp that does not flicker or suddenly change its light output even when the light is dimmed from the rated lighting state to a deep level. An object of the present invention is to provide a discharge lamp lighting device that can perform stable starting and dimming lighting.
[課題を解決するための手段]
本発明に係る放電灯点灯装置にあっては、上記の課題を
解決するために、第1図に示すように、高周波発生回路
1と、高周波発生回路1の負荷となる放電灯2と、高周
波発生回路1の負荷電流休止区間を制御する第1の調光
制御手段3と、負荷電流休止区間制御以外の負荷電力制
御を行う第2の調光制御手段4とを備えることを特徴と
するものである。[Means for Solving the Problems] In order to solve the above problems, in the discharge lamp lighting device according to the present invention, as shown in FIG. A discharge lamp 2 serving as a load, a first dimming control means 3 that controls the load current rest period of the high frequency generation circuit 1, and a second dimming control means 4 that performs load power control other than load current rest period control. It is characterized by comprising the following.
ここで、上記放電灯2の始動時及びフィラメントに輝点
が生成されない調光レベルにおいては、必ず負荷電流休
止区間が存在するように調光制御を行うものである。し
たがって、放電灯2の光出力を減光する場合には、第1
の調光制御手段3により負荷電流休止区間を長くして減
光した後、第2の調光制御手段4により更に減光し、反
対に、光出力を増光する場合には、第2の調光制御手段
4により増光した後、第1の調光制御手段3により負荷
電流休止区間を短くして更に増光するものである。Here, at the time of starting the discharge lamp 2 and at a dimming level at which no bright spot is generated on the filament, dimming control is performed so that there is always a load current rest period. Therefore, when reducing the light output of the discharge lamp 2, the first
After the dimming control means 3 lengthens the load current pause period and dims the light, the second dimming control means 4 further dims the light.On the other hand, when increasing the light output, the second dimming control means 4 increases the light output. After the light control means 4 increases the brightness, the first dimming control means 3 shortens the load current pause period to further increase the brightness.
なお、第2の調光制御手段4による調光制御区間しは4
0μsecよりも大きく設定し、この調光制御区間tと
第1の調光制御手段3によるランプ電流休止区間とを合
わせた時間Tは2Q請sec未満とし、ランプ電流休止
区間を最大としたときのし/Tの値、つまりLETの最
小値は115以下に設定することが7ましい。Note that the dimming control section by the second dimming control means 4 is 4.
The total time T of this dimming control section t and the lamp current stop period by the first dimming control means 3 is set to be larger than 0 μsec, and the lamp current stop period is set to the maximum. It is preferable to set the value of /T, that is, the minimum value of LET, to 115 or less.
[作用]
本発明にあっては、このように、放電灯2が始動しなと
き、及びフィラメントに輝点が生成されないときには、
ランプ電流休止区間が必ず存在するものとしたから、巨
視的に見た場合、ランプ電流の変化量が小さくなり、放
電灯のちらつきや、光出力急変を防Ii:することがで
きるものである。[Function] According to the present invention, as described above, when the discharge lamp 2 does not start and when no bright spot is generated on the filament,
Since it is assumed that a lamp current stop period always exists, the amount of change in lamp current becomes small when viewed macroscopically, and flickering of the discharge lamp and sudden changes in light output can be prevented.
また、ランプ電流休止区間制御のみを用いる調光制御に
比べると、調光制御の自由度が大きくなっているため、
放電灯の光出力が低いときに、ちらつきや光出力急変が
最も生じにくいように、ランプ電流休止区間を設定でき
るものである。特に、第1の調光制御手段と第2の調光
制御手段の動作区間を適切に設定すれば、放電灯のちら
つき、光出力急変を人間の眼に感じさせないレベルまで
低減することが可能となるものである。In addition, compared to dimming control that only uses lamp current pause interval control, the degree of freedom in dimming control is greater.
When the light output of the discharge lamp is low, the lamp current pause interval can be set so that flickering and sudden changes in light output are least likely to occur. In particular, by appropriately setting the operating range of the first dimming control means and the second dimming control means, it is possible to reduce the flickering of the discharge lamp and sudden changes in light output to a level that is not noticeable to the human eye. It is what it is.
[実施例1]
第1図は本発明の最も基本的な実施例のブロック回路図
である。この放電灯点灯装置において、放電灯2の光出
力を増光する場合には、まず、調光信号■により、第2
の調光制御手段4で増光するものとする。このとき、ラ
ンプ電流112aには休止区間が存在するものとする。[Embodiment 1] FIG. 1 is a block circuit diagram of the most basic embodiment of the present invention. In this discharge lamp lighting device, when increasing the light output of the discharge lamp 2, first, the second
It is assumed that the brightness is increased by the dimming control means 4. At this time, it is assumed that there is a pause section in the lamp current 112a.
第2の調光制御手段4で増光した後、調光信号Iにより
、第1の調光制御手段3でランプ電流の休止区間を狭め
て増光し、定格点灯に至らせるものとする。ただし、第
1の調光制御手段3による調光制御に移行する前に、放
電灯2の始動及び輝点生成による点灯モードへの移行は
完全に行われているものとする。After the second dimming control means 4 increases the brightness, the first dimming control means 3 narrows the pause period of the lamp current and increases the brightness to reach the rated lighting according to the dimming signal I. However, it is assumed that before shifting to dimming control by the first dimming control means 3, the starting of the discharge lamp 2 and the transition to the lighting mode by bright spot generation are completely performed.
なお、放電灯2を減光する場合には、増光とは全く逆の
過程により減光するものとする。In addition, when dimming the discharge lamp 2, it is assumed that the dimming is performed by a process completely opposite to the process of increasing the luminosity.
このように制御することによって、放電灯2の始動と、
輝点生成による点灯モードと輝点生成によらない点灯モ
ードとの移行が、第2の調光制御手段4による調光時に
行われることとなる。その場合、ランプ電流休止区間が
存在するため、ランプ電流休止区間が存在しない従来の
調光制御方式に比べて、巨視的に見たランプ電流の変化
量が少なくなり、放電灯2のちらつきや光出力急変を回
避できることとなる。By controlling in this way, the discharge lamp 2 can be started,
The transition between the lighting mode based on bright spot generation and the lighting mode not based on bright spot generation is performed during dimming by the second dimming control means 4. In that case, since there is a lamp current pause period, the amount of change in the lamp current from a macroscopic perspective is smaller compared to the conventional dimming control method in which there is no lamp current pause period, and the flickering of the discharge lamp 2 and the light This makes it possible to avoid sudden changes in output.
[実施例2]
第2図は本発明の池の実施例のブロック図である。本実
施例にあっては、より深いレベルまで安定して調光でき
るように、低光束安定点灯手段5を備えたものである。[Embodiment 2] FIG. 2 is a block diagram of an embodiment of a pond of the present invention. In this embodiment, a low luminous flux stable lighting means 5 is provided so that the light can be stably adjusted to a deeper level.
その具体的な回路構成を第3図に示す、第3図(a)は
主回路の構成を示しており、同図(b)は制御回路の構
成を示している。The specific circuit configuration is shown in FIG. 3. FIG. 3(a) shows the configuration of the main circuit, and FIG. 3(b) shows the configuration of the control circuit.
まず、主回路の構成について設明する。商用交流電源A
Cには、正の半サイクルで導通するダイオードD、を
介してコンデンサC3が接続されると共に、負の半サイ
クルで導通するダイオードD2を介してコンデンサC1
が接続されている。各コンデンサC、、C4には抵抗R
,,R,がそれぞれ並列接続されている。コンデンサC
3、C4は直列に接続されており、コンデンサC1の正
端子とコンデンサC4の負端子の間には、商用交流電源
ACを倍電圧整流及び平滑した高い直流電圧が得られる
。First, the configuration of the main circuit will be explained. Commercial AC power supply A
A capacitor C3 is connected to C through a diode D that conducts during the positive half cycle, and a capacitor C1 is connected to C through a diode D2 that conducts during the negative half cycle.
is connected. Each capacitor C, C4 has a resistor R
,,R, are connected in parallel. Capacitor C
3 and C4 are connected in series, and between the positive terminal of the capacitor C1 and the negative terminal of the capacitor C4, a high DC voltage obtained by voltage double rectification and smoothing of the commercial AC power supply AC is obtained.
なお、商用交流電源ACとダイオードD 1. D 2
の間に挿入されたフィルタ回路は、コンデンサCC2と
1−ランスT1及び非線形抵抗素子ZNRよりなり、高
周波ノイズが電源ラインに漏洩することを防止している
。また、ヒユーズFは過電流防止用である。In addition, commercial AC power supply AC and diode D1. D2
The filter circuit inserted between the capacitor CC2, the lance T1, and the nonlinear resistance element ZNR prevents high frequency noise from leaking into the power supply line. Further, the fuse F is for overcurrent prevention.
コンデンサC1の正端子は、パワーMO3FIETより
なるスイッチング素子Q1と、限流用のインダクタしl
を介して、平滑用のコンデンサC5の正端子に接続され
ている。コンデンサC7の負端子は、コンデンサC1の
負端子に接続されると共に、フライホイール電流通電用
のダイオードD。The positive terminal of the capacitor C1 is connected to a switching element Q1 made of a power MO3FIET and a current-limiting inductor l.
It is connected to the positive terminal of the smoothing capacitor C5 through the . The negative terminal of the capacitor C7 is connected to the negative terminal of the capacitor C1, and a diode D for conducting flywheel current.
のアノード・カソード間を介して、スイッチング素子Q
1とインダクタL1の接続点に接続されている。コンデ
ンサC3の両端には抵抗R3が並列接続されている。ス
イッチング素子Q1がオンされると、コンデンサC、、
C、から、スイッチング素子Q、、インダクタL1を介
してコンデンサC5に電流が流れ、インダクタL、には
電磁エネルギーが蓄積される。スイッチング素子Q、が
オフされると、インダクタL1の電磁エネルギーがダイ
オードD、を介してコンデンサC6に放出される。これ
によって、周知の降圧チョッパー回路を構成している。The switching element Q is connected between the anode and cathode of
1 and the inductor L1. A resistor R3 is connected in parallel to both ends of the capacitor C3. When switching element Q1 is turned on, capacitor C,...
Current flows from C to capacitor C5 via switching element Q and inductor L1, and electromagnetic energy is accumulated in inductor L. When switching element Q is turned off, the electromagnetic energy of inductor L1 is released through diode D to capacitor C6. This constitutes a well-known step-down chopper circuit.
このコンデンサC9に充電される直流電圧は、コンデン
サC) 、 C4の直列回路に得られる電圧よりも低い
。The DC voltage charged to this capacitor C9 is lower than the voltage obtained in the series circuit of capacitors C) and C4.
コンデンサC9に得られた直流電圧は、逆流阻止用のダ
イオードD4を介して、パワーMO3FETよりなるス
イッチング素子Q3.Q、の直列回路に印加されている
。一方のスイッチング素子Q4の両端には、直流分カッ
l−用の結かコンデンサC6と、インダクタL2を介し
て、放電灯1aと共振用コンデンサC7の並列回路が接
続されている。スイッチング素子Q、、Q、は交互にオ
ン、オフされ、これによって、スイッチング素子Q、の
両端には、矩形波状の電圧が発生する。この矩形状の電
圧は、直流分カット用の結合コンデンサC6を介して、
インダクタL2と共振用コンデンサC1よりなる■−〇
直列共振回路に交流電圧として印加され、コンデンサC
7の両端に共振作用によって生じる高電圧により放電灯
jaが始動・点灯する。The DC voltage obtained across the capacitor C9 is passed through a reverse current blocking diode D4 to a switching element Q3. Q, is applied to the series circuit. A parallel circuit of the discharge lamp 1a and a resonance capacitor C7 is connected to both ends of one switching element Q4 via a DC coupling capacitor C6 and an inductor L2. Switching elements Q, , Q are alternately turned on and off, thereby generating a rectangular wave voltage across switching element Q. This rectangular voltage is passed through a coupling capacitor C6 for cutting the DC component,
An AC voltage is applied to the ■-〇 series resonant circuit consisting of an inductor L2 and a resonant capacitor C1, and the capacitor C
The discharge lamp ja is started and lit by the high voltage generated at both ends of the lamp 7 by the resonance effect.
一方、コンデンサC、、C、の直列回路に得られた高い
直流電圧は、パワーMO3FETよりなるスイッチング
素子Q2.Q、の直列回路に印加されている。スイッチ
ング素子Q、の両端には、上述のように、結合コンデン
サC6を介してLC共振回路を含む負荷回路が接続され
ている。したがって、上述のスイッチング素子Q、、Q
、の直列回路を含む回路を第1の高周波発生回路とすれ
ば、このスイッチング素子Q2.Q、の直列回路を含む
回路は第2の高周波発生回路を構成しており、両者はス
イッチング素子Q4と、結合コンデンサC6、及び負荷
回路を共用している0以上の第1及び第2の高周波発生
回路を含めて、第2図に示す高周波発生回路1が構成さ
れている。ここで、スイッチング素子Q、、Q、よりな
る高周波発生回路は始動・点灯維持用インバータを構成
しており、スイッチング素子Q、、Q4よりなる高周波
発生回路は調光用インバータを構成している。前者は、
ダイオードD、、D、、抵抗R,,R2、コンデンサC
y 、 C<から成る倍圧整流平滑回路から給電されて
おり、その電源電圧は約282vである。また、後者は
前記倍圧整流平滑回路の出力をスイッチング素子Q1と
ダイオードD3、インダクタL1、コンデンサC9及び
抵抗R1より構成される降圧チョッパー回路の出力電圧
を電源としている。On the other hand, the high DC voltage obtained in the series circuit of capacitors C, , C, is applied to the switching element Q2. Q, is applied to the series circuit. As described above, a load circuit including an LC resonant circuit is connected to both ends of the switching element Q through the coupling capacitor C6. Therefore, the switching elements Q, ,Q
, the switching element Q2. A circuit including a series circuit of Q constitutes a second high frequency generation circuit, and both of them share a switching element Q4, a coupling capacitor C6, and a load circuit. Including the generation circuit, the high frequency generation circuit 1 shown in FIG. 2 is configured. Here, the high frequency generation circuit made up of switching elements Q, , Q constitutes an inverter for starting and maintaining lighting, and the high frequency generation circuit made up of switching elements Q, , Q4 constitutes a dimming inverter. The former is
Diodes D, ,D, ,resistors R, ,R2, capacitors C
Power is supplied from a voltage doubler rectifier and smoothing circuit consisting of y, C<, and its power supply voltage is approximately 282V. The latter uses the output of the voltage doubler rectifying and smoothing circuit as a power source, and the output voltage of a step-down chopper circuit composed of a switching element Q1, a diode D3, an inductor L1, a capacitor C9, and a resistor R1.
インダクタL2とコンデンサC7を含む共振系について
は、最低調光レベルでの始動時、すなわち始動・点灯維
持用インバータが4周期動作した後、調光用インバータ
が4周期動作した状態で、放電灯1aが始動し、且つ0
.5%未満の調光レベルとなるように、また、全点灯時
、すなわち常に282Vを給電されている状態では、ラ
ンプ電流が定格電流以上流れるように設計されている。Regarding the resonance system including inductor L2 and capacitor C7, when starting at the lowest dimming level, that is, after the inverter for starting and maintaining lighting has operated for four cycles, and with the inverter for dimming operating for four cycles, the discharge lamp 1a starts and 0
.. The lamp is designed so that the dimming level is less than 5%, and the lamp current flows above the rated current when the lamp is fully lit, that is, when 282V is always being supplied.
なお、ダイオードD4は、スイッチング素子Q2がオン
したときに、スイッチング素子Q、のトレイン・ソース
間に寄生する逆並列ダイオードを介して、コンデンサC
3,C、から降圧チョッパー回路のコンデンサC5に電
流が逆流することを防ぐために設けられている。コンデ
ンサc3とスイッチング素子Q2の間には、ダイオード
D、に相当する素子が設けられていないが、これはコン
デンサC、、C、の電圧がコンデンサC1の電圧よりも
高いので、スイッチング素子Q、がオンしても、スイッ
チング素子Q2のドレイン・ソース間に寄生する逆並列
ダイオードを介して、コンデンサC5がらコンデンサC
、、C4に電流が流れ込む恐れはないからである。Note that when the switching element Q2 is turned on, the diode D4 connects the capacitor C via an anti-parallel diode parasitic between the train and source of the switching element Q.
3, C, is provided to prevent current from flowing backward into the capacitor C5 of the step-down chopper circuit. An element equivalent to the diode D is not provided between the capacitor c3 and the switching element Q2, but this is because the voltage of the capacitors C, C, is higher than the voltage of the capacitor C1, so the switching element Q is Even if the switching element Q2 is turned on, the capacitor C5 is
This is because there is no risk of current flowing into C4.
次に、第3図(b)に示す制御回路部について説明する
。スイッチング素子Q、の駆動回路は、トランスT1゜
と抵抗R,,,R,,及びダイオードDIGD I+よ
りなる。 +−ランスT I Oの1次巻線のセンター
タップは$11御電源に接続され、1次巻線の一端は駆
動用スイッチング素子QIIを介して接地され、1次巻
線の他端はダイオードD1゜を介して接地されている。Next, the control circuit section shown in FIG. 3(b) will be explained. The driving circuit for the switching element Q consists of a transformer T1, resistors R, , R, and a diode DIGD I+. The center tap of the primary winding of the +- lance TIO is connected to the $11 power supply, one end of the primary winding is grounded via the driving switching element QII, and the other end of the primary winding is connected to the diode. It is grounded via D1°.
+−ランスT10の2次巻線の一端はスイッチング素
子Q4のソースに接続され、他端は順バイアス用の抵抗
Rl ?及び逆バイアス用のダイオードD11を介して
スイッチング素子Q4のゲートに接続されている。スイ
ッチング素子Q4のゲート・ソース間には、抵抗RIM
が並列接続されている。One end of the secondary winding of the +- lance T10 is connected to the source of the switching element Q4, and the other end is connected to the forward bias resistor Rl? and is connected to the gate of the switching element Q4 via a reverse bias diode D11. A resistor RIM is connected between the gate and source of the switching element Q4.
are connected in parallel.
今、駆動用スイッチング素子Q、がオンされて、トラン
スT1゜の1次巻線の一端が接地されると、トランスT
1゜の1次巻線のセンタータップに印加された制91I
電源により1次巻線に電流が流れ、トランスT 1 o
の2次巻線に接続された抵抗R+ t 、 RIHの直
列回路に電流が流れて、抵抗RIIの両端に生じる電圧
により、スイッチング素子Q、のゲート・ソース間が順
バイアスされて、スイッチング素子Q、がオンされるも
のである0次に、駆動用スイッチング素子Q11がオフ
されて、トランスTIOの1次巻線に流れる電流が断た
れると、この電流を流し続けるべく、ダイオードDIO
を介して制御電源に回生電流が流れる。このとき、トラ
ンスT。の2次巻線には逆起電力が発生し、ダイオード
D、を介して抵抗R11+に流れる電流により、抵抗R
18の両端にはスイッチング素子Q、のゲートソース間
を逆バイアスする電圧が発生し、ゲートソース間容量の
N積電荷は急速に放電され、スイッチング素子Q、は速
やかにオフされるものである。Now, when the driving switching element Q is turned on and one end of the primary winding of the transformer T1 is grounded, the transformer T
91I applied to the center tap of the primary winding of 1°
Current flows through the primary winding due to the power supply, and the transformer T 1 o
Current flows through the series circuit of resistors R+t and RIH connected to the secondary winding of Q, and the voltage generated across resistor RII forward biases the gate and source of switching element Q. , is turned on. Next, when the driving switching element Q11 is turned off and the current flowing to the primary winding of the transformer TIO is cut off, the diode DIO is turned on to continue flowing this current.
A regenerative current flows to the control power supply through the At this time, transformer T. A back electromotive force is generated in the secondary winding of , and the current flowing through the diode D to the resistor R11+ causes the resistor R
A voltage that reverse biases the gate and source of the switching element Q is generated across the switching element 18, the N product charge of the gate-source capacitance is rapidly discharged, and the switching element Q is quickly turned off.
パワーMOSFETよりなるスイッチング素子Q2.Q
、の駆動回路も同様の構成を有し、同様の動作を行う。Switching element Q2 consisting of a power MOSFET. Q
The drive circuits of , have similar configurations, and perform similar operations.
つまり、スイッチング素子Q、の駆動回路を構成するト
ランスTl+と抵抗R,,,R2゜及びダイオードD
I2.D 、0、スイッチング素子Q2の駆動回路を構
成するトランスT12と抵抗R2,。In other words, the transformer Tl+, the resistors R,..., R2°, and the diode D constitute the drive circuit of the switching element Q.
I2. D, 0, a transformer T12 and a resistor R2, which constitute a drive circuit for the switching element Q2.
R22及びダイオードD I4.D I5は、上述のス
イッチング素子Q4の駆動回路を構成するトランスTl
。R22 and diode DI4. DI5 is a transformer Tl that constitutes the drive circuit of the switching element Q4 described above.
.
と抵抗R,,,R,,及びダイオードD、。、Dllに
それぞれ対応する。よって、これらについての重複する
説明は省略する。and resistors R,,,R,, and diodes D,. , Dll, respectively. Therefore, redundant explanations regarding these will be omitted.
制fit源については特に図示していないが、商用交流
電源ACから降圧トランスと全波整流器及び平滑コンデ
ンサを用いて得ることができる。また、そのアースライ
ンをスイッチング素子Q1のソースと一致させておけば
、スイッチング素子Qの駆動回路はトランス’T”to
〜TI2のような絶縁要素を用いずに構成することがで
きる。もっとも、本実施例において、スイッチング素子
Q1をトランスを介さずに直接駆動しているのは、後述
のように、スイッチング素子Q、のオン・デユーティの
変化幅を大きくするためである。Although a fit control source is not particularly shown, it can be obtained from a commercial AC power supply using a step-down transformer, a full-wave rectifier, and a smoothing capacitor. In addition, if the ground line is made to match the source of switching element Q1, the driving circuit of switching element Q can be connected to the transformer 'T'' to
~Can be constructed without using insulating elements such as TI2. However, in this embodiment, the reason why the switching element Q1 is directly driven without using a transformer is to increase the variation range of the on-duty of the switching element Q, as will be described later.
発振回路丁C,はチョッパー用スイッチング素子Q、の
駆動信号を発振しており、発振回路IC2はインバータ
用スイッチング素子Q2〜Q4の駆動信号を発振してい
る。これらの発振回路IC+、IC2は、いずれもスイ
ッチングレギュレータ用の副扉用IC(日本電気株式会
社製造μPC494C)よりなる。この制御用ICは、
周知のように、電源端子(12番ピン)とアース端子(
7#ピン)の間に$!I #電源を印加されて使用され
、コンデンサ端子(5′#ビン)とアース端T−間に接
続されるコンデンサと、抵抗端子(6番ビン)とアース
端子間に接続される抵抗との時定数に応じた周波数で発
振する発振器を内蔵している。その第1の発振出力は、
第1のオープンコレクタ端子(8番ビン)と第1のオー
ブンエミッタ端子(9番ビン)の間が短絡される状態と
開放される状態が交番することにより得られ、第2の発
振出力は、第2のオーブンコレクタ端’7’(11番ビ
ン)と第2のオープンエミッタ端子(10番ビン)の間
が短絡される状態と開放される状態が交番することによ
り得られる。ここで、出力制御端子(13番ビン)企ア
ースレベルに落としたときには、1石用のシンブール・
エンド動作を行い、第1の発振出力は第2の発振出力と
一致するものであり、出力側tn端子3基準電圧出力端
子(14番ビン)に得られる基準電圧Vrefのレベル
に設定したときには、2石用のプッシュプル動作を行い
、第1の発振出力と第2の発振出力は所定のデッドオフ
タイムを経て、反対の状態を取る。このデッドオフタイ
ムは、基準電圧Vrer又は制御;源Vccのレベル登
分圧して、デッドオフタイム制御端子(4番ビン)に入
力することにより、設定できる。なお、非反転入力端子
(1番ビン、16番ビン)と反転入力端子(2番ピン、
15番ピン)は、パルス幅制御用のコンパレータの入力
端子であり、パルス幅刊御を行わない場合には、前者を
アースレベルにプルダウンし、復音を制御電源VCCの
レベルにプルアップしておくものである。また、フィー
ドバック端子(3番ビン)はパルス幅制御用の帰還入力
端子であり、使用しない場合には開放しておくものであ
る。The oscillation circuit C, oscillates a drive signal for the chopper switching element Q, and the oscillation circuit IC2 oscillates a drive signal for the inverter switching elements Q2 to Q4. Both of these oscillation circuits IC+ and IC2 are composed of sub-door ICs (μPC494C manufactured by NEC Corporation) for switching regulators. This control IC is
As is well known, the power terminal (pin 12) and the ground terminal (
7# pin) between $! I #When the power is applied and the capacitor is connected between the capacitor terminal (bin 5'#) and the ground terminal T-, and the resistor is connected between the resistor terminal (bin 6) and the ground terminal. It has a built-in oscillator that oscillates at a frequency that corresponds to a constant. Its first oscillation output is
The second oscillation output is obtained by alternately shorting and opening the first open collector terminal (bin 8) and the first oven emitter terminal (bin 9). This is obtained by alternating between a short-circuited state and an open state between the second oven collector end '7' (bin 11) and the second open emitter terminal (bin 10). Here, when the output control terminal (bin 13) is lowered to earth level, the thimble for one stone is
When the end operation is performed, the first oscillation output matches the second oscillation output, and when set to the level of the reference voltage Vref obtained at the output side tn terminal 3 reference voltage output terminal (bin 14), A push-pull operation for two stones is performed, and the first oscillation output and the second oscillation output take opposite states after a predetermined dead-off time. This dead-off time can be set by inputting the reference voltage Vrer or the level-graded voltage of the control source Vcc to the dead-off time control terminal (bin 4). Note that the non-inverting input terminals (bin 1, bin 16) and the inverting input terminals (pin 2,
Pin 15) is the input terminal of a comparator for pulse width control. When pulse width control is not performed, the former is pulled down to the ground level, and the second one is pulled up to the level of the control power supply VCC. It is something to keep. Further, the feedback terminal (bin 3) is a feedback input terminal for pulse width control, and is left open when not in use.
本実施例にあっては、発振回路IC,の電源端子(12
mビン)をホII御電源に接続し、アース端子(7番ビ
ン)及び非反転入力端子(1番ビン、16番ビン)をア
ースラインに接続17、抵抗R20を介して反転入力端
子(2″gビン、15番ビン)を制OII電源Vccに
プルアップしている。出力制御端子(13番ビン)は基
準電圧出力端子(14番ビン)と接続してプッシュプル
動作させているが、第1及び第2の発振出力(8番〜1
1番ビン)は使用していない。コンデンサ端子(5番ピ
ン)に接続されたコンデンサC1゜と、抵抗端子(6番
ビン)に接続された可変抵抗VR,の時定数により、発
振回路■C1の発振周期が決定される。コンデンサC5
゜の電圧は、発振周期に応じて上昇と降下を繰り返すが
、この電圧はコンパレータCP、の非反転入力端子に印
加されている。コンパレータCP +の反転入力端子に
は、制御電源電圧を可変抵抗V R2にて分圧した基準
電圧が印加されている。コンパレータCP1は、例えば
μPC272のようなオーブンコレクタ出力の電圧比較
器である1本実施例では、コンパレータCP、の出力は
抵抗R11を介してm制御電源電圧にプルアップされる
と共に、否定回路G、〜G3にて反転及び波形整形して
MOSFETよりなるスイッチング素子QIoのゲート
に印加されている。スイッチング素子Q1゜のソースは
アースラインに接続され、ドレインは抵抗R1□を介し
て制御電源電圧にプルアップされている。このスイッチ
ング素子Q1oのドレイン・ソース間に生じる電圧は、
チョッパー回路のスイッチング素子Q、のゲート・ソー
ス間に印加されており、スイッチング素子Q、を駆動し
ている。In this embodiment, the power supply terminal (12
Connect the ground terminal (bin 7) and non-inverting input terminals (bin 1, 16) to the ground line 17, and connect the inverting input terminal (bin 2) to the earth line via resistor R20. The output control terminal (bin 13) is connected to the reference voltage output terminal (bin 14) for push-pull operation. First and second oscillation outputs (No. 8 to 1
1 bottle) is not used. The oscillation period of the oscillation circuit C1 is determined by the time constants of the capacitor C1° connected to the capacitor terminal (pin No. 5) and the variable resistor VR connected to the resistor terminal (pin No. 6). capacitor C5
The voltage at .degree. repeatedly rises and falls depending on the oscillation period, but this voltage is applied to the non-inverting input terminal of the comparator CP. A reference voltage obtained by dividing the control power supply voltage by a variable resistor VR2 is applied to the inverting input terminal of the comparator CP+. The comparator CP1 is an oven collector output voltage comparator such as μPC272. In this embodiment, the output of the comparator CP1 is pulled up to the m control power supply voltage via the resistor R11, and the inverter G, It is inverted and waveform-shaped at ~G3 and applied to the gate of the switching element QIo made of MOSFET. The source of the switching element Q1° is connected to the ground line, and the drain is pulled up to the control power supply voltage via a resistor R1□. The voltage generated between the drain and source of this switching element Q1o is
It is applied between the gate and source of the switching element Q of the chopper circuit, and drives the switching element Q.
コンパレータCP、の非反転入力端子に印加されるコン
デンサC1゜の電圧が、反転入力端子に印加される基準
電圧よりも高くなると、コンパレータCP +の出力は
High”レベルとなり、否定回路G、〜G3を介して
スイッチング素子Q10のゲート電位は“Lo−”レベ
ルとなって、スイッチング素子Q I Oがオフとなり
、スイッチング素子Q1のゲート・ソース間電圧が“H
igh”レベルとなるので、スイッチング素子Q、がオ
ンとなる。また、コンパレータCP、の非反転入力端子
に印加されるコンデンサCIQの電圧が、反転入力端子
に印加される基準電圧以下になると、コンパレータCP
1の出力は°’Lou+”レベルとなり、否定回路G1
〜G、を介してスイッチング素子Q toのゲート電位
は“High”レベルとなって、スイッチング素子Q
toがオンとなり、スイッチング素子Q、のゲート・ソ
ース間電圧が“LoII+”レベルとなるので、スイッ
チング二子Q、はオフとなる。したがって、コンパレー
タCP、の反転入力端子に印加される基準電圧を可変抵
抗VR,にて操作することにより、スイッチング素子Q
、のオン・デユーティを制御することができ、降圧チョ
ッパー回路の出力電圧をInすることができるものであ
る。When the voltage of the capacitor C1° applied to the non-inverting input terminal of the comparator CP becomes higher than the reference voltage applied to the inverting input terminal, the output of the comparator CP+ becomes High" level, and the inverting circuit G, ~G3 The gate potential of the switching element Q10 becomes "Lo-" level through the switching element Q10, the switching element QIO turns off, and the gate-source voltage of the switching element Q1 becomes "H" level.
high” level, so the switching element Q is turned on. Also, when the voltage of the capacitor CIQ applied to the non-inverting input terminal of the comparator CP becomes lower than the reference voltage applied to the inverting input terminal, the comparator C.P.
1's output becomes °'Lou+'' level, and the inverting circuit G1
~G, the gate potential of the switching element Q to becomes "High" level, and the switching element Q
to is turned on, and the voltage between the gate and source of switching element Q becomes the "LoII+" level, so that switching element Q is turned off. Therefore, by manipulating the reference voltage applied to the inverting input terminal of the comparator CP with the variable resistor VR, the switching element Q
, and can control the output voltage of the step-down chopper circuit.
このスイッチング素子Q1のオンデユーテイは、可変抵
抗VR2の分圧比を変えることにより、0〜1009o
の範囲で可変とすることができる。そして、スイッチン
グ素子Q1のオンデユーテイを0〜100%の範囲で変
化させることにより、チョッパー回路の出力電圧を0〜
100%、すなわち0〜282■の範囲で変化させるこ
とができる。The on-duty of the switching element Q1 can be adjusted from 0 to 1009° by changing the voltage division ratio of the variable resistor VR2.
It can be made variable within the range of . Then, by changing the on-duty of the switching element Q1 in the range of 0 to 100%, the output voltage of the chopper circuit is changed from 0 to 100%.
It can be changed by 100%, that is, in the range of 0 to 282 cm.
このように、スイッチング素子Q、のオンデユーテイの
変化幅が大きいため、パルストランスによるスイッチン
グ素子Q、の駆動は困難であり、本実施例では、スイッ
チング素子QIOのドレインをスイッチング素子Q、の
ゲートに直接接続して直f2%動を行っているものであ
る。As described above, since the variation width of the on-duty of switching element Q is large, it is difficult to drive switching element Q by a pulse transformer.In this embodiment, the drain of switching element QIO is connected directly to the gate of switching element Q. It is connected to perform direct f2% movement.
次に、発振回路IC2では出力制御端子(13番ピ〉)
を基準電圧出力端子(14番ビン)の基準電圧のレベル
としてプッシュプル動作させており、オーブンエミッタ
端子(9番、10番ビン)を接地すると共に、各オーブ
ンコレクタ端子(111,8番ビン)に得られる発振出
力をそれぞれ否定回路G 4 、 G sにて反転及び
波形整形して、インバータ駆動用の第1及び第2の基本
信号を得ている。これらの第1及び第2の基本信号は、
論理積回路AND、、AND2の一方の入力信号とされ
ている6各論埋積回路A N D + 、 A N D
2の出力は、それぞれMOSFETよりなるスイッチ
ング素子Q l l IQ l 2のゲートに接続され
ている。これらのスイッチング素子Q + + 、 Q
l 2は、前述のように、スイッチング素子Q、、Q
、の各駆動回路におけるトランスT I O+ T l
1の一端にそれぞれ接続されて、スイッチング素子Q
、、Q、を駆動している。Next, in the oscillation circuit IC2, the output control terminal (pin 13)
is operated as the reference voltage level of the reference voltage output terminal (bin 14), and the oven emitter terminal (bin 9 and 10) is grounded, and each oven collector terminal (bin 111 and 8) is grounded. The oscillation outputs obtained are inverted and waveform-shaped by inverters G4 and Gs, respectively, to obtain first and second basic signals for driving the inverter. These first and second basic signals are
Each of the six logic circuits A N D + , A N D is used as one input signal of the AND circuits AND, AND2.
The outputs of 2 are connected to the gates of switching elements Q l l IQ l 2 each made of a MOSFET. These switching elements Q + +, Q
l2 is the switching element Q, ,Q
, the transformer T I O+ T l in each drive circuit of
1, respectively connected to one end of the switching element Q
,,Q,.
この発振回路IC,のコンデンサ端子(5vビン)は、
発振回路IC7のコンデンサ端子(5番ピン)と共通接
続されており、マスタースレーブ動作を行−)でいる。The capacitor terminal (5v bin) of this oscillation circuit IC is
It is commonly connected to the capacitor terminal (pin 5) of the oscillation circuit IC7, and performs master-slave operation.
したがって、発振回路IC2の発振周波数は発振回路I
C,と同じ周波数となる。また、発振出力のデユーデイ
比は、基準電圧出力端子(141ビン)に得られる基準
電圧を可変抵抗VR3によって分圧した電圧をデッドオ
フタイム制御端子(−1番ビン)に入力することにより
決定される。なお、反転入力端子(2番ビン、15番ビ
〉・)は抵抗R1,を介して制御電源Vccのレベルに
プルアップしてあり、非反転入力端子(1番ビン、16
番ビン)はアースレベルにプルダウンしている。Therefore, the oscillation frequency of the oscillation circuit IC2 is the oscillation frequency of the oscillation circuit I
It has the same frequency as C. The duty ratio of the oscillation output is determined by inputting the voltage obtained by dividing the reference voltage obtained at the reference voltage output terminal (bin 141) by variable resistor VR3 to the dead-off time control terminal (bin -1). Ru. Note that the inverting input terminals (bin 2, bin 15) are pulled up to the level of the control power supply Vcc via resistor R1, and the non-inverting input terminals (bin 1, bin 16)
number bottle) is pulled down to earth level.
次に、スイッチング素子Q2の制御信号は、インバータ
駆動用の第1及び第2の基本信号のうち、否定回路G、
から得られる第2の基本信号を論理積回路A N D
sにより必要に応じてゲートすることにより得られる。Next, the control signal for the switching element Q2 is selected from among the first and second basic signals for driving the inverter, the inverter G,
The second basic signal obtained from the AND circuit A N D
This can be obtained by gating as necessary using s.
論理積回路A N D aのゲート信号は、カラ〉・タ
ー回路IC,にて作成している。The gate signal of the AND circuit ANDA is generated by a color circuit IC.
このカウンター回路IC,は、例えばμPD4040よ
りなり、インバータ駆動用の第2の基本信号をカラン1
−シている。そして、その出力を論理回路により論理演
算し、論理積回路AND、の出力には、8周期分“Hi
gh”レベル、120周期分“L ow”レベルの信号
が得られ、論理積回路AND。This counter circuit IC is made up of, for example, a μPD4040, and receives a second basic signal for driving an inverter from one count to the next.
-I'm looking forward to it. Then, the output is logically operated by a logic circuit, and the output of the AND circuit AND is “Hi” for 8 cycles.
gh” level, and a “Low” level signal for 120 cycles is obtained, and the logical product circuit AND.
の出力には、4周期分”High”レベル、124周期
分“Low″レベルの信号が得られるようにしている。At the output, a signal of "High" level for 4 cycles and "Low" level for 124 cycles is obtained.
論理積回路AND、の出力は、論理積回路AND、によ
って否定回路G、の出力と論理積演算され、スイッチン
グ素子Q1.Jのゲート信号となっている。このように
、始動・点灯維持用インバータは、その発振回路のみな
らず、休止区間までも正確にカウントすることにより、
完全にインバータの動作周波数と同期を取っている。The output of the AND circuit AND is ANDed with the output of the NOT circuit G by the AND circuit AND, and the switching elements Q1. This is the gate signal for J. In this way, the inverter for starting and maintaining lighting can accurately count not only its oscillation circuit but also the rest period.
Completely synchronized with the inverter's operating frequency.
次に、ランプ電流休止区間の設定、換言すれば、インバ
ータの動作区間の設定は、カウンター回路IC,におけ
る論8!精回路AND6の出力を否定回路G1□にて反
転した信号をトリガーとしたタイマー回路IC,の出力
により行われる。このタイマー回路IC,め出力は、上
述の論TI精回路AND、。Next, the setting of the lamp current stop period, in other words, the setting of the inverter operating period, is the setting of the counter circuit IC. This is performed by the output of the timer circuit IC, which is triggered by a signal obtained by inverting the output of the precision circuit AND6 by the inverting circuit G1□. The output of this timer circuit IC is the logic circuit AND of the above-mentioned logic circuit.
AND2の他方の入力に接続されており、タイマー回路
IC4の出力が’High”レベルであるときにのみ、
インバータは動作可能となる。It is connected to the other input of AND2, and only when the output of timer circuit IC4 is 'High' level.
The inverter becomes operational.
タイマー回路IC,は汎用のタイマーIC(シグネティ
ックスfiNE555)よりなる、このタイマー回路I
C,は、周知のように、トリガ端子(2番ビン)が(1
/3)Vcc以下になると、トリガされて出力端子(3
1ピン)が’Iligh”レベルとなり、放電端子(’
71ピン)は高インピーダンスとなる。The timer circuit IC is a general-purpose timer IC (Signetics fiNE555).
C, as is well known, the trigger terminal (bin 2) is (1
/3) When the voltage drops below Vcc, it is triggered and the output terminal (3)
1 pin) becomes 'Ilight' level, and the discharge terminal ('
71 pin) becomes high impedance.
また、スレショルド端子(6番ビン)が(2/ 3 )
Vecになると出力端子(3番ビン)が゛’Low’レ
ベルとなり、放電端子(7番ビン)も“Low”レベル
となる。Also, the threshold terminal (bin 6) is (2/3)
When Vec is reached, the output terminal (bin 3) becomes ``Low'' level, and the discharge terminal (bin 7) also becomes ``Low'' level.
電源端子(8番ビン)はff1l fil ?I:源V
ceのラインに接続され、アース端子(1番ビン)はア
ースラインに接続されている。また、リセッI〜端子(
4番ビン)は制m電源Vccに接続されており、周波数
制御端子(5番ビン)は、デカップリングコンデンサC
を介してアースラインに接続されている。タイマー回路
IC,の時定数回路を構成する可変抵抗■R1とコンデ
ンサC1の直列回路には、制御電源Vcicの電圧が印
加されている。可変抵抗VR1とコンデンサC1の接続
点は、タイマー回1B I C。Is the power terminal (bin 8) ff1l fil? I: Source V
ce line, and the ground terminal (bin 1) is connected to the ground line. In addition, reset I ~ terminal (
The frequency control terminal (bin No. 4) is connected to the control power supply Vcc, and the frequency control terminal (bin No. 5) is connected to the decoupling capacitor C.
Connected to the ground line via. A voltage from a control power source Vcic is applied to a series circuit of a variable resistor R1 and a capacitor C1, which constitute a time constant circuit of the timer circuit IC. The connection point between the variable resistor VR1 and the capacitor C1 is the timer circuit 1B IC.
のスレショルド端子(6番ビン)及び放電端子(7番ビ
ン)に接続されており、これによって、タイマー回路I
C,は、単安定マルチバイブレータとして動作するもの
である。is connected to the threshold terminal (bin 6) and the discharge terminal (bin 7) of the timer circuit I.
C, operates as a monostable multivibrator.
この単安定マルチバイブレータは、タイマー回路IC,
の入力端子(2番ビン)が’Loul”レベルとなって
トリガされると、出力端子(3番ビン)が“High”
レベルとなり、放電端子(7番ビン)が高インピーダン
ス状態となって、コンデンサC11が可変抵抗VR,を
介して充電され、その充電電圧がスレショルド端子(6
番ビン)のスレショルド電圧(2/3)Vceに達する
と、出力端子(3番ビン)と放電端子(7番ビン)は“
Low”レベルとなり、コンデンサCI+が放電されて
、次のトリガを待つものである、タイマー回路IC,の
出力端子(3番ビン)が“)(i)Bh”レベルとなる
時間は、可変抵抗■R4とコンデンサC11の時定数に
より決定され、この時間がインバータの動fト区間とな
る。インバータ動作区間は、トリガー信号のrIA係か
ら、8周期分〜128周期分まで可変とされる。This monostable multivibrator consists of a timer circuit IC,
When the input terminal (bin 2) becomes 'Loul' level and is triggered, the output terminal (bin 3) becomes "High".
level, the discharge terminal (bin 7) becomes a high impedance state, the capacitor C11 is charged via the variable resistor VR, and the charging voltage is set to the threshold terminal (bin 6).
When the threshold voltage (2/3) Vce of the bin 3 is reached, the output terminal (bin 3) and the discharge terminal (bin 7) become “
The time when the output terminal (bin 3) of the timer circuit IC, which is at the "Low" level and waits for the next trigger after the capacitor CI+ is discharged, is at the ")(i)Bh" level is determined by the variable resistor ■ It is determined by the time constant of R4 and the capacitor C11, and this time becomes the inverter operating period.The inverter operating period is variable from 8 cycles to 128 cycles depending on the rIA ratio of the trigger signal.
次に、本実施例の動作について説明する。Next, the operation of this embodiment will be explained.
第4図(a)は第2の調光制御手段(降圧チョッパー回
路)による調光動作時における各部の動作波形を示して
おり、第5図(a)は第1の調光制御手段(休止区間制
御)による調光動作時における各部の動作波形を示して
いる。また、第4図(b)及び第5図(b)は、それぞ
れ第47(a)及び第5図(a)の要部拡大波形を示し
ている。FIG. 4(a) shows the operating waveforms of each part during dimming operation by the second dimming control means (step-down chopper circuit), and FIG. The diagram shows the operating waveforms of each part during dimming operation using section control). Further, FIG. 4(b) and FIG. 5(b) show enlarged waveforms of the essential parts of FIG. 47(a) and FIG. 5(a), respectively.
本実施例では、調光時における放電灯のちらつきや光出
力急変に対する対策として、高電圧印加区間と、調光区
間と、インバータ休止区間を設け、インバータ休止区間
を前2者の区間と比較して非常に長く設定し、前記調光
区間において降圧チョッパー回路の出力電圧を可変とす
ることにより調光を行い、輝点を生成してから、インバ
ータ休止区間を狭めることによって、全点灯させるよう
にしている。具体的には、1区間128周期巾に、4周
期の高電圧印加区間と、4周期〜124周期可変の調光
区間と、前記調光区間に対応して120周期〜0周期可
変のインバータ休止区間を設けている。そして、深い調
光レベルでは、第4図に示すように、休止区間を最長の
120周期とし、4周期の高電圧印加区間と4周期の調
光区間を設ける。この調光区間における印加電圧のレベ
ルを上げて行くことにより調光を行い、輝点が生成され
る点灯モードに移行させる。ここでも、点灯モードが変
化する調光レベルでは光出力急変や、ちらつきは生じる
が、120周期のインバータ休止区間が存在するため、
1区間(128周期)としては、ブレイクの前後でのラ
ンプ電流変化量は少なく、光出力急変やちらつきが改善
されることとなる。In this example, as a countermeasure against flickering of the discharge lamp and sudden changes in light output during dimming, a high voltage application section, a dimming section, and an inverter pause section are provided, and the inverter pause section is compared with the former two sections. The output voltage of the step-down chopper circuit is made variable during the dimming period to produce a bright spot, and then the inverter is turned off by narrowing the inverter rest period. ing. Specifically, one section has a width of 128 periods, a high voltage application period of 4 periods, a dimming period variable from 4 periods to 124 periods, and an inverter pause variable from 120 periods to 0 periods corresponding to the dimming period. There are sections. At a deep dimming level, as shown in FIG. 4, the longest pause period is 120 periods, and four high voltage application periods and four dimming periods are provided. Dimming is performed by increasing the level of the applied voltage in this dimming section, and a transition is made to a lighting mode in which a bright spot is generated. Again, sudden changes in light output and flickering occur at the dimming level where the lighting mode changes, but since there is a 120-cycle inverter pause period,
For one section (128 cycles), the amount of lamp current change before and after the break is small, and sudden changes in light output and flickering are improved.
その後、第5図に示すように、調光区間を4周期から1
24周期に広めると共に、インバータ休止区間を120
周期から0周期に狭めることにより、明るいレベルに調
光し、全点灯に移行させる。After that, as shown in Figure 5, the dimming period is changed from 4 cycles to 1 cycle.
In addition to extending the period to 24, the inverter rest period is increased to 120.
By narrowing the cycle to 0, the light is dimmed to a bright level and the light is switched to full lighting.
また、放電灯の始動時の光出力急変についても上記動作
により改善される。まず、4周期の高電圧印加区間と4
周期の調光区間により始動させる。Further, the above operation also improves the sudden change in light output when starting the discharge lamp. First, the high voltage application period of 4 periods and 4
It is started according to the dimming period of the cycle.
二のとき、降圧チョッパー回路により調光区間における
印加電圧のレベルは低く設定しておけば、放電路は形成
されず、管両端のみが発光する。次に、降圧ヂョソバー
回路により調光区間における印加電圧のレベルを上げて
行くと、放電路がブレイクされ、管全体が発光するよう
にする。ここで乙、ブレイクした瞬間には、ある程度の
光出力の変動は生じるが、120周期のインバータ休止
区間が存在するため、1区間く128周期)としては、
ブレイクの前後でのランプ電流の変化量が少なく、始動
時の光出力急変が大幅に改善されることとなる。In case 2, if the level of the applied voltage in the dimming section is set low by the step-down chopper circuit, no discharge path is formed and only both ends of the tube emit light. Next, when the level of the applied voltage in the dimming section is increased by the step-down absorber circuit, the discharge path is broken and the entire tube emits light. At this point, at the moment of break, there will be some fluctuation in the optical output, but since there is a 120-cycle inverter pause interval, one interval = 128 cycles).
The amount of change in lamp current before and after the break is small, and sudden changes in light output at startup are significantly improved.
[実施例3]
第6図は本発明のさらに他の実施例のブロック図である
6本実施例にあっては、ランプ電流休止区間制御による
第1の調光制御手段3と、第2の調光制御手段4のほか
に、第3の調光制御手段6を追加したものである。この
ような回路構成を用いることにより、第1の調光制御手
段3と、第3の調光制御手段6による各調光制御幅、例
えば、周波数側御では周波数変fヒ幅、入力電圧制御で
は入力電圧変(ヒ幅、デユーティ制御ではデユーティ変
flを小さく抑えることができる。[Embodiment 3] FIG. 6 is a block diagram of still another embodiment of the present invention. In this embodiment, a first dimming control means 3 based on lamp current stop interval control, and a second In addition to the dimming control means 4, a third dimming control means 6 is added. By using such a circuit configuration, each dimming control width by the first dimming control means 3 and the third dimming control means 6, for example, the frequency variation fhi width in the frequency side control, the input voltage control In this case, input voltage variation (width) and duty variation fl can be suppressed to a small value in duty control.
例えば、実施例2の具体回路例では、第2の調光制御手
段4として降圧チョッパー回路による入力電圧振幅制御
を用いているが、その変化幅は0〜282Vである。し
かしながら、降圧チコッパー回路は、一般に出力を上げ
るにしたがって、入力電流歪が大きくなる。そこで、第
3の調光制御手段6として、例えば周波数制御方式を併
用すれば、降圧チョッパー回路による入力電圧の変化幅
を小さくすることができ、入力′:r、流歪が大きい高
出力領域(例えば141■〜282V)を用いる必要が
なくなる。For example, in the specific circuit example of the second embodiment, input voltage amplitude control using a step-down chopper circuit is used as the second dimming control means 4, and the variation range is 0 to 282V. However, in a step-down chip copper circuit, input current distortion generally increases as the output increases. Therefore, if, for example, a frequency control method is used in conjunction with the third dimming control means 6, it is possible to reduce the range of change in the input voltage caused by the step-down chopper circuit. For example, there is no need to use 141 V to 282 V).
もちろん、第2の調光制御手段4が入力電圧制御以外の
調光側御方式であっても、第3の調光制御手段6を併用
する効果はある。例えば、第2の調光制御手段4が周波
数制御方式である場合、その周波数変化幅が大きいと、
4m3対策が困難となるが、第3の調光制御手段6を併
用することにより、第2の調光制御手段4における周波
数変化幅を小さくすることができ、雑音対策が容易とな
る。Of course, even if the second dimming control means 4 uses a dimming side control method other than input voltage control, there is an effect of using the third dimming control means 6 in combination. For example, if the second dimming control means 4 uses a frequency control method, and the frequency change width is large,
4 m3 is difficult, but by using the third dimming control means 6 in combination, the frequency change range in the second dimming control means 4 can be reduced, and noise countermeasures can be easily taken.
また、第2の1光$制御手段4にデユーティ制御方式3
用いた場合、デユーティ変化幅が大きいと、オン・デユ
ーティを絞り過ぎることにより、突入電流が流れたり、
スイッチング素子に流れる電流が進相波形になったりす
るが、第3の調光制御手段6を併用することにより、オ
ン・デユーティを余り絞り込む必要がなくなり、突入電
流や進相波形の発生を防ぐことができるものである。In addition, the duty control method 3 is applied to the second one-light $ control means 4.
If the duty change width is large, inrush current may flow due to the on-duty being restricted too much.
The current flowing through the switching element may become a phase-advanced waveform, but by using the third dimming control means 6 in combination, there is no need to narrow down the on-duty too much, and generation of inrush current and phase-advanced waveform can be prevented. It is something that can be done.
[発明の効果]
本発明によれば、上述のように、ランプ電流休止区間制
御による第1の調光制御と、ランプ電流休止区間制御以
外の第2の調光制御とを用いて放電灯を調光することに
より、ランプ電流急変に伴うちらつき、光出力急変が生
じる調光レベルでは必ずランプ電流休止区間を設けるこ
とが可能となり、したがって、巨視的に見たランプ電流
の変化量を小さくし、ちらつきや光出力急変が人間の眼
には感じられないレベルまで低減できるという効果があ
る。[Effects of the Invention] According to the present invention, as described above, the discharge lamp is controlled using the first dimming control based on the lamp current rest period control and the second dimming control other than the lamp current rest period control. By dimming, it is possible to always provide a lamp current pause section at a dimming level that causes flickering or sudden changes in light output due to sudden changes in lamp current, thus reducing the amount of change in lamp current seen macroscopically. This has the effect of reducing flickering and sudden changes in light output to a level that is imperceptible to the human eye.
なお、低光出力時の調光制御をランプ電流休止区間制御
以外の第2の調光制御手段にて行い、高光出力時の調光
制御をランプ電流休止区間による第1の調光itl+御
手段にて行うようにすれば、ランプ電流休止区間制御の
みで調光を行う場合に比べて調光制御の自由度が大きく
なり、放電灯のちらつきや光出力急変の抑制効果が最も
高くなるように、ランプ電流休止区間制御を行うことが
可能となる。Note that the dimming control during low light output is performed by a second dimming control means other than the lamp current rest period control, and the dimming control during high light output is performed by the first dimming control means using the lamp current rest period. If this is done, the degree of freedom in dimming control will be greater than when dimming is performed only by lamp current rest period control, and the effect of suppressing discharge lamp flickering and sudden changes in light output will be the highest. , it becomes possible to perform lamp current stop interval control.
第1図は本発明の一実施例の概略構成を示すブロック図
、第2図は本発明の池の実施例の概略構成を示すブロッ
ク図、第3図(a)、(b)は同上の具体回路構成を示
す回路図、第4図及び第5図は同上の動fV波形図、第
6図は本発明のさらに他の実施例の概略構成を示すブロ
ック図、第7図は従来例の動作説明図である。
1は高周波発生回路、2は放電灯、3は第1の調光制御
手段、4は第2の調光制御手段である。
第1図FIG. 1 is a block diagram showing a schematic configuration of an embodiment of the present invention, FIG. 2 is a block diagram showing a schematic configuration of an embodiment of a pond of the present invention, and FIGS. 3(a) and (b) are same as above. 4 and 5 are the same dynamic fV waveform diagrams as above. FIG. 6 is a block diagram showing the schematic configuration of still another embodiment of the present invention. FIG. 7 is a diagram of the conventional example. It is an operation explanatory diagram. 1 is a high frequency generation circuit, 2 is a discharge lamp, 3 is a first dimming control means, and 4 is a second dimming control means. Figure 1
Claims (1)
放電灯と、高周波発生回路の負荷電流休止区間を制御す
る第1の調光制御手段と、負荷電流休止区間制御以外の
負荷電力制御を行う第2の調光制御手段とを備えること
を特徴とする放電灯点灯装置。(1) A high frequency generation circuit, a discharge lamp serving as a load of the high frequency generation circuit, a first dimming control means for controlling a load current rest period of the high frequency generation circuit, and a load power control other than load current rest period control. A discharge lamp lighting device characterized by comprising: second dimming control means for controlling.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63213016A JP2818599B2 (en) | 1988-08-26 | 1988-08-26 | Discharge lamp lighting device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63213016A JP2818599B2 (en) | 1988-08-26 | 1988-08-26 | Discharge lamp lighting device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0261997A true JPH0261997A (en) | 1990-03-01 |
JP2818599B2 JP2818599B2 (en) | 1998-10-30 |
Family
ID=16632106
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63213016A Expired - Fee Related JP2818599B2 (en) | 1988-08-26 | 1988-08-26 | Discharge lamp lighting device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2818599B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1993019570A1 (en) * | 1992-03-25 | 1993-09-30 | Toto Ltd. | Power regulator of discharge lamp and variable color illumination apparatus using the regulator |
-
1988
- 1988-08-26 JP JP63213016A patent/JP2818599B2/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1993019570A1 (en) * | 1992-03-25 | 1993-09-30 | Toto Ltd. | Power regulator of discharge lamp and variable color illumination apparatus using the regulator |
US5491388A (en) * | 1992-03-25 | 1996-02-13 | Toto Ltd. | Power regulator of discharge lamp and variable color illumination apparatus using the regulator |
Also Published As
Publication number | Publication date |
---|---|
JP2818599B2 (en) | 1998-10-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6011360A (en) | High efficiency dimmable cold cathode fluorescent lamp ballast | |
US6023132A (en) | Electronic ballast deriving auxilliary power from lamp output | |
US5396155A (en) | Self-dimming electronic ballast | |
US20040155607A1 (en) | Method for starting a discharge lamp using high energy initial pulse | |
JPH05508964A (en) | Circuit for driving gas discharge lamp loads | |
US5233270A (en) | Self-ballasted screw-in fluorescent lamp | |
JP2000511690A (en) | Triac dimmable compact fluorescent lamp with low power factor | |
JP2002515173A (en) | Flicker prevention mechanism for ballast driver of fluorescent lamp | |
EP0772956B1 (en) | Circuit arrangement | |
JP4518475B2 (en) | Interface circuit for the operation of capacitive loads | |
US5341067A (en) | Electronic ballast with trapezoidal voltage waveform | |
US6211625B1 (en) | Electronic ballast with over-voltage protection | |
US5229690A (en) | Apparatus for operating discharge lamps utilizing a capacitor and charging circuit | |
US5424615A (en) | Discharge lamp ballast operating on induced voltage in the primary winding of a boosting transformer | |
JP2004039336A (en) | Piezoelectric inverter for cold-cathode tube | |
MX2010011978A (en) | Voltage fed programmed start ballast. | |
JPH0261997A (en) | Lighting device for discharge lamp | |
JP3418392B2 (en) | Lighting load control device | |
US4722040A (en) | Self-resonant inverter circuit | |
US20050264243A1 (en) | Ballast for a discharge lamp having a continuous-operation control circuit | |
US5689155A (en) | Electronic stabilizer having a variable frequency soft start circuit | |
JP3394850B2 (en) | Power supply | |
JPH03167789A (en) | Discharge lamp lighting device | |
JPS5818759B2 (en) | Hoden's ladybug | |
JPH03246897A (en) | Lighting device for discharge lamp |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070821 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080821 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |