JPH026032B2 - - Google Patents

Info

Publication number
JPH026032B2
JPH026032B2 JP52102861A JP10286177A JPH026032B2 JP H026032 B2 JPH026032 B2 JP H026032B2 JP 52102861 A JP52102861 A JP 52102861A JP 10286177 A JP10286177 A JP 10286177A JP H026032 B2 JPH026032 B2 JP H026032B2
Authority
JP
Japan
Prior art keywords
time
program
display
circuit
current time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP52102861A
Other languages
Japanese (ja)
Other versions
JPS5435781A (en
Inventor
Tadahiko Nakamura
Yoshio Kitamura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP10286177A priority Critical patent/JPS5435781A/en
Publication of JPS5435781A publication Critical patent/JPS5435781A/en
Publication of JPH026032B2 publication Critical patent/JPH026032B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Electric Clocks (AREA)

Description

【発明の詳細な説明】 本発明は、VTR等の各種電気機器を所定時間
後に動作させ始めたり、若しくは停止させたり、
或はまた動作開始と動作終了との双方の時刻を設
定したりするのに用いるタイマー装置に関するも
のである。
[Detailed Description of the Invention] The present invention enables various electrical equipment such as a VTR to start or stop operating after a predetermined time,
Alternatively, the present invention relates to a timer device used to set both the start and end times of an operation.

従来、タイマーを用いて動作開始時刻や動作終
了時刻をセツトする場合、時計目盛に対して指針
または指標を相対的に移動させることによつて動
作時刻のセツトを行い、また時計目盛と指針また
は指標との相対位置でもつてタイマーにセツトし
た時刻を表示していた。
Conventionally, when setting the operation start time and operation end time using a timer, the operation time is set by moving the pointer or indicator relative to the clock scale, and the operation time is set by moving the pointer or indicator relative to the clock scale and the pointer or indicator. The time set on the timer was displayed regardless of the relative position.

しかしセツトする時刻の数を増やしたい場合、
少くとも指針または指標の数を増やす必要があ
り、また用いられる指針または指標の種類をプロ
グラムの種類やその開始時間及び終了時間に応じ
て区別する必要があり、このために時刻をセツト
する操作が煩雑となる欠点があつた。
However, if you want to increase the number of times to set,
It is necessary to increase at least the number of guidelines or indicators, and it is also necessary to differentiate the types of guidelines or indicators used depending on the type of program and its start and end times. There was a drawback that it became complicated.

また上述のようなタイマーにおいては、現在時
刻を表示する機構が設けられている。この現在時
刻表示機構を、例えば、現在時刻信号を発生する
時計信号発生部と、この現在時刻信号に基いて現
在時刻を表示する時刻表示部とから構成すること
が考察され得る。またこのような現在時刻表示機
構における現在時刻の表示を時報等に基いて正し
い値に時刻合せするために、時刻合せスイツチと
歩進スイツチとを設けることが考察され得る。こ
の場合、例えば、上記時刻合せに際し、上記時刻
合せスイツチを押して時計部のカウンタを調整状
態としてから、上記歩進スイツチを押して上記カ
ウンタを早送り状態にすることによつて所望の時
刻を表示させた時に、歩進スイツチを元にもどし
てこの所望の時刻を継続して表示させ、次いで時
報等から知り得る正確な現在時刻が上記所望の時
刻に一致した時点で上記時刻合せスイツチを元に
もどすことによつて、時刻合せを行うことが出来
る。
Furthermore, the above-mentioned timer is provided with a mechanism for displaying the current time. It may be considered that this current time display mechanism is composed of, for example, a clock signal generation section that generates a current time signal, and a time display section that displays the current time based on this current time signal. Further, in order to set the display of the current time in such a current time display mechanism to a correct value based on a time signal or the like, it may be considered to provide a time setting switch and an increment switch. In this case, for example, when setting the time, the desired time is displayed by pressing the time setting switch to set the counter of the clock section to an adjustment state, and then pressing the step switch to fast forward the counter. At times, the step switch is returned to its original position so that the desired time is continuously displayed, and then, when the accurate current time known from a time signal or the like matches the desired time, the time adjustment switch is returned to its original position. The time can be set using the .

しかしこのような方法であれば、時刻合せスイ
ツチと歩進スイツチの双方を押したままでカウン
タを早送りさせ、所望の時刻表示がなされた時点
で歩進スイツチのみを元にもどす必要があるの
で、その操作が面倒で誤操作する恐れがある。ま
た上記所望の時刻を上記時刻表示部において表示
させることも考察され得るが、この所望の時刻の
表示と上記現在時刻の表示との区別がつき難く、
このために一層誤操作する恐れが大きくなる。
However, with this method, it is necessary to fast-forward the counter by holding down both the time setting switch and the step switch, and then return only the step switch when the desired time is displayed. It is cumbersome to operate and there is a risk of erroneous operation. It may also be considered to display the desired time on the time display section, but it is difficult to distinguish between the display of the desired time and the display of the current time.
This increases the risk of erroneous operation.

本発明は以以上に述べた夫々の欠陥を総て是正
すべく発明されたものであつて、特に設定すべき
動作時刻が多い場合でも、その設定操作が容易で
かつその構成が簡単であり、また時刻合せ操作が
簡単で正確かつ確実に時刻合せを行うことが出来
るようにしている。
The present invention was invented to correct all of the above-mentioned deficiencies, and in particular, even when there are many operation times to be set, the setting operation is easy and the configuration is simple. In addition, the time setting operation is simple, and the time can be set accurately and reliably.

本発明のタイマー装置は、タイマー動作を行わ
せるための動作時刻と現在時刻を調整するための
調整用時刻とを夫々設定する置数キーK0〜K9と、
この置数キーK0〜K9によつて設定された動作時
刻及び調整用時刻を記憶するための時刻記憶用メ
モリー手段(プログラムメモリー回路38、時計
プリセツト回路69)と、現在時刻を表示するた
めの現在時刻信号を発生する現在時刻信号発生手
段と、(時計部37)と、現在時刻を発光表示し
得る時刻表示手段(時間表示部28)と、上記時
刻表示手段が上記現在時刻信号発生手段からの上
記現在時刻信号に基づく現在時刻を連続的に発光
表示するように、上記現在時刻信号発生手段の出
力を上記時刻表示手段に供給する表示内容選択・
駆動回路42,52と、上記置数キーによつて調
整用時刻が上記時刻記憶用メモリー手段に設定さ
れた時には、上記現在時刻信号に代えて上記時刻
記憶用メモリー手段からの調整用時刻信号を上記
表示内容選択・駆動回路を経て上記時刻表示手段
に供給し且つ上記調整用時刻を点滅発光表示させ
るように上記表示内容選択・駆動回路に接続され
た時間表示ブランキング回路及びフラツシユ表示
回路48,49と、上記点滅発光状態において操
作する操作手段であつて、上記現在時刻信号発生
手段の内容を上記時刻記憶用メモリー手段に設定
された調整用時刻に修正すると共に、上記時間表
示ブランキング回路及びフラツシユ回路の動作を
停止させて、上記現在時刻信号発生手段からの調
整された現在時刻信号を上記時刻表示手段に供給
して現在時刻を連続発光表示させる時刻調整用操
作手段(時間合せスイツチ33)とを具備する。
The timer device of the present invention includes numeric keys K0 to K9 for respectively setting an operation time for performing a timer operation and an adjustment time for adjusting the current time;
Time storage memory means (program memory circuit 38, clock preset circuit 69) for storing the operating time and adjustment time set by the numeric keys K0 to K9 , and a clock preset circuit 69 for displaying the current time. (clock section 37); time display section (time display section 28) capable of displaying the current time by emitting light; and the time display section is connected to the current time signal generation section. display content selection and supplying the output of the current time signal generating means to the time display means so as to continuously display the current time based on the current time signal from the
When the adjustment time is set in the time storage memory means by the drive circuits 42, 52 and the number keys, the adjustment time signal from the time storage memory means is sent in place of the current time signal. A time display blanking circuit and a flash display circuit 48 are connected to the display content selection/drive circuit so as to supply the time display means via the display content selection/drive circuit and display the adjustment time in blinking light. 49, an operating means operated in the blinking light emitting state, which corrects the contents of the current time signal generating means to the adjustment time set in the time storage memory means, and also controls the time display blanking circuit and the time display blanking circuit. A time adjustment operating means (time setting switch 33) which stops the operation of the flash circuit and supplies the adjusted current time signal from the current time signal generation means to the time display means to continuously display the current time. and.

この構成により、時間のプリセツトが簡単にで
きるようにしている。
This configuration allows time to be easily preset.

次に本発明をVTRに適用した一実施例に付き
説明する。
Next, an embodiment in which the present invention is applied to a VTR will be described.

第1図は本発明を適用したVTRの操作機構の
正面図である。第1図はその操作機構を示す上記
VTR1は電子式のタイマーを内臓しており、予
め設定した時刻に記録の動作の開始及び終了を自
動的に行い得るようになつている。なお再生その
他の動作をも自動的に行い得るように構成しても
よく、この場合には記録/再生操作部4によつて
そのモードを選択し得るようにすればよい。
FIG. 1 is a front view of the operating mechanism of a VTR to which the present invention is applied. Figure 1 shows the operating mechanism shown above.
The VTR 1 has a built-in electronic timer, and can automatically start and end recording operations at preset times. Note that it may be configured so that playback and other operations can be performed automatically, and in this case, the mode may be selected by the recording/playback operation section 4.

このVTR1の操作機構2はタイマー操作部3、
記録/再生操作部4及びプログラム動作操作部5
を備えている。また操作部2の左側端の下部には
電源スイツチ22が設けられ、右側端の上部には
テープカウンタ23が設けられている。
The operating mechanism 2 of this VTR 1 includes a timer operating section 3;
Recording/playback operation section 4 and program operation operation section 5
It is equipped with Further, a power switch 22 is provided at the lower left end of the operating section 2, and a tape counter 23 is provided at the upper right end.

操作機構2の中央の記録/再生操作部4には再
生釦7、記録釦8、早送り釦9、巻戻し釦10、
停止釦11、一時停止釦12及びカセツトエジエ
クト釦13が設けられている。なおこれらの操作
釦7〜13は電気的な接点スイツチを作動させる
ものであつてよく、VTR1はこれらの接点スイ
ツチの開閉に応じて所定の記録/再生等の動作を
行う。そしてこれらの操作釦7〜10及び12,
13の上部には操作釦7〜13が操作されたこと
を示す表示ランプ7a〜10a及び12a,13
aが取付けられている。なおVTR1は操作釦7
〜13のスイツチの開閉による電気信号に応じて
動作すると共に、VTRに内臓のプログラム動作
部及びタイマーからの電気信号によつても動作す
る。
The recording/playback operation section 4 in the center of the operation mechanism 2 has a playback button 7, a record button 8, a fast forward button 9, a rewind button 10,
A stop button 11, a pause button 12, and a cassette eject button 13 are provided. Note that these operation buttons 7 to 13 may operate electrical contact switches, and the VTR 1 performs predetermined recording/reproducing operations in response to opening/closing of these contact switches. And these operation buttons 7 to 10 and 12,
Display lamps 7a to 10a and 12a, 13 are provided at the top of 13 to indicate that the operation buttons 7 to 13 have been operated.
a is installed. For VTR1, operation button 7
It operates in response to electrical signals from the opening and closing of switches 1 to 13, and also operates in response to electrical signals from the VTR's built-in program operating section and timer.

プログラム動作操作部5には内臓のプログラム
動作部を操作するための各種の操作スイツチが設
けられている。即ち、サーチスイツチ15,16
は、一本のカセツトテープに複数個記録された記
録帯の頭出しをするためのもので、サーチスイツ
チ15はテープの送り方向のサーチ、16はテー
プの戻し方向のサーチのために用いられる。なお
この操作部5のプログラムサーチスイツチ17を
押した後にサーチスイツチ15または16を押し
た場合には、夫々の記録帯の頭の部分に記録され
た信号を検出することによる頭出しが行われる。
またカウンタサーチスイツチ18を押した場合に
は、テープカウンタ23の零カウント〔000〕へ
の復帰信号を用いた頭出しが行われる。リピート
スイツチ19はテープカウンタ23のリセツト釦
24の操作時点とこのリピートスイツチ19の操
作時点との間の記録画像を自動的に反復して再生
するためのものである。なお一時停止スイツチ2
0はプログラム動作部が動作状態のときにVTR
を一時停止(ポーズ)させるためのものである。
The program operation operation section 5 is provided with various operation switches for operating the built-in program operation section. That is, search switches 15, 16
A search switch 15 is used to search in the tape forward direction, and a search switch 16 is used to search in the tape return direction. If the search switch 15 or 16 is pressed after pressing the program search switch 17 of the operating section 5, cueing is performed by detecting the signal recorded at the beginning of each recording band.
When the counter search switch 18 is pressed, cueing is performed using a signal for returning the tape counter 23 to zero count [000]. The repeat switch 19 is for automatically repeatedly reproducing recorded images between the time when the reset button 24 of the tape counter 23 is operated and the time when the repeat switch 19 is operated. In addition, pause switch 2
0 indicates that the VTR is in operation when the program operation section is in operation.
This is to pause (pause) the .

VTR1の記録/再生操作部4の左側に設けら
れたタイマー操作部3はVTR1に内臓されたタ
イマーの操作部であつて、表示部25及びキー入
力部26を備えている。表示部25は時間を表示
するための時間表示部28、時間表示部28の表
示が記録の開始時間であるか或は終了時間である
かを示す開始/終了表示部29及びチヤンネル表
示部30から成つている。そして各表示部28〜
30の前面は半透明(ダークトーン)の表示パネ
ルとなつていて、開始/終了表示部29の表示パ
ネルには「REC START」及び「REC END」
の文字が夫々上下に印刷されている。
A timer operation section 3 provided on the left side of the recording/playback operation section 4 of the VTR 1 is an operation section for a timer built into the VTR 1, and includes a display section 25 and a key input section 26. The display section 25 includes a time display section 28 for displaying the time, a start/end display section 29 for indicating whether the display on the time display section 28 is the start time or end time of recording, and a channel display section 30. It is completed. And each display section 28~
The front of the 30 is a translucent (dark tone) display panel, and the display panel of the start/end display section 29 shows "REC START" and "REC END".
The characters are printed on the top and bottom of each.

表示パネルの上記文字の夫々背後には開始時間
指示ランプ31及び終了時間指示ランプ32が設
けられている。また時間表示部28の表示パネル
の背後にには「時」及び「分」を表示するための
4桁の数字表示管が設けられ、チヤンネル表示部
30の表示パネルの背後にはチヤンネル数字を表
示するための2桁の数字表示管が設けられてい
る。また時間表示部28の右側部にはタイマーの
時計部に現在時刻をセツトするための時間合せス
イツチ33が設けられている。
A start time indication lamp 31 and an end time indication lamp 32 are provided behind each of the above characters on the display panel. Also, behind the display panel of the time display section 28 is provided a 4-digit numeric display tube for displaying "hours" and "minutes," and behind the display panel of the channel display section 30, channel numbers are displayed. A two-digit numeric display tube is provided for this purpose. Further, on the right side of the time display section 28, there is provided a time setting switch 33 for setting the current time on the clock section of the timer.

表示部25の下部にはキー入力部26が配設さ
れている。このキー入力部26は、数字0,1〜
9に相当する置数キースイツチK0、K1〜K9、チ
ヤンネルキースイツチCH、時キースイツチH、
分キースイツチM、クリアキースイツチC、第1
及び第2のプログラムキースイツチA及びB、プ
ログラムキヤンセルキースイツチPCを備えてい
る。なおプログラムキースイツチA及びBの上部
にはプログラムがタイマーにセツトされたことを
示すプリセツト表示ランプ34A,34Bが設け
られている。
A key input section 26 is arranged below the display section 25. This key input section 26 has numbers 0, 1 to
Numeral key switches K 0 , K 1 to K 9 corresponding to 9 , channel key switch CH, hour key switch H,
Minute key switch M, clear key switch C, 1st
and second program key switches A and B, and a program cancel key switch PC. Preset indicator lamps 34A and 34B are provided above the program key switches A and B to indicate that a program has been set in the timer.

更に、プリセツト表示ランプ34A,34Bの
左側には、プログラムされた時間のトータルが所
定の基準値以上になつたときに点灯するプログラ
ム時間オーバー表示ランプ35が設けられてい
る。また更にその左側には、プログラムAとBと
が時間的にオーバーラツプして設定されたときに
点灯するプログラム不適当表示ランプ36が設け
られている。
Further, on the left side of the preset indicator lamps 34A and 34B, a program time over indicator lamp 35 is provided which lights up when the total programmed time exceeds a predetermined reference value. Furthermore, on the left side thereof, there is provided a program inappropriateness indicator lamp 36 that lights up when programs A and B are set to overlap in time.

次に第2図はVTR1に組み込まれているタイ
マーのブロツク回路図である。第2図に示すよう
に、タイマーは主として、時計部37、プログラ
ムメモリー回路38、状態制御回路39、プログ
ラム時間正誤判別回路40、現在時間/プログラ
ム時間比較回路41及びデコーダ/表示駆動回路
42から構成されている。時計部37は水晶発振
器、カウンタ及びメモリーから成るデジタル時計
である。プログラムメモリー回路38は第1図の
キー入力部26のキー操作によつて設定される記
録プログラムA及びBの夫々のチヤンネル開始時
間及び終了時間のデータを記憶する回路である。
状態制御回路39はキー入力部36の入力データ
の読込み、タイマーの各ブロツクの状態判断及び
制御、各ブロツクへのデータの分配及びこれらの
各機能のシーケンス制御を行うための回路であ
る。
Next, FIG. 2 is a block circuit diagram of a timer built into the VTR 1. As shown in FIG. 2, the timer mainly includes a clock section 37, a program memory circuit 38, a state control circuit 39, a program time correct/incorrect determination circuit 40, a current time/program time comparison circuit 41, and a decoder/display drive circuit 42. has been done. The clock section 37 is a digital clock consisting of a crystal oscillator, a counter, and a memory. The program memory circuit 38 is a circuit that stores data on the channel start time and end time of each of recording programs A and B, which are set by key operations on the key input unit 26 shown in FIG.
The state control circuit 39 is a circuit for reading input data from the key input section 36, determining and controlling the state of each block of the timer, distributing data to each block, and controlling the sequence of each of these functions.

プログラム時間正誤判別回路40は、タイマー
にプログラムされた時間の総和と装着されたカセ
ツトテープの記録可能時間との比較をして、プロ
グラム時間が適切か否かの判別をすると共に、2
つのプログラムAとBとの時間帯オーバーラツプ
部分があるか否かの判別をする回路である。現在
時間/プログラム時間比較回路41は、時計部3
7から得られる現在時間とプログラムメモリー回
路38に記憶されているプログラム時間との比較
を行つて、夫々の時間が一致したときにVTRに
記録開始信号及び終了信号を与えるための回路で
ある。デコーダ/表示駆動回路42はキー入力部
26、プログラムメモリー回路38、時計部37
からのデータを表示し得る信号にデコードし、こ
の信号に基いて第1図の時間表示部28の数字表
示管の点灯を行うための回路である。
The program time correctness determination circuit 40 compares the total time programmed in the timer with the recordable time of the loaded cassette tape, and determines whether the program time is appropriate or not.
This circuit determines whether or not there is a time period overlap between two programs A and B. The current time/program time comparison circuit 41 includes the clock section 3
This circuit compares the current time obtained from 7 with the program time stored in the program memory circuit 38, and when the respective times match, provides a recording start signal and an end signal to the VTR. The decoder/display drive circuit 42 includes a key input section 26, a program memory circuit 38, and a clock section 37.
This is a circuit for decoding the data from the decoder into a displayable signal and lighting the numeric display tube of the time display section 28 in FIG. 1 based on this signal.

次に第2図に示すタイマーのプログラム動作を
第3図〜第6図のフローチヤートに基いて説明す
る。なおフローチヤートの菱形ボツクスは判断分
岐事項を示し、また方形ボツクスは処理事項を示
している。そして判断分岐事項は第2図の状態制
御回路39によつて行なわれ、処理事項はこの状
態制御回路39の制御に基いて第2図の各回路ブ
ロツクにおいて行われる。
Next, the program operation of the timer shown in FIG. 2 will be explained based on the flowcharts shown in FIGS. 3 to 6. Note that the diamond boxes in the flowchart indicate decision branching matters, and the square boxes indicate processing matters. Judgment and branching matters are performed by the state control circuit 39 in FIG. 2, and processing matters are performed in each circuit block in FIG. 2 under the control of the state control circuit 39.

まず状態制御回路39において、プログラムキ
ースイツチAまたはBを操作したか否かの判断J
1及びJ2が行われる。即ち、キーAを押した時
には、第2図のキー読込回路43を経てキー入力
信号が状態制御回路39に供給され、この入力発
生信号はフアンクシヨン入力メモリー回路45に
一時的に蓄えられる。これと共に状態制御回路3
9において、既にプログラムAまたはBが行われ
ているか否かの判断J3,J3′(FlagA=1?、
Flag=1?)が行われる。そしてキーAを押し
たときに、FlagA=1であれば既にプログラムA
が記憶されているので、プログラムAについて後
述のチエツクルーチンL2が行われる。また
FlagB=1であれば既にプログラムBが記憶され
ているので、プログラムBついてチエツクルーチ
ンL2が行われる。そして未だプログラムAが行
なわれていないときには、状態制御回路39にお
いてフリツプ・フロツプFlagAがセツトされる
(処理P1)。なおキーA及びBが押されていない
場合には、第2図の現在時間/プログラム時間比
較回路41において、現在時間プログラム時間比
較ルーチンL1が行なわれる。
First, the state control circuit 39 determines whether program key switch A or B has been operated.
1 and J2 are performed. That is, when key A is pressed, a key input signal is supplied to the state control circuit 39 via the key reading circuit 43 of FIG. 2, and this input generation signal is temporarily stored in the function input memory circuit 45. Along with this, the state control circuit 3
9, it is determined whether program A or B has already been executed J3, J3' (FlagA=1?,
Flag=1? ) is carried out. Then, when you press key A, if FlagA = 1, program A has already been programmed.
is stored, so a check routine L2, which will be described later, is performed for program A. Also
If FlagB=1, program B is already stored, so check routine L2 is performed for program B. If program A has not yet been executed, flip-flop FlagA is set in state control circuit 39 (process P1). Note that if keys A and B are not pressed, the current time/program time comparison routine L1 is performed in the current time/program time comparison circuit 41 shown in FIG.

次にFlagA=1になると、第1図の開始/終了
表示部28の開始時間指示ランプ31及びキーA
の上のプリセツト表示ランプ34Aがオンとな
る。また第2図の時詰表示ブランキング回路48
及びフラツシユ表示回路49が動作して、時間表
示部28の時間表示がブランチングされると共
に、上記ランプ31,34Aが点滅する。また第
2図のメモリー書込回路50によつてプログラム
メモリー回路38の開始時間A用のメモリーが選
択される(処理P2)。なおランプ31,34A
の点滅によつて、プログラムが入力可能であるこ
とが示されている。
Next, when FlagA=1, the start time indication lamp 31 of the start/end display section 28 in FIG.
The preset indicator lamp 34A above is turned on. Also, the time display blanking circuit 48 in FIG.
Then, the flash display circuit 49 operates, and the time display on the time display section 28 is branched, and the lamps 31 and 34A flash. Further, the memory for the start time A of the program memory circuit 38 is selected by the memory write circuit 50 of FIG. 2 (process P2). In addition, lamps 31, 34A
The blinking indicates that the program is ready for input.

次に記録すべきチヤンネルの設定が行われる。
まず置数キースイツチK0〜K9によつてチヤンネ
ル数字が入力され(判断J4)。このデータは第
2図のキー読込回路41、状態制御回路39を経
て置数入力メモリー回路46に一時的に蓄えられ
る(処理P3)。次にチヤンネルキースイツチ
CHが押されると、状態制御回路39がこれを判
断J5して、置数入力メモリー回路46に蓄えら
れたチヤンネルデータがメモリー書込回路50を
経てプログラムメモリー回路38のプログラムA
のチヤンネルメモリーに転送される。これと共に
メモリー読出回路51が動作し、表示内容選択/
タイミング回路52が状態制御回路39によつて
制御され、チヤンネルデータがデコーダ/表示駆
動回路42を経てチヤンネル表示部30に表示さ
れる(処理P4)。
Next, the channel to be recorded is set.
First, channel numbers are input using the numeric key switches K0 to K9 (decision J4). This data is temporarily stored in the numeric input memory circuit 46 via the key reading circuit 41 and the state control circuit 39 shown in FIG. 2 (processing P3). Then channel key switch
When CH is pressed, the state control circuit 39 makes a judgment J5, and the channel data stored in the numeric input memory circuit 46 is transferred to the program A of the program memory circuit 38 via the memory write circuit 50.
channel memory. At the same time, the memory readout circuit 51 operates, and the display content selection/
The timing circuit 52 is controlled by the state control circuit 39, and the channel data is displayed on the channel display section 30 via the decoder/display drive circuit 42 (process P4).

なおタイマーを用いずにVTR1の記録/再生
操作部を操作してVTR1を手動モードで使用す
る場合にも、チヤンネル指定は置数キーK0〜K9
とチヤンネルキーCHとによつて行われる。この
場合、上述と同様にしてプログラムメモリー回路
38に記憶されたチヤンネルデータは、チヤンネ
ル表示部30において表示されると共にメモリー
読出回路51を経てDA変換器(図示せず)に供
給される。そしてここで適当なDC電圧に変換さ
れた後、電子チユーナーの同調回路の可変容量ダ
イオードに供給される。
Note that even when using the VTR 1 in manual mode by operating the record/playback operation section of the VTR 1 without using the timer, the channel can be specified using the numeric keys K 0 to K 9 .
and channel key CH. In this case, the channel data stored in the program memory circuit 38 in the same manner as described above is displayed on the channel display section 30 and is also supplied to the DA converter (not shown) via the memory read circuit 51. Here, the voltage is converted to an appropriate DC voltage and then supplied to the variable capacitance diode of the electronic tuner's tuning circuit.

次に第4図にその詳細なフローチヤートを示す
プログラムルーチンL3によつてプログラムの設
定が行われる。まず置数キースイツチK0〜K9
押されると、状態制御回路39の判断J6に基い
て入力データが第2図のキー読込回路44、状態
制御回路39を経て置数入力メモリー回路46に
一時的に蓄えられる(処理P3)。なお置数キー
K0〜K9が押されていない場合には、現在時間/
プログラム時間比較ルーチンL1が行われてい
る。次に2桁目の置数キーK0〜K9が押されると、
判断J5によつて入力データが2桁目の数字とし
て置数入力メモリー回路46に記憶される。そし
て置数キーK0〜K9の後に時キースイツチHを押
した場合には、判断J8によつて時データが置数
入力メモリー回路46から状態制御回路33に送
られて、ここで時データが適当か否かの判断J1
0が行なわれる。
Next, the program is set by program routine L3, the detailed flowchart of which is shown in FIG. First, when the numeric key switches K 0 to K 9 are pressed, the input data is temporarily stored in the numeric input memory circuit 46 via the key reading circuit 44 and the state control circuit 39 shown in FIG. 2 based on the judgment J6 of the state control circuit 39. (processing P3). In addition, the number key
If K 0 to K 9 are not pressed, the current time/
A program time comparison routine L1 is being performed. Next, when the second digit numeric key K 0 to K 9 is pressed,
As a result of decision J5, the input data is stored in the numeric input memory circuit 46 as the second digit number. If the hour key switch H is pressed after the numeric keys K0 to K9 , the hour data is sent from the numeric input memory circuit 46 to the state control circuit 33 according to judgment J8, where the hour data is Judgment of suitability J1
0 is performed.

そして時データが適当であれば、状態制御回路
39、メモリー書込回路50を経てプログラムメ
モリー回路38にプログラムAの開始時間の
“時”のデータが記憶される。また状態制御回路
39においてフリツプ・フロツプFlag“時”がセ
ツトされる(処理P5)。この結果、第2図のメ
モリー読出回路51及び表示内容選択/タイミン
グ回路52が動作してメモリー回路38のデータ
が読出され、このデータはデコーダ/表示駆動回
路42を経て時間表示部28において表示される
(処理P9)。この場合、フラツシユ表示回路49
によつて時間表示は点滅表示となつている。なお
時データが例えば“30時”のように不適当である
場合には、判断J10によつて処理P7が行われ
ないので、時データの記憶及び表示が行われな
い。そしてこの場合には操作者はクリアキースイ
ツチCを押して置数入力メモリー回路46のデー
タをクリアした後、再びプログラムルーチンL3
を行う。
If the time data is appropriate, the "hour" data of the start time of program A is stored in the program memory circuit 38 via the state control circuit 39 and the memory write circuit 50. Furthermore, the flip-flop flag "hour" is set in the state control circuit 39 (process P5). As a result, the memory readout circuit 51 and display content selection/timing circuit 52 shown in FIG. (Process P9). In this case, the flash display circuit 49
The time display is blinking depending on the time. Note that if the hour data is inappropriate, such as "30 o'clock," processing P7 is not performed based on judgment J10, so that the hour data is not stored or displayed. In this case, the operator presses the clear key switch C to clear the data in the numeric input memory circuit 46, and then returns to the program routine L3.
I do.

次にプログラムルーチンL3の始めに戻り、時
データの入力と同様な分データの入力が行われ
る。既ち、置数キーK0〜K9によつて分データが
入力され(判断J6、処理P5、判断J7、処理
P6)、次いで分キースイツチMが押されると、
分データが適当であるか否かの判断J11が行わ
れる。そして分データが適当であれば、プログラ
ムメモリー回路38にプログラムAの開始時間の
分のデータが記憶される。また状態制御回路にお
いてFlag“分”がセツトされる(処理P8)。こ
の結果、時間表示部においてプログラムAの開始
時間が点滅して表示される。なお分データが例え
ば“70分”のように不適当である場合には、判断
J11によつて処理P8が行われないので、操作
者はクリアキーCを押して再び分データの入力を
行う必要がある。
Next, the process returns to the beginning of the program routine L3, and minute data is input in the same way as the hour data. Minute data has already been input using the numeric keys K0 to K9 (judgment J6, processing P5, judgment J7, processing P6), and then when the minute key switch M is pressed,
A judgment J11 is made as to whether the minute data is appropriate. If the minute data is appropriate, the data for the start time of program A is stored in the program memory circuit 38. Also, a flag "minute" is set in the state control circuit (process P8). As a result, the start time of program A is displayed blinking on the time display section. Note that if the minute data is inappropriate, such as "70 minutes," processing P8 is not performed based on judgment J11, so the operator needs to press the clear key C and input the minute data again. be.

次に状態制御回路39においてFlag“時”及び
Flag“分”が共に1であるか否かの判断J12が
行われ、共に1であれば第3図に示すように約1
秒間時間表示が行なわれた後(処理P10)、開
始時間指示ランプ31がオフ、終了時間指示ラン
プ32がオン(フラツシユ点灯)となる。これに
よつてプログラムAの終了時間のデータが入力可
能であることが操作者に知らされる。これと同時
に、時間表示ブランキング回路48が動作して、
前に設定されたプログラムAの開始時間の時間表
示が消灯される。またメモリー書込回路50によ
つてプログラムメモリー回路38の終了時間A用
のメモリーが選択される。なお現在時間/プログ
ラム時間比較回路41においては、第6図に示す
現在時間とプログラム時間との比較ルーチンL1
が常に行われている。
Next, in the state control circuit 39, the Flag “time” and
Judgment J12 is made as to whether or not the Flag “minutes” are both 1, and if both are 1, it is approximately 1 as shown in FIG.
After the second time is displayed (process P10), the start time indication lamp 31 is turned off and the end time indication lamp 32 is turned on (flashing). This notifies the operator that data on the end time of program A can be input. At the same time, the time display blanking circuit 48 operates,
The time display of the previously set start time of program A is turned off. The memory for end time A of the program memory circuit 38 is also selected by the memory write circuit 50. In the current time/program time comparison circuit 41, the current time and program time comparison routine L1 shown in FIG.
is always being done.

次に置数キースイツチK0〜K9、時キースイツ
チH、分キースイツチMを操作して終了時間の設
定が行われる。この設定は開始時間の設定と同様
に第4図に示すようなプログラムルーチンL3に
よつて行われる。そしてプログラムルーチンL3
が終了すると、即ち、分キーMを押してデータ入
力が終了すると、終了時間指示ランプ32がオフ
となり、また時間表示部28の終了時間表示がブ
ランキングされる。またフラツシユ表示回路49
がオフとなつてプリセツト表示ランプ34Aが連
続点灯となる。これによつてプログラムAの開始
時間と終了時間の設定が完了したことが表示され
る。
Next, the end time is set by operating the number key switches K0 to K9 , the hour key switch H, and the minute key switch M. Similar to the setting of the start time, this setting is performed by a program routine L3 as shown in FIG. and program routine L3
When this is completed, that is, when the minute key M is pressed and data input is completed, the end time indication lamp 32 is turned off, and the end time display on the time display section 28 is blanked. Also, the flash display circuit 49
is turned off and the preset display lamp 34A is lit continuously. This indicates that the setting of the start time and end time of program A has been completed.

次に時間表示部28のブランキングが約0.2秒
間行われた後(処理P13)、状態制御回路39
からの指令に基いて表示内容選択/タイミング回
路52において時計部37からの現在時間のデー
タが選択される。そしてこの現在時間のデータは
デコーダ/表示駆動回路42を経て時間表示部2
8において表示される(処理P14)。
Next, after the time display section 28 is blanked for about 0.2 seconds (process P13), the state control circuit 39
The current time data from the clock section 37 is selected in the display content selection/timing circuit 52 based on a command from the clock section 37. This current time data then passes through the decoder/display drive circuit 42 to the time display unit 2.
8 (process P14).

プログラムAの設定が完了すると再びプログラ
ムキーAを押してプログラムAの内容の確認を行
う。即ち、キーAが押されると(判断J13)、
第5図にその詳細なフローチヤートを示すチエツ
クルーチンL2が行われる。なおこの場合、プロ
グラムAの設定が完了した時点で自動的にチエツ
クルーチンL2が行われるようにしてもよい。
When the settings for program A are completed, program key A is pressed again to confirm the contents of program A. That is, when key A is pressed (judgment J13),
A check routine L2, the detailed flowchart of which is shown in FIG. 5, is executed. In this case, the check routine L2 may be automatically executed when the settings of the program A are completed.

第5図はチエツクルーチンL2のフローチヤー
トである。まずチエツクルーチンL2になると、
第2図の状態制御回路39の指令に基いてプログ
ラム時間正誤判別回路40においてプログラム時
間TPと装着されたカセツトテープの記録可能時
間TR(テープ残量)との比較が行われる。(判断
J21)なおプログラムBが既に設定されている
場合には、プログラムA及びBのプログラム時間
の総和TPとTRとが比較される。そしてTP>TR
場合には、プログラム時間オーバー表示ランプ3
5が点灯される。更に判別回路40においてプロ
グラムAとBとの時間帯にオーバーラツプ部分が
あるか否かの判断J22が行われ、オーバーラツ
プ部分がある場合にはプログラム不適当表示ラン
プ36が点灯される。そしてプログラム時間がオ
ーバーしているかまたはオーバーラツプ部分があ
る場合には、状態制御回路39においてチエツク
終了F/Fがセツトされる。
FIG. 5 is a flowchart of check routine L2. First, when it comes to check routine L2,
Based on a command from the state control circuit 39 shown in FIG. 2, a program time correctness determination circuit 40 compares the program time T P with the recordable time TR (tape remaining amount) of the loaded cassette tape. (Judgment J21) If program B has already been set, the total program times T P and T R of programs A and B are compared. If T P > T R , the program time over indicator lamp 3
5 is lit. Furthermore, a determination J22 is made in the determination circuit 40 as to whether or not there is an overlapping portion between the time periods of the programs A and B. If there is an overlapping portion, the program inappropriateness indicator lamp 36 is lit. If the program time has exceeded or there is an overlapping portion, a check end F/F is set in the state control circuit 39.

プログラム時間正誤判別回路40においてプロ
グラム時間が正しいと判別された場合には、時間
表示部28における現在時間の表示が約0.2秒間
ブラツキングされる(処理P23,24)。次い
でプリセツトランプ34Aが点滅点灯されると共
に、開始/終了表示部29において開始時間指示
ランプ31が点滅点灯される。同時にプログラム
Aのチヤンネルと開始時間が点滅表示される。こ
の表示は約1秒間行われ(処理P26)、次いで
開始時間指示ランプ31が消灯されると共に、時
間表示がブランキングされる(処理P27)。そ
して約0.2秒後(処理P28)に終了時間指示ラ
ンプ32が点滅点灯されると共に、プログラムA
の終了時間が点滅表示される(処理P29)。こ
の表示は約1秒間行われ(処理P30)、その後
終了時間指示ランプ32がオフになり、終了時間
表示がブラツキングされる。またフラツシユ表示
回路49がオフとなる(処理P31)ので、プリ
セツト表示ランプ34Aが連続点灯となる。
If the program time correctness determination circuit 40 determines that the program time is correct, the display of the current time on the time display section 28 is blacked out for about 0.2 seconds (processes P23 and P24). Next, the preset lamp 34A is flashed on and off, and the start time indication lamp 31 on the start/end display section 29 is flashed on and off. At the same time, the channel and start time of program A are displayed blinking. This display is performed for about 1 second (process P26), and then the start time indication lamp 31 is turned off and the time display is blanked (process P27). Approximately 0.2 seconds later (process P28), the end time indication lamp 32 blinks and lights up, and the program A
The end time is displayed blinking (process P29). This display is performed for about one second (process P30), and then the end time indication lamp 32 is turned off and the end time display is blacked out. Furthermore, since the flash display circuit 49 is turned off (process P31), the preset display lamp 34A is lit continuously.

第5図にその詳細を示すチエツクルーチンL2
において、上述の動作を終了すると、状態制御回
路39のチエツク終了F/Fがセツトされる(処
理P32)。そしてその後プログラムキヤンセル
キーPCが押されかつこの時にプログラムキーA
が押されている場合(判断J32,34)、後述
のように設定されたプログラムAがキヤンセル
(クリア)される(処理P34)。またキヤンセル
キーPCが押されない場合には、処理P31の約
0.2秒後にプログラムAの終了時間の表示に代つ
て現在時間の表示が行われる。そしてその後現在
時間/プログラム時間比較ルーチンL1が続行さ
れ、タイマーが機能している状態となる。
Check routine L2, the details of which are shown in FIG.
When the above operation is completed, the check end F/F of the state control circuit 39 is set (process P32). Then, the program cancel key PC is pressed and at this time the program key A
If is pressed (judgments J32, J34), program A set as described below is canceled (cleared) (process P34). Also, if the cancel key PC is not pressed, about
After 0.2 seconds, the current time is displayed instead of the end time of program A. Thereafter, the current time/program time comparison routine L1 is continued, and the timer is in a functioning state.

なおチエツクルーチンL2は第3図のフローチ
ヤートのいずれの部分にも挿入することができ
る。即ち、プログラム中であつても、キーAまた
はBを押すことによつて、既にプログラムされて
いる時間の表示が行われるので、これを確認して
プログラムを設定することができる。
Note that the check routine L2 can be inserted into any part of the flowchart of FIG. That is, even during programming, by pressing key A or B, the already programmed time is displayed, so that the program can be set by checking this.

次にプログラムBの設定について説明する。ま
ずプログラムキーBを押すと、第3図の判断J1
2(FlagB=1か?)が行われる。そしてプログ
ラムBが既に設定されている場合には、状態制御
回路39においてフリツプフロツプFlagBがセツ
トされているので、プログラムBについてのチエ
ツクルーチンL2(第5図)が行われる(通常の
チエツク)。またプログラムBが未だ設定されて
いない場合には、IlagA=1か否かの判断J13
が行われ、プログラムAが設定されていれば、プ
ログラムAについてのチエツクルーチンL2が行
われる。即ち、プログラムBの設定をするために
キーBを押すと、まず既に設定されている他方の
プログラムAの表示が自動的に行われ、これによ
つてプログラムBがAの時間帯とオーバーラツプ
して設定されたり或はAとBとの記録時間が記録
可能時間をオーバーするようなことがないように
している。そしてチエツクルーチンL2が終了し
た後は、第3図の処理P1以下と同様のフローチ
ヤートに準じてプログラムBの設定が行われる。
Next, the settings for program B will be explained. First, when you press program key B, judgment J1 in Fig. 3 is executed.
2 (Is FlagB=1?) is performed. If program B has already been set, flip-flop FlagB has been set in the state control circuit 39, so check routine L2 (FIG. 5) for program B is performed (normal check). In addition, if program B has not been set yet, judgment J13 is made as to whether IlagA=1 or not.
is performed, and if program A is set, check routine L2 for program A is performed. That is, when key B is pressed to set program B, the other program A that has already been set is automatically displayed. The setting is made so that the recording times of A and B do not exceed the recordable time. After the check routine L2 is completed, settings for the program B are performed according to the same flowchart as the process P1 and subsequent steps in FIG.

次に第2図の現在時間/プログラム時間比較回
路41の動作、即ちタイマー動作について説明す
る。タイマー動作は第6図に示す現在時間/プロ
グラム時間比較ルーチンのフローチヤートに基い
て行われる。まずプログラムAが設定されている
と、Flag A=1であるから判断J40が行なわ
れ、次にVTR1がプログラムに従つて記録動作
中である場合にセツトしているフリツプ・フロツ
プFlag Rec Aがセツトされているか否かの判断
J42が行われる。そしてFlag RecA=0であ
れば、現在時間toとプログラムAの開始時間ts
の比較が行われる。
Next, the operation of the current time/program time comparison circuit 41 shown in FIG. 2, that is, the timer operation will be explained. The timer operation is performed based on the flowchart of the current time/program time comparison routine shown in FIG. First, if program A is set, judgment J40 is made since Flag A=1, and then flip-flop Flag Rec A, which is set when the VTR 1 is recording according to the program, is set. A judgment J42 is made as to whether or not this is the case. If Flag RecA=0, the current time t o and the start time t s of program A are compared.

to=tsになると、判断J43に基いてプリセツ
ト表示ランプ34Aが点滅点灯され、また比較回
路41からVTR1に記録開始信号が送られ、
VTR1が記録モードになる(処理P40)。また
このときFlag Rec Aがセツトされるので、判断
J42に基いて現在時間toと終了時間teとの比較
が行われるようになる。そしてプログラムAが実
行されてto=teとなると、判断J44に基いて比
較回路41からVTR1に停止信号が送られ、
VTR1が停止される。これと共に、記録中に点
滅点灯されていたプリセツト表示ランプ34Aが
オフとなり、またフリツプ・フロツプFlag Rec
A並びにFlagAがリセツトされる(処理P41)。
When t o =t s , the preset display lamp 34A blinks and lights up based on judgment J43, and a recording start signal is sent from the comparator circuit 41 to the VTR 1.
The VTR 1 enters recording mode (process P40). Also, since Flag Rec A is set at this time, the current time to and end time te are compared based on decision J42. Then, when program A is executed and t o = t e , a stop signal is sent from the comparator circuit 41 to the VTR 1 based on judgment J44.
VTR1 is stopped. At the same time, the preset display lamp 34A, which had been blinking during recording, turns off, and the flip-flop Flag Rec
A and FlagA are reset (process P41).

このようにしてプログラムAによる所定の記録
が実行され、次にプログラムBが設定されていれ
ば判断J41が行われる。そして判断J42以降
はプログラムAの実行と同じ手順(J42→J4
3→P40……)でプログラムBの実行が行われ
る。なおプログラムAとBとの時間帯の前後関係
を特に規定しないようにしてもよい。例えば、プ
ログラムAに基いて設定された時間帯の前にプロ
グラムBの時間帯を設定し得るようにしてもよ
い。この場合、第6図の判断J40とJ41とが
並列して行われるようにすれば、プログラムAま
たはBのいずれか早い方のプログラムが先に実行
される。
In this way, the predetermined recording by program A is executed, and then, if program B is set, judgment J41 is made. After judgment J42, the procedure is the same as the execution of program A (J42→J4
3→P40...) Program B is executed. Note that the time zone relationship between programs A and B may not be particularly defined. For example, the time slot for program B may be set before the time slot set based on program A. In this case, if judgments J40 and J41 in FIG. 6 are made in parallel, the earlier of programs A or B will be executed first.

次に設定したプログラムの取消し(キヤンセ
ル)について説明する。既述のようにプログラム
のキヤンセルは、まずプログラム内容のチエツク
を行い、チエツクルーチンL2(第4図)の終了
時にチエツク終了F/Fがセツトされた時(P3
2)にプログラムキヤンセルキーPCを押すこと
によつて可能になる。そしてこのときキヤンセル
するプログラムのキーAまたはBを押している場
合のみキヤンセルされるようになつている。第7
A図は状態制御回路39のプログラムキヤンセル
に関係した回路のみを取出して示している。また
第7B図は第7A図の各部の波形である。
Next, canceling a set program will be explained. As mentioned above, to cancel a program, first check the program contents, and when the check end F/F is set at the end of check routine L2 (Fig. 4) (P3).
This can be done by pressing the program cancel key PC in 2). At this time, the program is canceled only if the key A or B of the program to be canceled is pressed. 7th
Figure A shows only the circuits related to program cancellation of the state control circuit 39. Further, FIG. 7B shows waveforms at various parts in FIG. 7A.

まずプログラムキーA、置数キーK0〜K9等を
押してプログラムAを設定すると、アンドゲート
54を介してキーAの入力信号がFlag Aフリツ
プ・フロツプ56のセツト入力に供給され、この
フリツプ・フロツプ56がセツトされる。従つ
て、プログラムAの設定後にキーAを押すと、
Flag A=1であるからアンドゲート58及びオ
アゲート60を通つてキーAの入力信号がチエツ
クルーチン制御回路61に供給される。そして第
5図に示すチエツクルーチンL2が行われて、チ
エツクルーチン制御回路61においてチエツク終
了信号が形成される。この信号とキーAの入力信
号とがオアゲート62並びにアンドゲート63を
介してチエツク終了フリツプ・フロツプ65に供
給され、これがセツトされる。そしてチエツク終
了フリツプ・フロツプ65の出力、キーA入力信
号及びFlag Aフリツプ・フロツプ56の出力信
号がアンドゲート66に供給され、プログラムA
クリア信号が形成される。このクリア信号は第2
図のメモリー書込回路50を経てプログラムメモ
リー回路に供給され、プログラムAがキヤンセル
される。なおプログラムBのキヤンセルも同様に
して行われる。
First, when program key A, numeric keys K0 to K9 , etc. are pressed to set program A, the input signal of key A is supplied to the set input of Flag A flip-flop 56 via AND gate 54, and this flip-flop Flop 56 is set. Therefore, if you press key A after setting program A,
Since Flag A=1, the input signal of key A is supplied to check routine control circuit 61 through AND gate 58 and OR gate 60. Then, a check routine L2 shown in FIG. 5 is performed, and a check end signal is generated in the check routine control circuit 61. This signal and the key A input signal are supplied via an OR gate 62 and an AND gate 63 to a check termination flip-flop 65, which is set. The output of the check end flip-flop 65, the key A input signal, and the output signal of the Flag A flip-flop 56 are then supplied to an AND gate 66, which outputs the program A.
A clear signal is formed. This clear signal is the second
The signal is supplied to the program memory circuit via the memory write circuit 50 shown in the figure, and program A is canceled. Note that canceling program B is performed in the same manner.

このようにして、第7B図に示すように、時点
t1においてプログラムキーAを押すことによつ
て、時点t2までにチヤンネル表示、開始時間及び
終了時間の表示が行われる。そしてこのチエツク
が終了するとチエツク終了F/Fがセツトされ、
このときプログラムキーAを押したまま例えば時
点t3でキヤンセルキーPCを押すことによつてプ
ログラムクリア信号Aが形成され、この信号によ
つてプログラムAのキヤンセルが行われる。
In this way, as shown in Figure 7B, the time point
By pressing program key A at t 1 , the channel display, start time and end time are displayed by time t 2 . When this check is completed, the check end F/F is set,
At this time, by holding down the program key A and pressing the cancel key PC, for example at time t3, a program clear signal A is generated, and the program A is canceled by this signal.

なおチエツクルーチンL2が終了した後に所定
期間(例えば2秒間)だけチエツク終了フリツ
プ・フロツプ65がセツト状態となり、この期間
にキヤンセルキーPCを押した場合のみプログラ
ムのキヤンセルが行われるように構成してもよ
い。またチエツク終了後であればいつでもキヤン
セルキーPCを押してプログラムキヤンセルを行
い得るようにしてもよい。
Note that the check termination flip-flop 65 may be in the set state for a predetermined period of time (for example, 2 seconds) after the check routine L2 is completed, and the program may be canceled only if the cancel key PC is pressed during this period. good. Further, the program may be canceled by pressing the cancel key PC at any time after the check is completed.

次に第8図は第2図のタイマーの時計部28に
現在時間をセツトする場合のフローチヤートであ
る。現在時間をセツトする場合には、まず第1図
に示す時間表示部28の横の時間合せスイツチ3
3を押す。そして状態制御回路39において判断
J50が行われ、これによつて処理P51が行わ
れて時間表示ブランキング回路48がオンとな
り、このために時間表示部28がブランキングさ
れ、これと共にフラツシユ表示回路49がオンと
なる。次に第4図のプログラムルーチンL3と同
様にして、時間及び分のデータが時計プリセツト
回路69に記憶されると共に、Flag“時”及び
Flag“分”が共に1となる(判断J51〜56、
処理P52〜55)。そしてこの状態では状態制
御回路39の制御に基いて時計プリセツト回路6
9から入力データが読出され、表示内容選択/タ
イミング回路52及びデコーダ/表示駆動回路4
2を通じて入力データが時間表示部28に点滅表
示される(処理P56)。
Next, FIG. 8 is a flowchart for setting the current time in the clock section 28 of the timer shown in FIG. To set the current time, first press the time setting switch 3 next to the time display section 28 shown in FIG.
Press 3. Judgment J50 is then performed in the state control circuit 39, and as a result, processing P51 is performed and the time display blanking circuit 48 is turned on, thereby blanking the time display section 28, and at the same time, the flash display circuit 49 is turned on. turns on. Next, in the same manner as the program routine L3 in FIG. 4, the hour and minute data are stored in the clock preset circuit 69, and the
Both Flag “minutes” become 1 (judgments J51-56,
Processing P52-55). In this state, the clock preset circuit 6 is activated under the control of the state control circuit 39.
Input data is read from the display content selection/timing circuit 52 and the decoder/display drive circuit 4.
2, the input data is displayed blinking on the time display section 28 (process P56).

そしてFlag“時”及びFlag“分”が共に1であ
る場合には、判断J57が行われて入力が完了し
たことが判断される。そしてこの状態で外部の時
報に合わせて時間合せスイツチ33を再び操作す
ると、状態制御回路39が判断J58を行い、パ
ラレルロード70に対して時計プリセツト回路6
9に蓄えられた時及び分のデータを時計部37に
ロードするように指示が行われる。そして時計部
37が現在時間にセツトされ、またこのとき秒リ
セツト回路71が動作して時計部37の秒カウン
タ(表示は行われていない)も正しく0秒にリセ
ツトされる。そして判断J58に基いて時間表示
が時間表示部28において行われる。なおフラツ
シユ表示回路49がオフとなるので、時間表示は
連続表示となる(処理57)。
If both the flag "hour" and the flag "minute" are 1, judgment J57 is made and it is determined that the input is completed. In this state, when the time setting switch 33 is operated again in accordance with the external time signal, the state control circuit 39 makes a judgment J58, and the clock preset circuit 6 is set to the parallel load 70.
An instruction is given to load the hour and minute data stored in the clock section 37 into the clock section 37. Then, the clock section 37 is set to the current time, and at this time, the second reset circuit 71 is operated to correctly reset the second counter (not displayed) of the clock section 37 to 0 seconds. Then, based on judgment J58, the time is displayed on the time display section 28. Note that since the flash display circuit 49 is turned off, the time display becomes a continuous display (process 57).

なお上述の構成のタイマーをVTR1とは別体
のタイマーとすることもでき、またタイマーを上
述の実施例の場合とは別の用途に用いる場合に
は、セツトされた動作開始時間から動作終了時間
までの動作期間のみタイマーがオンとなるように
する代りに、逆にオフになるようにしてもよい。
また上述の実施例では2つのプログラムキーA及
びBを設けたが、プログラムキーを1つとし、こ
のプログラムキーと置数キーとの組合わせ(例え
ばプログラムキーと置数キーK1又はK2との組合
せ)によつてプログラムの選択を行うようにする
こともできる。また上述の実施例では時キーH及
び分キーMを設けたが、時間入力データを例えば
4桁のデータとし、上位2桁を時間、下位2桁を
分に予め定めておけば、時キーH及び分キーHを
用いずにプログラム時間または現在時間を設定す
ることができる。
Note that the timer configured as described above can be a separate timer from the VTR 1, and when the timer is used for a purpose other than that of the above-described embodiment, the timer configured as described above can be changed from the set operation start time to the operation end time. Instead of having the timer turn on only during the operating period up to, the timer may turn off.
In addition, in the above embodiment, two program keys A and B are provided, but there is only one program key, and a combination of this program key and a numeric key (for example, a program key and a numeric key K 1 or K 2 ) is used. It is also possible to select a program based on a combination of Further, in the above embodiment, an hour key H and a minute key M are provided, but if the time input data is, for example, 4-digit data, and the upper two digits are predetermined as hours and the lower two digits are predetermined as minutes, the hour key H The program time or current time can be set without using the and minute keys H.

本発明は上述の如く、タイマー動作を行わせる
ための動作時刻や現在時刻を調整するための調整
用時刻を設定するのに置数キイーを用い、この置
数キイーによつて設定された動作時刻及び調整用
時刻を時刻記憶用メモリー手段によつて記憶する
ようにしたので、特に設定すべき動作時刻が多い
場合にも、その設定操作が容易でかつその構成が
簡単である。
As described above, the present invention uses the numeric keys to set the operating time to perform the timer operation and the adjustment time to adjust the current time, and the operating time set by the numeric keys. Since the adjustment time is stored by the time storage memory means, the setting operation is easy and the configuration is simple, especially when there are many operation times to be set.

また現在時刻を調整する際には、置数キイーに
よつて設定した調整用時刻を時刻記憶用メモリー
手段に記憶させると共に時刻表示手段において現
在時刻に代えて点滅表示させ、時刻調整操作手段
を操作して時刻調整操作を行つた時には上記調整
用時刻に応じて調整された現在時刻が連続発光表
示されるようにした。従つて共通の時刻表示手段
において現在時刻と調整用時刻とを夫々選択的に
発光表示することが出来、また前者は連続発光表
示でかつ後者は間欠発光表示であるので、その構
成が簡単であり、また夫々の時刻を明確かつ確実
に表示することが出来る。また時報等に基いて現
在時刻の時刻合せをする場合、予め置数キイーに
よつて調整用時刻を設定した後、時報等から知り
得る正確な現在時刻が上記調整用時刻に一致した
時点で時刻調整操作手段を操作すればよく、この
ために時刻合せ操作が簡単であり、また正確かつ
確実に時刻合せを行うことが出来る。
When adjusting the current time, the adjustment time set using the numeric keys is stored in the time storage memory means, and the time display means blinks instead of the current time, and the time adjustment operation means is operated. When the time adjustment operation is performed, the current time adjusted according to the adjustment time is displayed in continuous light. Therefore, the current time and the adjustment time can be selectively displayed by emitting light in the common time display means, and since the former is a continuous light-emitting display and the latter is an intermittent light-emitting display, the configuration is simple. , and each time can be displayed clearly and reliably. In addition, when setting the current time based on a time signal, etc., after setting the adjustment time using the numeric keys in advance, when the accurate current time known from the time signal, etc. matches the above adjustment time, the time is set. All that is required is to operate the adjusting operation means, and therefore, the time setting operation is simple, and the time can be set accurately and reliably.

【図面の簡単な説明】[Brief explanation of drawings]

図面は本発明を適用したVTRの一実施例を示
すものであつて、第1図はVTRの操作機構の正
面図、第2図はVTRに組込まれているタイマー
のブロツク回路図、第3図はタイマーのプログラ
ム動作のフローチヤート、第4図はタイマーのプ
ログラムルーチンのフローチヤート、第5図はタ
イマーのチエツクルーチンのフローチヤート、第
6図はタイマーの現在時間/プログラム時間比較
ルーチンのフローチヤート、第7A図はプログラ
ムキヤンセル回路の回路図、第7B図は第7A図
の各部の波形を示す波形図、第8図はタイマーの
時計部に現在時間をセツトする場合のフローチヤ
ートである。 なお図面に用られている符号において、26…
キー入力部、28…時間表示部、29…開始/終
了表示部、33…時間合せスイツチ、37…時計
部、38…プログラムメモリー回路、42…デコ
ーダ/表示駆動回路、48…時間表示ブランキン
グ回路、49…フラツシユ表示回路、52…表示
内容選択/タイミング回路、69…時計プリセツ
ト回路、である。
The drawings show an embodiment of a VTR to which the present invention is applied, in which Fig. 1 is a front view of the operating mechanism of the VTR, Fig. 2 is a block circuit diagram of a timer incorporated in the VTR, and Fig. 3 is a block circuit diagram of a timer incorporated in the VTR. is a flowchart of the timer program operation, FIG. 4 is a flowchart of the timer program routine, FIG. 5 is a flowchart of the timer check routine, and FIG. 6 is a flowchart of the timer current time/program time comparison routine. FIG. 7A is a circuit diagram of the program cancel circuit, FIG. 7B is a waveform diagram showing waveforms at various parts in FIG. 7A, and FIG. 8 is a flowchart for setting the current time in the clock section of the timer. In addition, in the symbols used in the drawings, 26...
Key input section, 28... Time display section, 29... Start/end display section, 33... Time setting switch, 37... Clock section, 38... Program memory circuit, 42... Decoder/display drive circuit, 48... Time display blanking circuit , 49...flash display circuit, 52...display content selection/timing circuit, 69...clock preset circuit.

Claims (1)

【特許請求の範囲】 1 タイマー動作を行わせるための動作時刻と現
在時刻を調整するための調整用時刻とを夫々設定
する置数キーと、 この置数キーによつて設定された動作時刻及び
調整用時刻を記憶するための時刻記憶用メモリー
手段と、 現在時刻を表示するための現在時刻信号を発生
する現在時刻信号発生手段と、 現在時刻を発光表示し得る時刻表示手段と、 上記時刻表示手段が上記現在時刻信号発生手段
からの上記現在時刻信号に基づく現在時刻を連続
的に発光表示するように、上記現在時刻信号発生
手段の出力を上記時刻表示手段に供給する表示内
容選択・駆動回路と、 上記置数キーによつて調整用時刻が上記時刻記
憶用メモリー手段に設定された時には、上記現在
時刻信号に代えて上記時刻記憶用メモリー手段か
らの調整用時刻信号を上記表示内容選択・駆動回
路を経て上記時刻表示手段に供給し且つ上記調整
用時刻を点滅発光表示させるように上記表示内容
選択・駆動回路に接続された時間表示ブランキン
グ回路及びフラツシユ表示回路と、 上記点滅発光状態において操作する操作手段で
あつて、上記現在時刻信号発生手段の内容を上記
時刻記憶用メモリー手段に設定された調整用時刻
に修正すると共に、上記時間表示ブランキング回
路及びフラツシユ回路の動作を停止させて、上記
現在時刻信号発生手段からの調整された現在時刻
信号を上記時刻表示手段に供給して現在時刻を連
続発光表示させる時刻調整用操作手段とを具備す
るタイマー装置。
[Claims] 1. A number key for setting an operation time for performing a timer operation and an adjustment time for adjusting the current time, and a number key for setting an operation time and an adjustment time for adjusting the current time. A time storage memory means for storing an adjustment time; a current time signal generating means for generating a current time signal for displaying the current time; a time display means capable of displaying the current time by emitting light; and the time display. a display content selection/driving circuit that supplies the output of the current time signal generation means to the time display means so that the means continuously displays the current time based on the current time signal from the current time signal generation means; When the adjustment time is set in the time storage memory means using the numeric key, the adjustment time signal from the time storage memory means is used in place of the current time signal to select the display content. a time display blanking circuit and a flash display circuit connected to the display content selection/drive circuit so as to supply the time display means via a drive circuit and display the adjustment time in a blinking light-emitting state; and in the blinking light-emitting state; An operating means for adjusting the contents of the current time signal generating means to the adjustment time set in the time storage memory means, and stopping the operation of the time display blanking circuit and the flashing circuit. and a time adjustment operating means for supplying the adjusted current time signal from the current time signal generating means to the time display means to cause the current time to be continuously displayed by emitting light.
JP10286177A 1977-08-25 1977-08-25 Timer device Granted JPS5435781A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10286177A JPS5435781A (en) 1977-08-25 1977-08-25 Timer device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10286177A JPS5435781A (en) 1977-08-25 1977-08-25 Timer device

Publications (2)

Publication Number Publication Date
JPS5435781A JPS5435781A (en) 1979-03-16
JPH026032B2 true JPH026032B2 (en) 1990-02-07

Family

ID=14338690

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10286177A Granted JPS5435781A (en) 1977-08-25 1977-08-25 Timer device

Country Status (1)

Country Link
JP (1) JPS5435781A (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56138895A (en) * 1980-03-31 1981-10-29 Matsushita Electric Works Ltd Illumination load control device
US4775208A (en) * 1986-06-06 1988-10-04 Polaroid Corporation Planar waveguide mode converter device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS491272A (en) * 1972-04-17 1974-01-08

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5110491U (en) * 1974-07-12 1976-01-26

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS491272A (en) * 1972-04-17 1974-01-08

Also Published As

Publication number Publication date
JPS5435781A (en) 1979-03-16

Similar Documents

Publication Publication Date Title
JPS5951054B2 (en) Recording/playback device
US4825200A (en) Reconfigurable remote control transmitter
JP3118819B2 (en) Remote control system
US4755883A (en) Removable information inputting device for an electronic recording apparatus
US2867389A (en) Sound reproducing device
EP0283304A2 (en) Optical disc reproduction apparatus
US5506826A (en) Life span detector for a laser diode and a compact disk player having the same
US4135086A (en) Automatic record player of linear tracking pickup arm type
US20150242184A1 (en) Recording and/or reproducing apparatus and recording apparatus
US3800316A (en) Record control circuit for multi-track cartridge tape player-recorder
JPH026032B2 (en)
US4495607A (en) Circuit device for selecting station and tape in tape player with built-in radio
JPS6130229B2 (en)
JPS5923036B2 (en) Information block title playback display device
US20050171765A1 (en) Recording apparatus, reproducing apparatus, and recording and/or reproducing apparatus
JPS61264576A (en) Control system for segment display device in tape deck
US4091611A (en) Digital alarm watch
KR830002543B1 (en) Recorder
JPS62219387A (en) Disk player
US20050192689A1 (en) Recording and/or reproducing apparatus and recording apparatus
KR920006993B1 (en) Digital audio tape recorder
KR950014649B1 (en) Continuous reservation recording control apparatus and continuous recording method of vtr
JPH0216475Y2 (en)
JP3067272B2 (en) Chucking device
JPH04328382A (en) Disk reproducing device