JPH0260274B2 - - Google Patents

Info

Publication number
JPH0260274B2
JPH0260274B2 JP12079284A JP12079284A JPH0260274B2 JP H0260274 B2 JPH0260274 B2 JP H0260274B2 JP 12079284 A JP12079284 A JP 12079284A JP 12079284 A JP12079284 A JP 12079284A JP H0260274 B2 JPH0260274 B2 JP H0260274B2
Authority
JP
Japan
Prior art keywords
clock
time
time value
ram
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP12079284A
Other languages
Japanese (ja)
Other versions
JPS61785A (en
Inventor
Junichi Ueno
Hiroshi Tadaki
Takashi Fujimura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Azbil Corp
Original Assignee
Azbil Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Azbil Corp filed Critical Azbil Corp
Priority to JP59120792A priority Critical patent/JPS61785A/en
Publication of JPS61785A publication Critical patent/JPS61785A/en
Publication of JPH0260274B2 publication Critical patent/JPH0260274B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G04HOROLOGY
    • G04GELECTRONIC TIME-PIECES
    • G04G19/00Electric power supply circuits specially adapted for use in electronic time-pieces
    • G04G19/10Arrangements for supplying back-up power

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Clocks (AREA)
  • Safety Devices In Control Systems (AREA)

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、時刻に基づいて空調制御を行なう制
御装置の時刻管理方法に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to a time management method for a control device that performs air conditioning control based on time.

〔従来技術〕[Prior art]

一般に、空調用の制御装置は、中央管理装置等
の上位装置から各種の基礎的なデータを受け取
り、これらに基づいて制御演算を行なうと共に、
上位装置から与えられる時刻データに基づいて制
御上のタイミングを定めており、これによつて季
節、時間帯等に応じた制御動作を行なつている。
Generally, an air conditioning control device receives various basic data from a higher-level device such as a central management device, and performs control calculations based on this data.
The control timing is determined based on time data provided from the host device, and control operations are performed according to the season, time of day, etc.

また、制御装置では、上位装置に障害を生じた
場合の対策用として、ソフト的に構成された時計
回路を内蔵するものとなつており、上位装置から
のデータが与えられない場合には、時計回路の計
時値に基づいて制御を行なうものとなつている。
In addition, the control device has a built-in clock circuit configured in software as a countermeasure in the event of a failure in the host device, and if data is not provided from the host device, the clock circuit is Control is performed based on the clock value of the circuit.

しかし、電源断または障害の発生等により制御
装置が動作を停止すると、時計回路の計時値が不
特定となり、動作再開時には、計時値を校正せね
ばならず、操作が面倒となる欠点を生じている。
However, when the control device stops operating due to a power outage or a failure, the time value of the clock circuit becomes unspecified, and when operation resumes, the time value must be calibrated, resulting in a disadvantage that operation is troublesome. There is.

〔発明の概要〕[Summary of the invention]

本発明は、従来のかかる欠点を根本的に解決す
る目的を有し、無停電電源によりバツクアツプさ
れた時計装置を別途に設けたうえ、上位装置から
の時刻データにより時計回路および時計装置の各
時刻計時値を校正し、時刻データが受けられない
ときは時計回路の時刻計時値により時計装置の時
刻計時値を校正し、制御装置が動作を停止した後
に動作を再開したときには時計装置の時刻計時値
により時計回路の時刻計時値を校正するものとし
た極めて効果的な、時刻管理方法を提供するもの
である。
The present invention has the purpose of fundamentally solving such drawbacks of the conventional technology, and in addition to separately providing a clock device backed up by an uninterruptible power supply, the present invention provides time data from a host device to each time of the clock circuit and clock device. Calibrate the time value, and when time data is not received, calibrate the time value of the clock device using the time value of the clock circuit, and when the control device resumes operation after stopping operation, calibrate the time value of the clock device. The present invention provides an extremely effective time management method that calibrates the time value of a clock circuit.

〔実施例〕〔Example〕

以下、実施例を示す図によつて本発明の詳細を
説明する。
Hereinafter, details of the present invention will be explained with reference to figures showing examples.

第1図は、制御装置の動作状況を示すフローチ
ヤートであり、上位装置から周期的に与えられる
“指令データ受信?”101がYESとなれば、こ
れの中に含まれる年、月、日、時、分、曜日、休
日等の時刻データ、および、冷房期間、暖房期
間、中間期間、制御モード等の空調制御に用いる
基礎データをRAM(Random Access Memory.)
中の各アドレスへ“指令データをRAMへ格納”
102により更新のうえ格納し、時刻データによ
り時計回路の計時値を更新して校正する。
FIG. 1 is a flowchart showing the operating status of the control device, and if the “command data received?” 101 periodically given from the host device is YES, the year, month, day, and Time data such as hours, minutes, days of the week, and holidays, and basic data used for air conditioning control such as cooling period, heating period, intermediate period, control mode, etc. are stored in RAM (Random Access Memory.
“Storing command data to RAM” to each address inside
The data is updated and stored in step 102, and the time value of the clock circuit is updated and calibrated using the time data.

ついで、制御装置内部の時計回路による計時に
より、“1秒間経過?”111がYESとなれば、
“INC:1秒・CLKS→CLKH”112により、
RAM中の計時値CLKSを1秒登算してから、こ
れを別途に設けた時計装置へ与え、これの計時値
CLKHを更新して校正し、同様に“1分間経
過?”113のYESに応じて“INC:1分・
CLKS→CLKH”114、“1時間経過?”115
のYESに応ずる“INC:1時・CLKS→CLKH
116、更に、“1日間経過?”117のYESに
したがう“INC:1日・CLKS→CLKH”118を
順次に行ない、時計回路の計時により1秒間、1
分間、1時間、1日間が経過する毎に、RAM中
の計時値CLKSを各々登算すると共に、これの内
容によつて時計装置の計時値CLKHを校正し、制
御装置が停電または障害等を生ぜず“動作停
止?”121がNOであることを前提として、ス
テツプ101以降を反復する。
Next, when the clock circuit inside the control device measures the time, "1 second elapsed?" 111 turns out to be YES.
“INC: 1 second・CLK S →CLK H ” 112,
After registering the clock value CLK S in RAM for 1 second, it is given to a separately provided clock device, and the clock value is
CLK H is updated and calibrated, and in the same way, in response to “1 minute elapsed?” 113 YES, “INC: 1 minute
CLK S → CLK H ” 114, “One hour has passed? ”115
“INC: 1 o’clock・CLK S →CLK H ” in response to YES
116, and then "1 day has passed?" 117 YES "INC: 1 day・CLK S → CLK H " 118 is performed sequentially, and 1 second is counted by the clock circuit.
Each time a minute, an hour, or a day passes, the clock value CLK S in the RAM is registered, and the clock device's clock value CLK H is calibrated based on the contents, and the control device is activated due to a power outage or failure. Step 101 and subsequent steps are repeated on the premise that no error occurs and the "operation stop?" 121 is NO.

したがつて、ステツプ101がYESとなる度
毎に、時計回路の計時値CLKSが上位装置からの
時刻データにより校正され、常に上位装置と制御
装置との時刻計時値がこの例では分単位により一
致すると共に、制御装置と時計装置との時刻計時
値は秒単位により一致する。
Therefore, each time step 101 becomes YES, the time value CLK S of the clock circuit is calibrated with the time data from the host device, and the time value of the host device and the control device is always in minutes in this example. In addition, the clock values of the control device and the clock device match in seconds.

ただし、ステツプ112の校正は、条件に応じ
て省略可能としても特に支障はない。
However, the calibration in step 112 may be omitted depending on the conditions without any particular problem.

また、何等かの原因によりステツプ101が
NOのままとなつても、時計回路の計時は継続さ
れ、ステツプ111以降により計時値CLKS
CLKHとが一致して秒単位により登算される。
Also, for some reason, step 101 may be
Even if it remains NO, the clock circuit continues to measure time, and from step 111 onwards, the time value CLK S is changed.
CLK H matches and is registered in seconds.

以上に対し、ステツプ121がYESとなれば、
RAM中の各データは不特定となるおそれを生ず
るが、制御装置中に無停電電源によりバツクアツ
プされたRAMBが設けてあり、これの中に基礎デ
ータ等の重要なデータが格納されており、これに
よつて重要なデータは保存されると共に、時計装
置も同様にバツクアツプされているため、これに
よる計時が正常に継続される。
Regarding the above, if step 121 is YES,
Although there is a risk that each data in RAM may become unspecified, there is RAM B backed up by an uninterruptible power supply in the control device, and important data such as basic data is stored in this. This saves important data, and since the clock device is also backed up, timekeeping can continue normally.

このため、ステツプ121がYESとなつた後
に、停電の回復または障害の除去等により制御装
置が“動作再開?”122のYESとなれば、
“CLKH→CLKS”123により時計装置の計時値
CLKHが時計回路のCLKSとしてRAMへ格納さ
れ、これによつて計時値CLKSが自動的に校正さ
れると共に、“RAMB→RAM”124により重
要なデータがRAMへ格納される。
Therefore, after step 121 becomes YES, if the control device returns YES to "Resume operation?" 122 due to recovery from a power outage or removal of a failure, etc.
“CLK H →CLK S ” 123 indicates the time value of the clock device.
CLK H is stored in RAM as CLK S of the clock circuit, thereby automatically calibrating the time value CLK S , and important data is stored in RAM by "RAM B → RAM" 124.

したがつて、制御装置は、動作停止前と同一の
条件により制御動作を再開することができるもの
となり、特に計時値CLKSの校正およびイニシヤ
ライズ操作等を人為的に行なう必要性が排除され
る。
Therefore, the control device can restart the control operation under the same conditions as before the operation was stopped, and in particular, the need to manually calibrate and initialize the time value CLK S is eliminated.

第2図は制御装置のブロツク図であり、プロセ
ツサ(以下、CPU)11を中心とし、ROM
(Read Only Memory.)12、RAM13、電池
14によりバツクアツプされたRAMB15、図上
省略した上位装置との送受信用のインターフエイ
ス(以下、I/F)16、入出力用のI/F1
7、出力用のI/F18、キーボード(以下、
KB)19およびブラウン管表示器等の表示器
(以下、DP)20との接続用のI/F21を周辺
に配してあり、周波数の安定な発振器(以下、
OSC)22からのクロツクパルスに基づきCPU
11が制御動作を行なうものとなつている。
Figure 2 is a block diagram of the control device, centered around the processor (hereinafter referred to as CPU) 11, and the ROM
(Read Only Memory.) 12, RAM 13, RAM B 15 backed up by battery 14, interface (hereinafter referred to as I/F) 16 for transmitting and receiving with a host device (not shown in the figure), I/F 1 for input/output
7. Output I/F 18, keyboard (hereinafter referred to as
KB) 19 and a display device (hereinafter referred to as DP) 20 such as a cathode ray tube display (hereinafter referred to as DP) 20 are arranged around the I/F 21 for connection, and a frequency stable oscillator (hereinafter referred to as DP)
CPU based on clock pulses from OSC) 22
11 performs control operations.

また、無停電電源としての電池31によりバツ
クアツプされた時計装置32が別途に設けてあ
り、これも、独自の水晶発振器等を有し、これの
出力をカウントして計時を行ない、これによつて
得た計時値をレジスタ等へセツトのうえ、年、
月、日、時、分、秒の各表示33〜35を液晶表
示器等により行なつている。
In addition, a clock device 32 backed up by a battery 31 as an uninterruptible power source is separately provided, and this also has its own crystal oscillator, etc., and measures the time by counting the output of this. After setting the obtained time value to a register etc., set the year,
The month, day, hour, minute, and second are displayed 33 to 35 by a liquid crystal display or the like.

なお、CPU11は、ROM12中の命令を実行
し、必要とするデータをRAM13へアクセスす
ると共に、重要なデータはRAMB15にも格納し
ながら制御動作を行なつており、OSC22から
のクロツクパルスをCPU11中のカウンタおよ
びRAM13中の所定アドレスによりソフト的に
構成した時計回路によりカウントし、計時値を
RAM13中の所定アドレスへ逐次更新のうえ格
納して時刻計時を行ない、これの計時値に基づ
き、I/F17を介して与えられる各種のセンサ
からの検出出力に応ずる制御信号をI/F17,
18から送出し、アクチユエータおよびモータ等
の空調機器各部を制御する一方、I/F16を介
する指令データをRAM13,RAMB15へ格納
すると共に、時計装置32に対して計時値を送出
し、これのレジスタへセツトして校正を行なつて
いる。
Note that the CPU 11 executes instructions in the ROM 12, accesses necessary data to the RAM 13, and also stores important data in RAM B 15 while performing control operations, and sends clock pulses from the OSC 22 to the CPU 11. A clock circuit configured by software uses a counter inside and a predetermined address in RAM 13 to count and record the time value.
The time is measured by sequentially updating and storing it in a predetermined address in the RAM 13, and based on the measured value, control signals are sent to the I/F 17 in response to detection outputs from various sensors provided via the I/F 17.
18 to control each part of the air conditioning equipment such as the actuator and motor, while storing the command data via the I/F 16 in the RAM 13 and RAM B 15, and transmitting the time value to the clock device 32, It is set in the register and calibrated.

このほか、KB19の操作にCPU11が応動
し、RAM13,RAMB15中のデータ更新が可
能になつていると共に、所定のデータをDP20
へ送出し、これによつて表示を行なうものとなつ
ている。
In addition, the CPU 11 responds to the operation of the KB 19, making it possible to update data in the RAM 13 and RAM B 15, and also to update the data in the DP 20.
The data is sent to and displayed accordingly.

以上に対し、CPU11が動作を停止した後、
動作を再開したときには、時計装置32のレジス
タ内容が時刻計時値としてRAM13へ格納され
ると共に、RAMB15の内容がRAM13へ格納
されることは第1図のとおりである。
Regarding the above, after the CPU 11 stops operating,
When the operation is resumed, the contents of the register of the clock device 32 are stored in the RAM 13 as a clock value, and the contents of the RAM B 15 are also stored in the RAM 13, as shown in FIG.

したがつて、制御装置の制御動作と重要な時刻
が常に上位装置と一致すると共に、上位装置から
の時刻データが受信不能となれば、高安定度の
OSC22に基づく計時が時計回路により継続さ
れるうえ、制御装置が動作を停止しても時計装置
32が計時を継続し、若し、上位装置からの時刻
データが受信不能なまま制御装置の動作が再開さ
れた場合にも、時計装置32の計時値に基づいて
制御動作が再開されるものとなり、時刻管理上の
高信頼性化および省力化が実現する。
Therefore, if the control operations of the control device and important times always match those of the host device, and if time data from the host device cannot be received, high stability
The clock circuit continues to measure time based on the OSC 22, and even if the control device stops operating, the clock device 32 continues to measure time. Even when the control operation is restarted, the control operation is restarted based on the time value of the clock device 32, thereby realizing high reliability and labor saving in time management.

ただし、電池14,31を用いれば最も簡便で
あるが、RAMB15に非揮発性のメモリを用いる
と共に、電池31の代りに非常電源系等を用いて
もよく、第1図においては、年、月、日等も登算
するものとし、あるいはROM12中へカレンダ
のテーブルを格納しておき、これとの対比により
年、月、日、曜日等を判断するものとしても同様
であり、上位装置からの時刻データは、単に秒パ
ルス、分パルス、時パルス、または、任意に定め
た所定同期のパルス等が与えられるものとし、こ
れに応じて校正を行なうものとしてもよい。
However, although it is most convenient to use batteries 14 and 31, it is also possible to use non-volatile memory for RAM B 15 and use an emergency power supply system instead of battery 31. , month, day, etc. may also be registered, or a calendar table may be stored in the ROM 12, and the year, month, day, day of the week, etc. may be determined by comparison with this table. The time data may be simply given as a second pulse, a minute pulse, an hour pulse, or a pulse with an arbitrarily determined predetermined synchronization, and the calibration may be performed accordingly.

〔発明の効果〕〔Effect of the invention〕

以上の説明により明らかなとおり本発明によれ
ば、制御装置の時刻管理が自動化され、高信頼性
化と共に省力化が達せられるため、空調制御装置
の時刻管理上顕著な効果が得られる。
As is clear from the above description, according to the present invention, the time management of the control device is automated, and high reliability and labor saving are achieved, so that remarkable effects can be obtained in terms of time management of the air conditioning control device.

【図面の簡単な説明】[Brief explanation of the drawing]

図は本発明の実施例を示し、第1図は制御動作
のフローチヤート、第2図は制御装置のブロツク
図である。 11……CPU、12……ROM、13,15…
…RAM、14,31……電池、16〜18……
I/F、22……OSC、32……時計装置。
The figures show an embodiment of the present invention, with FIG. 1 being a flowchart of the control operation, and FIG. 2 being a block diagram of the control device. 11...CPU, 12...ROM, 13,15...
...RAM, 14,31...Battery, 16-18...
I/F, 22...OSC, 32...Clock device.

Claims (1)

【特許請求の範囲】[Claims] 1 自己の内部に時計回路を有し該時計回路の時
刻計時値に基づいて空調制御を行なう制御装置に
おいて、無停電電源によりバツクアツプされた時
計装置を別途に設けたうえ、上位装置からの時刻
データを受けて該時刻データにより前記時計回路
の時刻計時値を校正すると共に前記時計装置の時
刻計時値を校正し、前記上位装置からの時刻デー
タを受けられないときは前記時計回路の時刻計時
値により前記時計装置の時刻計時値を校正し、前
記制御装置が動作を停止した後に動作を再開した
ときには前記時計装置の時刻計時値により前記時
計回路の時刻計時値を校正することを特徴とした
時刻管理方法。
1. In a control device that has an internal clock circuit and performs air conditioning control based on the time value of the clock circuit, a separate clock device backed up by an uninterruptible power supply is installed, and time data from the host device is and calibrates the time value of the clock circuit using the time data, and also calibrates the time value of the clock device, and when time data cannot be received from the host device, the time value of the clock circuit is used to calibrate the time value of the clock circuit. Time management characterized in that the time value of the clock device is calibrated, and when the control device resumes operation after stopping the operation, the time value of the clock circuit is calibrated using the time value of the clock device. Method.
JP59120792A 1984-06-14 1984-06-14 Time control method Granted JPS61785A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59120792A JPS61785A (en) 1984-06-14 1984-06-14 Time control method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59120792A JPS61785A (en) 1984-06-14 1984-06-14 Time control method

Publications (2)

Publication Number Publication Date
JPS61785A JPS61785A (en) 1986-01-06
JPH0260274B2 true JPH0260274B2 (en) 1990-12-14

Family

ID=14795108

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59120792A Granted JPS61785A (en) 1984-06-14 1984-06-14 Time control method

Country Status (1)

Country Link
JP (1) JPS61785A (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9902850B2 (en) 2014-06-26 2018-02-27 Lotte Advanced Materials Co., Ltd. Thermoplastic resin composition
US9850333B2 (en) 2014-06-27 2017-12-26 Lotte Advanced Materials Co., Ltd. Copolymers and thermoplastic resin composition including the same
US9856371B2 (en) 2014-06-27 2018-01-02 Lotte Advanced Materials Co., Ltd. Thermoplastic resin composition and low-gloss molded article made therefrom
KR101822697B1 (en) 2014-11-18 2018-01-30 롯데첨단소재(주) Thermoplastic resin composition with excellent appearance and molded article using thereof

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5877684A (en) * 1981-11-04 1983-05-11 Mitsubishi Electric Corp Circuit for timepiece

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5877684A (en) * 1981-11-04 1983-05-11 Mitsubishi Electric Corp Circuit for timepiece

Also Published As

Publication number Publication date
JPS61785A (en) 1986-01-06

Similar Documents

Publication Publication Date Title
US4987363A (en) Electric energy meter with power outage recovery circuit
CA1279996C (en) Time of day clock
JP3584042B2 (en) Receiver with clock function and time adjustment method
JPH0260274B2 (en)
US4114363A (en) Electronic timepiece
JP4711546B2 (en) Temperature correction method for real-time clock and processing device provided with real-time clock
JPS5979885A (en) Electronic clock
JPH07244540A (en) Highly accurate clock device
JP2896004B2 (en) Calendar iC correction method
JPH05274057A (en) Time counting device
JPS60122384A (en) Timepiece
JPH04319694A (en) Clock device with time adjustment data memory
JPH0752632Y2 (en) Electronic clock circuit
JPH0134149Y2 (en)
JPH07159553A (en) Time module and time measuring method
JPS599732A (en) Automatic correcting system of timer
JPH04151592A (en) Clock device
JP2916531B2 (en) Electronic clock with data storage function
GB2328568A (en) Oscillator frequency calibration system
JPH0618991U (en) Time signal output device
JP2642779B2 (en) Timing device with clock hold circuit
JPS60239692A (en) Crt display apparatus
JPS62214418A (en) Time correcting system for timepiece incorporated in processor
JPS63268058A (en) Microcomputer
JPS6020179A (en) Time setting circuit of time device