JPH0254696B2 - - Google Patents
Info
- Publication number
- JPH0254696B2 JPH0254696B2 JP57000785A JP78582A JPH0254696B2 JP H0254696 B2 JPH0254696 B2 JP H0254696B2 JP 57000785 A JP57000785 A JP 57000785A JP 78582 A JP78582 A JP 78582A JP H0254696 B2 JPH0254696 B2 JP H0254696B2
- Authority
- JP
- Japan
- Prior art keywords
- signals
- switching
- signal
- output
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000010586 diagram Methods 0.000 description 5
- 239000002131 composite material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
- H03K17/62—Switching arrangements with several input- output-terminals, e.g. multiplexers, distributors
Landscapes
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
本発明は、４つの回路系からの信号を順次切換
えて取出し、合成した波形を作り出す場合に使用
できる信号切換回路に関する。
えて取出し、合成した波形を作り出す場合に使用
できる信号切換回路に関する。
上記のように４つの回路系からの信号を順次切
換えて取出し、合成した波形を作り出す場合、一
般的には第１図に示されるような構成にて切換パ
ルスを90度ずつ異ならせて信号を順次切換える方
法が採用されていた。以下、この従来例について
簡単に説明しておく。
換えて取出し、合成した波形を作り出す場合、一
般的には第１図に示されるような構成にて切換パ
ルスを90度ずつ異ならせて信号を順次切換える方
法が採用されていた。以下、この従来例について
簡単に説明しておく。
先ず第１図において、４つの異なつた信号が入
力端子１，２，３，４に加えられ、切換器９にて
第２図に示すパルスａ，ｂ，ｃ，ｄにより切換え
られることになる。そのためには、４つの切換パ
ルスａ〜ｄをパルス周期の1/4のパルス幅を持つ
パルスとし、かつ位相を90度ずつ異ならせて互い
に重なり合わないようにして切換器９に与えなけ
ればならない。このようなパルスを作り出すこと
は回路として複雑となり容易であるとはいえな
い。
力端子１，２，３，４に加えられ、切換器９にて
第２図に示すパルスａ，ｂ，ｃ，ｄにより切換え
られることになる。そのためには、４つの切換パ
ルスａ〜ｄをパルス周期の1/4のパルス幅を持つ
パルスとし、かつ位相を90度ずつ異ならせて互い
に重なり合わないようにして切換器９に与えなけ
ればならない。このようなパルスを作り出すこと
は回路として複雑となり容易であるとはいえな
い。
本発明は上記問題を除去するもので、信号を切
換えるパルスとしてパルスの周期の1/2のパルス
巾を持つパルスでもつて、４種類の信号を順次切
換え得るものである。以下、本発明の一実施例に
ついて第３図〜第５図を用いて説明する。
換えるパルスとしてパルスの周期の1/2のパルス
巾を持つパルスでもつて、４種類の信号を順次切
換え得るものである。以下、本発明の一実施例に
ついて第３図〜第５図を用いて説明する。
第３図の入力端子１，２，３，４にそれぞれ第
４図ｅ，ｆ，ｇ，ｈのごとき４種類の信号が与え
られ、端子１１には第４図のｉのようなデユーテ
イ50％の切換パルスが加えられるとする。端子
１，２，３，４に与えられた入力信号は、入力信
号ｅ，ｆは切換器１２において、入力信号ｇ，ｈ
は切換器１３において、おのおのパルスｉによつ
て切換えられる。例えば、切換器１２において、
切換パルスｉが“Ｈ”の期間では端子１からの入
力信号ｅが出力され、“Ｌ”の期間では端子２か
らの入力信号ｆが出力される。すなわち、切換器
１２の出力としては第４図のｊのようになる。同
様に、切換器１３において、切換パルスｉが
“Ｈ”の期間では端子４からの入力信号ｈが出力
され、“Ｌ”の期間では端子３からの入力信号ｇ
が出力される。従つて、切換器１３の出力は第４
図のｋのようになる。
４図ｅ，ｆ，ｇ，ｈのごとき４種類の信号が与え
られ、端子１１には第４図のｉのようなデユーテ
イ50％の切換パルスが加えられるとする。端子
１，２，３，４に与えられた入力信号は、入力信
号ｅ，ｆは切換器１２において、入力信号ｇ，ｈ
は切換器１３において、おのおのパルスｉによつ
て切換えられる。例えば、切換器１２において、
切換パルスｉが“Ｈ”の期間では端子１からの入
力信号ｅが出力され、“Ｌ”の期間では端子２か
らの入力信号ｆが出力される。すなわち、切換器
１２の出力としては第４図のｊのようになる。同
様に、切換器１３において、切換パルスｉが
“Ｈ”の期間では端子４からの入力信号ｈが出力
され、“Ｌ”の期間では端子３からの入力信号ｇ
が出力される。従つて、切換器１３の出力は第４
図のｋのようになる。
さらに、切換器１２，１３の出力を切換器１５
に加える。ここで切換器１５にて波形ｊ，ｋを切
換えるパルスとしては、端子１１に与えれたパル
スｉを移相器４にて位相を90度ずらしたものとす
る。このパルスを第４図の１に示す。このパルス
１が“Ｈ”の期間では切換器１５の出力は切換器
１２の出力ｊとなり、“Ｌ”の期間では切換器１
３の出力ｋとなる。従つて、切換器１５の出力と
しては、切換器１２，１３の出力が交互に切換わ
ることとなり、結果的には入力信号ｅ，ｆ，ｇ，
ｈを順次切換えた出力（第４図のｍ）が得られる
こととなる。
に加える。ここで切換器１５にて波形ｊ，ｋを切
換えるパルスとしては、端子１１に与えれたパル
スｉを移相器４にて位相を90度ずらしたものとす
る。このパルスを第４図の１に示す。このパルス
１が“Ｈ”の期間では切換器１５の出力は切換器
１２の出力ｊとなり、“Ｌ”の期間では切換器１
３の出力ｋとなる。従つて、切換器１５の出力と
しては、切換器１２，１３の出力が交互に切換わ
ることとなり、結果的には入力信号ｅ，ｆ，ｇ，
ｈを順次切換えた出力（第４図のｍ）が得られる
こととなる。
第３図の具体回路例を第５図に示す。第３図と
同様に入力端子１，２，３，４に４種類の信号を
印加し、端子１１にデユーテイ50％の切換パルス
を与えた場合を考える。この切換パルスのレベル
が抵抗３７，３８の分割比で決まる電圧より高い
場合はトランジスタ１７，１９がON状態、トラ
ンジスタ１６，２０がOFF状態となり、入力端
子１に印加した信号がトランジスタ３０のベース
に加わる。これと同時にトランジスタ２３，２５
もON状態となり入力端子４に印加した信号がト
ランジスタ３３のベースに加わる。一方、切換パ
ルスのレベルが抵抗３７，３８の分割比で決まる
電圧より低い場合は逆にトランジスタ１６，２
０，２２，２６がON状態、トランジスタ１７，
１９，２３，２５がOFF状態となり、入力端子
２，３に印加した信号がトランジスタ３０，３３
のベースにそれぞれ加わる。従つて、トランジス
タ３０のベースには入力端子１，２に印加された
信号が、トランジスタ３３のベースには入力端子
４，３に印加された信号が、おのおの端子１１に
与えられた切換パルスによつて交互に加わる。た
だし、入力端子１に印加された信号がトランジス
タ３０のベースに加わる期間では、入力端子４に
印加された信号がトランジスタ３３のベースに加
わり、また、入力端子２に印加された信号がトラ
ンジスタ３０のベースに加わる期間では、入力端
子３に印加された信号がトランジスタ３３のベー
スに加わる。
同様に入力端子１，２，３，４に４種類の信号を
印加し、端子１１にデユーテイ50％の切換パルス
を与えた場合を考える。この切換パルスのレベル
が抵抗３７，３８の分割比で決まる電圧より高い
場合はトランジスタ１７，１９がON状態、トラ
ンジスタ１６，２０がOFF状態となり、入力端
子１に印加した信号がトランジスタ３０のベース
に加わる。これと同時にトランジスタ２３，２５
もON状態となり入力端子４に印加した信号がト
ランジスタ３３のベースに加わる。一方、切換パ
ルスのレベルが抵抗３７，３８の分割比で決まる
電圧より低い場合は逆にトランジスタ１６，２
０，２２，２６がON状態、トランジスタ１７，
１９，２３，２５がOFF状態となり、入力端子
２，３に印加した信号がトランジスタ３０，３３
のベースにそれぞれ加わる。従つて、トランジス
タ３０のベースには入力端子１，２に印加された
信号が、トランジスタ３３のベースには入力端子
４，３に印加された信号が、おのおの端子１１に
与えられた切換パルスによつて交互に加わる。た
だし、入力端子１に印加された信号がトランジス
タ３０のベースに加わる期間では、入力端子４に
印加された信号がトランジスタ３３のベースに加
わり、また、入力端子２に印加された信号がトラ
ンジスタ３０のベースに加わる期間では、入力端
子３に印加された信号がトランジスタ３３のベー
スに加わる。
さて、端子１１に与えられた切換パルスは移相
器１４にて90度位相がずれる。このパルスレベル
が抵抗４２，４３の分割比で決まる電圧よりも高
い場合はトランジスタ２９，３１がON状態、ト
ランジスタ２８，３２がOFF状態となり、トラ
ンジスタ３０のベースに加わつた信号が端子１０
に出力される。すなわち、この期間の前半では入
力端子１に印加された信号が、後半では入力端子
２に印加された信号が出力される。一方、移相器
１４を通つたパルスのレベルが抵抗４２，４３の
分割比で決まる電圧より低い場合はトランジスタ
２８，３２がON状態、トランジスタ２９，３１
がOFF状態となり、トランジスタ３３のベース
に加わつた信号が端子１０に出力される。すなわ
ち、この期間の前半では入力端子３に印加された
信号が、後半では入力端子４に印加された信号が
出力される。よつて、端子１０には入力端子１，
２，３，４に印加された４種類の信号が順次切換
えられて出力されることになる。
器１４にて90度位相がずれる。このパルスレベル
が抵抗４２，４３の分割比で決まる電圧よりも高
い場合はトランジスタ２９，３１がON状態、ト
ランジスタ２８，３２がOFF状態となり、トラ
ンジスタ３０のベースに加わつた信号が端子１０
に出力される。すなわち、この期間の前半では入
力端子１に印加された信号が、後半では入力端子
２に印加された信号が出力される。一方、移相器
１４を通つたパルスのレベルが抵抗４２，４３の
分割比で決まる電圧より低い場合はトランジスタ
２８，３２がON状態、トランジスタ２９，３１
がOFF状態となり、トランジスタ３３のベース
に加わつた信号が端子１０に出力される。すなわ
ち、この期間の前半では入力端子３に印加された
信号が、後半では入力端子４に印加された信号が
出力される。よつて、端子１０には入力端子１，
２，３，４に印加された４種類の信号が順次切換
えられて出力されることになる。
以上説明したように、本発明によれば、信号切
換えに用いる切換パルスはデユーテイ50％のもの
のみでよく、この切換パルスにて４種類の信号を
切換パルスの周期の1/4毎に順次切換えることが
でき、回路構成が簡単となるものである。
換えに用いる切換パルスはデユーテイ50％のもの
のみでよく、この切換パルスにて４種類の信号を
切換パルスの周期の1/4毎に順次切換えることが
でき、回路構成が簡単となるものである。
第１図は４つの信号を順次切換え得る従来例の
回路図、第２図は第１図の動作説明のための波形
図、第３図は本発明の一実施例による信号切換回
路のブロツク図、第４図は第３図の動作説明のた
めの各部波形図、第５図は第３図の具体例を示す
回路図である。 １，２，３，４…信号入力端子、１１…切換パ
ルス入力端子、１０…出力端子、１２，１３，１
５…２信号切換器、１４…90度移相器、１６〜３
３…トランジスタ、３４〜４６…抵抗。
回路図、第２図は第１図の動作説明のための波形
図、第３図は本発明の一実施例による信号切換回
路のブロツク図、第４図は第３図の動作説明のた
めの各部波形図、第５図は第３図の具体例を示す
回路図である。 １，２，３，４…信号入力端子、１１…切換パ
ルス入力端子、１０…出力端子、１２，１３，１
５…２信号切換器、１４…90度移相器、１６〜３
３…トランジスタ、３４〜４６…抵抗。
Claims (1)
- １ ４種類の第１，第２，第３，第４の信号のう
ち第１，第２の信号を入力していずれか一方を切
換出力する第１の２信号切換器と、上記第３，第
４の信号を入力していずれか一方を切換出力する
第２の２信号切換器と、第１，第２の２信号切換
器の各出力信号を入力していずれか一方を切換出
力する第３の２信号切換器と、上記第１，第２の
２信号切換器に加えられている信号を切換えるた
めのデユーテイ50％の切換パルス供給手段と、上
記切換パルス供給手段からの切換パルスを90度移
相して第３の２信号切換器に供給する手段を設
け、上記第３の２信号切換器より上記第１〜第４
信号を切換パルスの周期の1/4毎に順次切換えて
出力する信号切換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP78582A JPS58117726A (ja) | 1982-01-05 | 1982-01-05 | 信号切換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP78582A JPS58117726A (ja) | 1982-01-05 | 1982-01-05 | 信号切換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58117726A JPS58117726A (ja) | 1983-07-13 |
| JPH0254696B2 true JPH0254696B2 (ja) | 1990-11-22 |
Family
ID=11483346
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP78582A Granted JPS58117726A (ja) | 1982-01-05 | 1982-01-05 | 信号切換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58117726A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52147052A (en) * | 1976-06-02 | 1977-12-07 | Hitachi Ltd | Analogue input signal switching unit |
| JPS5395552A (en) * | 1977-01-31 | 1978-08-21 | Matsushita Electric Works Ltd | High speed memory unit |
| JPS5518016A (en) * | 1978-07-26 | 1980-02-07 | Hitachi Ltd | Voltage divider |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5483331U (ja) * | 1977-11-17 | 1979-06-13 |
-
1982
- 1982-01-05 JP JP78582A patent/JPS58117726A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52147052A (en) * | 1976-06-02 | 1977-12-07 | Hitachi Ltd | Analogue input signal switching unit |
| JPS5395552A (en) * | 1977-01-31 | 1978-08-21 | Matsushita Electric Works Ltd | High speed memory unit |
| JPS5518016A (en) * | 1978-07-26 | 1980-02-07 | Hitachi Ltd | Voltage divider |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58117726A (ja) | 1983-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4459532A (en) | H-Switch start-up control for AC motor | |
| US3258696A (en) | Multiple bistable element shift register | |
| US6150880A (en) | Method and device for generating drive signals for a power output stage, and a power output stage | |
| EP0271959A3 (en) | High voltage power transistor circuits | |
| JPH0254696B2 (ja) | ||
| US3955061A (en) | High frequency power distribution and control system | |
| US3343067A (en) | Phase-controlling circuitry | |
| US5113419A (en) | Digital shift register | |
| US3258610A (en) | Coupled goto circuits including an interconnected inductor | |
| JPH0310199B2 (ja) | ||
| US3391285A (en) | Stall circuit for magnetic commutators | |
| JPS6037758Y2 (ja) | 磁気バブル駆動装置 | |
| US4122380A (en) | Step motor control system | |
| SU1206948A1 (ru) | Устройство дл управлени шаговым электродвигателем | |
| JPH055834Y2 (ja) | ||
| SU1185553A1 (ru) | Устройство дл управлени многофазным транзисторным инвертором | |
| SU473272A1 (ru) | Устройство дл управлени шаговым электродвигателем | |
| SU1387145A1 (ru) | Устройство дл регулировани мощности | |
| SU415643A1 (ja) | ||
| SU1056434A1 (ru) | Генератор импульсов | |
| SU1088096A1 (ru) | Четырехтактный реверсивный распределитель импульсов дл управлени шаговым двигателем | |
| SU1667210A1 (ru) | Одноканальное устройство дл управлени трехфазным преобразователем | |
| SU532169A1 (ru) | Переключающее устройство с самонастройкой | |
| JPH0746290B2 (ja) | 三相高電圧制御装置 | |
| JPS635620A (ja) | 半導体集積回路に内蔵のデイジタル／アナログコンバ−タ |