JPH0251385A - Diagnosing device for trouble of thyristorlized leonard device - Google Patents

Diagnosing device for trouble of thyristorlized leonard device

Info

Publication number
JPH0251385A
JPH0251385A JP63201088A JP20108888A JPH0251385A JP H0251385 A JPH0251385 A JP H0251385A JP 63201088 A JP63201088 A JP 63201088A JP 20108888 A JP20108888 A JP 20108888A JP H0251385 A JPH0251385 A JP H0251385A
Authority
JP
Japan
Prior art keywords
voltage
trouble
current
failure
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63201088A
Other languages
Japanese (ja)
Other versions
JPH0650951B2 (en
Inventor
Masaharu Moriya
森谷 正晴
Iwao Uchiyama
内山 巖
Shigeru Miura
茂 三浦
Hideo Katori
英夫 香取
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Corp
Original Assignee
Nippon Steel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Steel Corp filed Critical Nippon Steel Corp
Priority to JP63201088A priority Critical patent/JPH0650951B2/en
Publication of JPH0251385A publication Critical patent/JPH0251385A/en
Publication of JPH0650951B2 publication Critical patent/JPH0650951B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Control Of Direct Current Motors (AREA)
  • Control Of Electric Motors In General (AREA)

Abstract

PURPOSE:To process the investigation of the cause of trouble automatically by previously recording the voltage/current waveforms of each section of a thyristerized Leonard device and the states of the out put of gate pulses and specifying the cause of the trouble from the data of respective section before hand recorded at the time of the generation of trouble. CONSTITUTION:A speed control amplifier SC outputs a current reference signal in response to a deviation between a speed reference signal Vr and a speed feedback signal Va. A current control amplifier CC outputs a voltage reference signal corresponding to a deviation between the current reference signal and a current feedback signal Ia. A voltage control amplifier VC outputs a control signal corresponding to a deviation between the voltage reference signal and a voltage feedback signal to a thyristor 14 through gate pulse generating circuits 32-34. The signals of each section (1)-(9) are stored in a historical memory during operation. When trouble is generated, the signals of respective section before the generation of trouble are read from the historical memory, and the position of the generation of trouble is estimated.

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、圧延機用モータの駆動などに用いられるサイ
リスタレオナード装置の故障診断装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a failure diagnosis device for a thyristor Leonard device used to drive a motor for a rolling mill.

サイリスタレオナード装置は製鉄所などでは広く用いら
れており、装置の大部分が静止機器であるから摩耗など
による劣化がなく信頼性が高いと言われているが、勿論
故障はある。
Thyristor Leonard devices are widely used in steel mills and the like, and because most of the devices are stationary devices, they are said to be highly reliable as they do not deteriorate due to wear or the like, but of course failures do occur.

サイリスタレオナード装置特にそのサイリスク部の故障
は、サイリスクの個数が多い、繰り返し性(瞬時回復性
)の異常である、等の理由で、故障箇所の特定が困難な
ものである。
When a failure occurs in a thyristor Leonard device, particularly in its thyrisk section, it is difficult to pinpoint the location of the failure because of the large number of thyristors, the repeatability (instantaneous recovery) of the abnormality, and the like.

〔従来の技術〕[Conventional technology]

繰り返し性の異常は、故障診断中に正常に戻ってしまっ
たりして、故障部位の究明が難しい。これに対しては、
ヒストリメモリを用いて各部の状態を常時記録しておく
方法が有効である。
Repeated abnormalities may return to normal during fault diagnosis, making it difficult to determine the location of the fault. For this,
An effective method is to constantly record the status of each part using a history memory.

例えば特開昭57−162963では、直流モータに給
電する多数(6層2個)のサイリスクのゲートパルスを
2組にまとめ、各々が識別可能なようにして、常時循環
型のメモリへ書込んで行き(最後まで書込むと、最初に
戻って古いデータの上に新しいデータを書込み、これを
繰り返し行なう)、異常発生などでこのメモリ更新を停
止させ、停止直前の一定期間のゲートパルスの状態を得
て1害部位究明の手懸りにする。
For example, in Japanese Patent Application Laid-Open No. 57-162963, the gate pulses of a large number of (2 6-layer) thyrisks that supply power to a DC motor are combined into two sets, each set is made distinguishable, and the gate pulses are written into a constantly circulating memory. (When writing to the end, it returns to the beginning and writes new data on top of the old data, and repeats this process.) When an error occurs, this memory update is stopped and the state of the gate pulse for a certain period of time immediately before the stop is recorded. This will give you clues for investigating the damage site.

サイリスタレオナード装置の故障は、サイリスク部に限
っても種々あり、これを整理すると例えば第3図の如く
なる。
There are various types of failures in the thyristor Leonard device, even in the thyristor part, which can be summarized as shown in FIG. 3, for example.

圧延機用モータに対するサイリスタレオナード装置は第
4図に示す如く、交流型1n1o、電源変圧器12、サ
イリスク群14、直流主回路16、圧延機用モータ18
、その界磁巻線回路20などからなり、これらのサイリ
スクに対するゲートパルス回路は第5図に示す如くゲー
トアンプ30、ゲートパルス制御回路31、ゲートパル
ス発生回路32〜34などを備え、制御入力はモータ1
8に対する速度基準値Vr、速度実際値Va、直流主回
路の電流1d、同電圧Vdなどである。サイリスタ群は
正転用と逆転用の2組あるが、第5図はその1組に対す
るものである。
The thyristor Leonard device for the rolling mill motor is, as shown in FIG.
, the field winding circuit 20, etc., and the gate pulse circuit for these sirisks includes a gate amplifier 30, a gate pulse control circuit 31, gate pulse generation circuits 32 to 34, etc. as shown in FIG. 5, and the control input is Motor 1
These include the speed reference value Vr, the actual speed value Va, the current 1d of the DC main circuit, and the voltage Vd of the DC main circuit. There are two thyristor groups, one for forward rotation and one for reverse rotation, and FIG. 5 shows one of the thyristor groups.

このサイリスタレオナード装置の構成、動作は既知の通
りであるから詳細な説明は省略するが、第3図1,2の
「素子故障」はサイリスク群14の各サイリスク(素子
)の故障であり、その主要なものは短絡と開路(オーブ
ン)であり、前者の短絡故障はヒユーズ溶断で保護され
、後者の開路は転流失敗となり、過電流が発生して、ヒ
ユーズ溶断または直流高速度しゃ断器CB2の作動で保
護される。同図3の移相器故障は第4図の移相器電源回
路の故障で、ゲートアンプ30から出力されるゲートパ
ルスが異常になり、これも転流失敗、過電流発生となっ
て、ヒユーズ溶断または直流高速度しゃ断器の作動で保
護される。
Since the configuration and operation of this thyristor Leonard device are known, a detailed explanation will be omitted, but the "element failure" in FIGS. 1 and 2 is a failure of each thyristor (element) of the thyristor group 14, The main ones are short circuit and open circuit (oven), the former short circuit fault is protected by fuse blowing, and the latter open circuit will result in commutation failure and overcurrent will occur, resulting in fuse blowing or DC high speed breaker CB2. Protected by actuation. The phase shifter failure shown in Figure 3 is due to a failure in the phase shifter power supply circuit shown in Figure 4, and the gate pulse output from the gate amplifier 30 becomes abnormal, which also causes commutation failure and overcurrent generation, causing the fuse to fail. Protected by fusing or by operation of a DC high-speed breaker.

同図4の相回転逆接続は、3相交流電源10、電源トラ
ンス12などの結線誤りにより相回転方向が予定とは逆
になったもの、同図5の電源欠相は1相ヒユーズ溶断な
どにより正常な3相電源でなくなったもの、であり、以
下図示の通りで、これらは欠相/交流過電流/サイリス
ク過負荷/モータ過負荷リレーの動作を通してしゃ断に
より保護される。
The reverse phase rotation connection shown in Figure 4 is when the phase rotation direction is reversed due to a wiring error in the 3-phase AC power supply 10, power transformer 12, etc., and the power supply phase loss in Figure 5 is due to a blown phase fuse. As shown in the diagram below, these are protected by shutoff through the operation of phase loss/AC overcurrent/Sirisk overload/motor overload relay.

ところで最近コンピュータの分野では二亙−ラルネット
ワークが注目されている。概要を第6図で説明すると、
O印はノード、l  n、m、 ■は第1層、第2層、
第3層、第4層を示し、■1〜■6は入力、0.〜03
は出力である。眉間で各ノードは重み係数Wにより接続
する。1つのノードに着目すると同図(b)の如くで、
このノードの人力XはX=Σ S i W iである。
By the way, bilateral networks have recently been attracting attention in the computer field. The outline is explained in Figure 6.
O mark is node, l n, m, ■ is first layer, second layer,
The third and fourth layers are shown, ■1 to ■6 are inputs, 0. ~03
is the output. Each node is connected by a weighting coefficient W between the eyebrows. If we focus on one node, it will look like the same figure (b),
The human power X at this node is X=Σ Si W i.

この人力Xを受1 寓 1 けるとy = f (x)なる出力yを生じる。こ\で
fはシグモイダル(sigmoidal)関数であり、
同図(C)の形状を有する。即ち最大で1、最小で0、
この間の値をXの値に応じてとる。
When this human power X is applied, an output y is produced as y = f (x). Here, f is a sigmoidal function,
It has the shape shown in FIG. That is, the maximum is 1, the minimum is 0,
A value between these values is taken depending on the value of X.

出力としては、闇値を与えてそれを超えれば1、超えな
ければ0とするものもある。層数は3層、その他がある
。本例では第1層が入力層、第4層が出力層、第2,3
層が中間層(隠れ層)である。
As for the output, there is also one that gives a darkness value and outputs 1 if it exceeds it, and 0 if it does not. There are three layers and others. In this example, the first layer is the input layer, the fourth layer is the output layer, and the second and third layers are
The layer is an intermediate layer (hidden layer).

各層のノード数は適宜増減される。The number of nodes in each layer is increased or decreased as appropriate.

ニューラルネットワークは、学習させたのち使用する。Neural networks are used after being trained.

即ち入力データパターンrp(=1+〜16)に対し、
出力データパターン0p(=O+〜0、)が得たいとき
、最初1pを入力層に与えると出力層から得られる出力
データパターンは目的のものとは程遠いのが普通である
が(各ノードの重みは最初は乱数表の値とする)、その
出て来た出力データパターンと目的のデータパターン(
例えばO,=1.0□−0i=0)との偏差を求め、偏
差の自乗和が少なくなるように各ノードの重み係数を変
更する。然るのち再び入力層に前記入力データパターン
ipを加え、出力層からの出力データパターンをみると
、一般にはこれも目的のものとは太き(異なる。しかし
同様操作を多数回(例えば100回)繰り返すと次第に
収れんして、やがては入力データパターンIpを加える
とは望目的の出力データパターンOp(例えば本例では
0.9.O,Oなど)が得られるようになる。
That is, for input data pattern rp (=1+~16),
When you want to obtain an output data pattern 0p (=O+ ~ 0,), if you first give 1p to the input layer, the output data pattern obtained from the output layer is usually far from the desired one (the weight of each node is initially the value of the random number table), the resulting output data pattern and the desired data pattern (
For example, the deviation from O,=1.0□-0i=0) is determined, and the weighting coefficient of each node is changed so that the sum of squares of the deviation is reduced. After that, when we add the input data pattern ip to the input layer again and look at the output data pattern from the output layer, it is generally thicker than the desired one. ) As the process is repeated, the process gradually converges, and eventually, by adding the input data pattern Ip, the desired output data pattern Op (for example, 0.9.O, O, etc. in this example) can be obtained.

装置の適所の電圧/電流波形を見て正常か異常か、異常
なら何処が故障かを推測することは保守、修理者が行な
っているが、その推測技術の習得には専門智識と多年の
経験を必要とする。ニューラルネットワークは、この推
測処理の自動化に有力な手段となり得ることが期待され
る。
Maintenance and repair personnel are responsible for looking at the voltage/current waveforms at appropriate points on the equipment and deducing whether it is normal or abnormal, and if it is abnormal, where the failure is. Requires experience. Neural networks are expected to be an effective means of automating this guessing process.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

サイリスタレオナード装置で故障が発生すると前述のよ
うにヒユーズ溶断、しゃ断器作動、ゲート遮断(ゲート
パルス供給停止)で保護されるが、復旧させるには障害
原因を知ってそれを除去する必要がある。しかし障害原
因を知る、第3図で言えば保護動作から故障原因に辿り
着くことは容易でなく、これは熟練者が永年の経験と勘
により、時間をかけて、やっと可能なことである。
When a failure occurs in a thyristor Leonard device, protection is provided by blowing the fuse, activating the circuit breaker, and shutting off the gate (stopping the gate pulse supply) as described above, but in order to recover, it is necessary to know the cause of the failure and remove it. However, it is not easy to know the cause of the failure, as shown in Figure 3, to trace it from the protective action to the cause of the failure, and this can only be accomplished by a skilled person who takes time and years of experience and intuition.

本発明はこの故障原因の究明を自動処理することを目的
とするものである。
The object of the present invention is to automatically investigate the cause of this failure.

本発明者等は、サイリスタレオナード装置の障害時の各
部の電圧/電流波形、ゲートパルス出力状態の記録をと
り続け、得られた多量のデータを整理して、障害時の各
部データからその障害原因の特定が可能であることを見
出し、障害時各部データを入力すれば障害原因を指示す
る出力を発生し得るシステムの開発に成功した。
The present inventors continued to record the voltage/current waveforms and gate pulse output states of each part of the thyristor Leonard device at the time of failure, organized the large amount of data obtained, and determined the cause of the failure from the data of each part at the time of failure. We have successfully developed a system that can generate an output indicating the cause of a failure by inputting data from each part at the time of a failure.

(課題を解決するための手段〕 第1図に本発明の詳細な説明図を示す。(a)は本発明
でサイリスタレオナード装置から信号を採取する点また
は採取した信号を示す図である。■はアナ、ログ制御部
の出力信号で、ゲートパルス発生回路32〜34の制御
信号となる。■は該回路(またはゲートアンプ36)の
出力であるゲートパルス信号、■は電圧基準信号で、こ
の信号と圧延機モータMの電機子電圧■(直流出力電圧
の帰還信号)の差が電圧制御アンプVCの入力になる。
(Means for Solving the Problems) Fig. 1 shows a detailed explanatory diagram of the present invention. (a) is a diagram showing the points at which signals are collected from the thyristor Leonard device in the present invention or the collected signals.■ is the output signal of the analog/log control section, which is the control signal for the gate pulse generation circuits 32 to 34.■ is the gate pulse signal that is the output of the circuit (or gate amplifier 36), and ■ is the voltage reference signal. The difference between the signal and the armature voltage of the rolling mill motor M (feedback signal of DC output voltage) becomes the input to the voltage control amplifier VC.

■は電流基準信号で、これと交流電流1a■(サイリス
ク電流帰還信号)との差が電流制御アンプCCの入力に
なる。■は速度基準信号で、これと速度発電機TGから
の速度帰還信号Va■との差が速度制御アンプSCの入
力になる。■は交流電源電圧である。
(2) is a current reference signal, and the difference between this and the alternating current 1a (Sirisk current feedback signal) becomes the input to the current control amplifier CC. (2) is a speed reference signal, and the difference between this and the speed feedback signal Va (2) from the speed generator TG becomes the input to the speed control amplifier SC. ■ is the AC power supply voltage.

サイリスタレオナード装置の各部から採取する信号■〜
■は、それぞれのヒストリメモリへ記憶させる。第1図
のM1〜M、が該メモリで、こ−では円形レジスタを使
用するが、メモリ形式は任意である。RCは該レジスタ
のコントローラ、A/Dは採取したアナログ信号■〜■
をサンプリングしデジタル化するA/D変換器である。
Signals collected from each part of the thyristor Leonard device
(2) is stored in each history memory. The memories M1 to M in FIG. 1 are circular registers, but the memory format may be arbitrary. RC is the controller of the register, A/D is the sampled analog signal ■~■
This is an A/D converter that samples and digitizes the data.

メモリM、−M、は循環的に書込まれ、従って記憶内容
は常に更新されており、故障発生で書込みを中止されて
そのときの記憶内容を保持する。故障診断に際してこの
保持された記憶内容がバッファBUFおよびマルチプレ
クサMPXを通してプロセッサ(マイコン)40へ取込
まれる。
Data is written into the memories M and -M in a cyclical manner, so that the memory contents are constantly updated, and when a failure occurs, writing is stopped and the memory contents at that time are retained. At the time of fault diagnosis, this retained storage content is taken into processor (microcomputer) 40 through buffer BUF and multiplexer MPX.

プロセッサ40内には第1図(C)に示すようにゲート
パルス診断手段41、交流電圧診断手段42、交流電流
診断用ニューラルネットワーク43、直流電圧診断用ニ
ューラルネットワーク44、これらの出力を保持する手
段41a〜44a、およびこれらの出力から綜合判断し
て故障部位を示す出力信号を生じる。綜合判断手段50
が設けられる。
As shown in FIG. 1(C), the processor 40 includes a gate pulse diagnosis means 41, an AC voltage diagnosis means 42, a neural network for alternating current diagnosis 43, a neural network for DC voltage diagnosis 44, and means for holding the outputs thereof. 41a to 44a and their outputs to generate an output signal indicating the fault location. Comprehensive judgment means 50
is provided.

これらの殆んどはソフトウェアであり、プロセッサのメ
モリ上にある。
Most of these are software and reside in the processor's memory.

〔作用〕[Effect]

サイリスタレオナード装置の各部の信号■〜■はサンプ
リングされ、A/D変換されたのち、メモリM I−M
 qに書込まれる。例えばこのメモリM1〜M9は64
個のアドレス(またはレジスタ)を持つとすれば、64
個のサンプルのデジタル値がメモリのアドレスl、2.
・・・・・・64へ書込まれ、64個以降のサンプルの
デジタル値は最初に戻ってアドレス1,2.・・・・・
・に書込まれ、以下これが繰り返される。従ってメモリ
内には常に最新の64サンプルのデータが書込まれてい
ることになる。
The signals from each part of the thyristor Leonard device are sampled, A/D converted, and then stored in the memory MI-M.
Written to q. For example, these memories M1 to M9 have 64
64 addresses (or registers)
The digital values of the samples are stored at memory addresses l, 2 .
...64, and the digital values of the 64th and subsequent samples are written back to the beginning and written to addresses 1, 2, .・・・・・・
・This is repeated thereafter. Therefore, the latest 64 samples of data are always written in the memory.

障害が発生すると、メモリM、−M、の更新は停止する
。従って該障害発生の直前の64サンプルがメモリM1
〜M、に保持されることになる。
When a failure occurs, updating of memory,M,-M,stops. Therefore, 64 samples immediately before the failure occur in memory M1.
~M, will be held.

障害箇所の究明にはプロセッサ40のプログラムを起動
して、メモリM、−M、のデータ取込み、その取込んだ
データによる障害箇所推定を行なわせ、障害箇所を示す
信号(メツセージ)を出力させる。
To investigate the location of the fault, the program of the processor 40 is started to fetch data from the memories M, -M, estimate the location of the fault based on the fetched data, and output a signal (message) indicating the location of the fault.

第2図に各部の障害時のゲートパルス■、交流電圧■、
交流電流■、直流電圧■、および直流電流の波形または
状態を示す。この第2図の故障ケースNα1とNo、1
1はパルス発生器関係、Nα2〜No。
Figure 2 shows the gate pulse ■, AC voltage ■, and
Indicates AC current ■, DC voltage ■, and the waveform or state of DC current. Failure cases Nα1 and No. 1 in this figure 2
1 is related to the pulse generator, Nα2~No.

5はサイリスク素子関係、Na6とNα8は交流電源関
係、Nα7とNo、 14は位相器電源関係、NO19
とNo。
5 is related to thyrisk element, Na6 and Nα8 are related to AC power supply, Nα7 and No. 14 is related to phase shifter power supply, NO19
and no.

IOは主回路関係、Nα12は制御関係、そしてNα1
3はサイリスタレオナード装置以外の故障である。注1
.注2.・・・・・・は以下の如くである。
IO is related to the main circuit, Nα12 is related to control, and Nα1
3 is a failure other than the thyristor Leonard device. Note 1
.. Note 2. ...is as follows.

注1=1.ゲートパルスが欠相している。 2゜交流電
流が各パルス間で差が大きい。 3.直流電圧波形に欠
相がみられる。 4.直流電流は50Hz周期で変動。
Note 1 = 1. Gate pulse is out of phase. 2° The difference in AC current is large between each pulse. 3. An open phase is seen in the DC voltage waveform. 4. The DC current fluctuates at a frequency of 50Hz.

注2:1.短絡と同時に交流電流が急激に流れる。 2
.約4 m5ec後に別の相との短絡が発生するとあり
。 3.直流電圧は短絡と同時に電圧を低下させている
。 4.直流電流はOAに絞られる。
Note 2:1. Alternating current flows rapidly at the same time as a short circuit. 2
.. A short circuit with another phase may occur after approximately 4 m5ec. 3. The DC voltage drops at the same time as a short circuit. 4. DC current is limited to OA.

注3:1.パルス欠相持と類似の波形である。Note 3:1. This waveform is similar to that of a pulse with a missing phase.

2、交流電流は常に流れている。2. Alternating current is always flowing.

注4:1.短絡と同時に交流電流が急激に流れる。 2
.交流電流は素子短絡と、はとんど同じだが1回目の短
絡でゲートしゃ断している。 3.直流電圧は短絡と同
時に電圧を低下、その後AC波形。 4.直流電流はO
Aに絞られる。
Note 4:1. Alternating current flows rapidly at the same time as a short circuit. 2
.. Alternating current is almost the same as an element short circuit, but the gate is cut off by the first short circuit. 3. The DC voltage drops at the same time as a short circuit, and then the AC waveform. 4. DC current is O
Narrowed down to A.

注5:1.パルス欠相と類似の電圧波形となる。Note 5:1. The voltage waveform is similar to that of pulse open phase.

2、交流電流は1ア一ム分OAのところが存在する。 
3.ゲートパルスの欠相はないが直流電圧波形では判定
できない。 4.直流電流は50Hz周期で変動。
2. There is an alternating current of 1 am OA.
3. There is no phase loss in the gate pulse, but it cannot be determined from the DC voltage waveform. 4. The DC current fluctuates at a frequency of 50Hz.

注6:1.直流電圧波形が100Hz周期性あり。 2
.パルス欠相のようなノコギリ波はない。
Note 6:1. DC voltage waveform has 100Hz periodicity. 2
.. There is no sawtooth wave like pulse loss.

3、交流電流は断続し、その幅は広い。(6m5ec程
度)。 4.直流電流はハンチング(100Hz周期)
する。
3. Alternating current is intermittent and its width is wide. (about 6m5ec). 4. DC current is hunting (100Hz cycle)
do.

注7:1.主回路電源欠相の波形と同じ。 2゜パルス
に欠相がある。 3.交流電流は100Hzで断続した
変動波形。
Note 7:1. Same waveform as main circuit power supply phase loss. There is an open phase in the 2° pulse. 3. The alternating current has an intermittent fluctuating waveform at 100Hz.

注8:1.主回路電圧が変動した後一定電圧(モータ回
生電圧)となる。 2.電流はOAになる。 3.ゲー
トパルスは電圧が低下するので位相進みとなる。
Note 8:1. After the main circuit voltage fluctuates, it becomes a constant voltage (motor regenerative voltage). 2. The current becomes OA. 3. Since the voltage of the gate pulse decreases, the phase advances.

注9:1.直流出力電圧はほぼ07番こなる。Note 9:1. The DC output voltage is approximately 07.

2、交流側に短絡電流が流れている。 3.直流電流は
ゲートしゃ断後回生方向に増大している。
2. Short circuit current is flowing on the AC side. 3. The DC current increases in the regeneration direction after the gate is cut off.

注10:  1.直流出力電圧が0■に自動制御される
。 2.直流電流は出力電圧が0■に制御されても短絡
電流が流れる。 3.交流電流は自動制御されているが
50Hz周期で変動。
Note 10: 1. The DC output voltage is automatically controlled to 0■. 2. Even if the output voltage is controlled to 0, a short circuit current flows in the direct current. 3. The alternating current is automatically controlled, but fluctuates at a 50Hz cycle.

注目:  1.順素子不能と類似した直流電圧となって
いる。 2.交流電流は50Hzごとに変動している。
Attention: 1. The DC voltage is similar to that of forward element failure. 2. The alternating current fluctuates every 50Hz.

 3.パルスは位相がズしている。3. The pulses are out of phase.

注12:  1.直流出力電圧が増加している。Note 12: 1. DC output voltage is increasing.

Z交流電流も電圧の増加より遅れ増加している。The Z alternating current also increases with a lag behind the increase in voltage.

3、直流電流は交流電流と同じである。 46ゲートし
ゃ断後交流電圧波形が発生している。
3. Direct current is the same as alternating current. 46 After the gate is cut off, an AC voltage waveform is generated.

注13:  1.直流出力電圧にゲートしゃ断後交流電
圧波形を発生している。 2.ゲートパルスはカットさ
れている。 3.ゲートしゃ断で電流はカットされ流れ
ていない。
Note 13: 1. After the gate is cut off, an AC voltage waveform is generated in the DC output voltage. 2. Gate pulse has been cut. 3. When the gate is shut off, the current is cut off and no longer flows.

注i4:  1.外部ゲートしゃ断のように交流電圧波
形が発生している。 2.電流は停電後、半サイクルで
OAとなる。 3.交流電流と直流電流は同期している
Note i4: 1. An alternating current voltage waveform is generated, such as an external gate cutoff. 2. The current becomes OA in half a cycle after a power outage. 3. The alternating current and direct current are synchronous.

この第2図から要約的に次のことが言える。即ち、ゲー
トパルスについてはパルス欠落があるか、ないかであり
、これをチエツクすればよい。ゲートパルス診断手段は
これを行ない、パルス欠落有無を示す出力を生じる。メ
モリに、ゲートパルスが発生したとき1(またはその振
幅を示すデータ)、発生しないときは0、を書込んでお
けば、パルス欠落時は、有るべきタイミング位置にそれ
が無いので、これによりパルス欠落を知ることができる
From this Figure 2, the following can be summarized. In other words, it is necessary to check whether or not there is a pulse dropout for the gate pulse. The gate pulse diagnostic means does this and produces an output indicating the presence or absence of missing pulses. If you write 1 (or data indicating its amplitude) in memory when a gate pulse occurs, and 0 when it does not occur, when a pulse is missing, it will not be at the timing position where it should be, so this will prevent the pulse from occurring. You can see what's missing.

交流電圧については、正弦波か、その一部に歪があるか
、であり、これはフーリエ変換して高調波成分を求める
等により知ることができる。交流電圧診断手段42はこ
れを行ない、歪有無を示す出力を生じる。
Regarding the AC voltage, whether it is a sine wave or a part of it is distorted, and this can be determined by performing Fourier transform to obtain harmonic components. The AC voltage diagnostic means 42 does this and produces an output indicating the presence or absence of distortion.

直流電流については、これは余り特徴的な変化がなく、
故障部位との相関を認めにくい。従って故障診断には利
用しない。
As for the direct current, there is not much characteristic change;
It is difficult to recognize the correlation with the failure part. Therefore, it is not used for failure diagnosis.

これに対して交流電流と直流電圧には特徴的な変化があ
り、故障部位と相関を有する。ニューラルネットワーク
43.44はこの故障時交流電流波形、直流電圧波形を
人力され、故障部位(第2図の故障名称)の候補を示す
出力を生じる。
On the other hand, there are characteristic changes in alternating current and direct current voltage, which are correlated with the fault location. The neural networks 43 and 44 are manually inputted with the alternating current waveform and direct current voltage waveform at the time of failure, and produce outputs indicating candidates for the failure location (fault name in FIG. 2).

ニューラルネットワークの出力層のノード数は、第2図
の故障名称を出力させるとき、14個とする。入力層の
ノード数は例えば64個で、1ノートが1サンプルを入
力され、全体では64サンプル、従ってサンプリング周
期を0.4 m Sとして25、6 m Sの期間の信
号波形を受取る。出力層の各ノードは、自己に割当てら
れた故障名称の故障波形が入力層に入力されたとき1ま
たはそれに近い値を出力し、そうでないとき0またはそ
れに近い値を出力する。
The number of nodes in the output layer of the neural network is 14 when outputting the fault name shown in FIG. 2. The number of nodes in the input layer is, for example, 64, and one sample is input to one note, making 64 samples in total.Therefore, assuming a sampling period of 0.4 mS, a signal waveform of a period of 25.6 mS is received. Each node in the output layer outputs a value of 1 or a value close to 1 when the fault waveform of the fault name assigned to itself is input to the input layer, and otherwise outputs a value of 0 or a value close to it.

第2図の電圧/電流波形は加速中(ロールに鋼板が噛み
込まれて状態、重負荷時)のもので、起動時・減速時(
ロールに鋼板が噛み込まれていない状態、重負荷時)は
第2図とは異なる波形を有する。そこでニューラルネッ
トワーク43.44にはそれぞれ2組用意し、一方には
加速中の波形を記憶させ(加速中の波形で学習させ)、
他方は起動・減速中の波形を記憶させ(同)、故障診断
に際しては加速中の故障発生なら前者を、起動・減速中
の故障発生なら後者を使用する。
The voltage/current waveforms in Figure 2 are during acceleration (when the steel plate is caught in the roll, under heavy load), and during startup and deceleration (
In the state where the steel plate is not caught in the roll (under heavy load), the waveform is different from that shown in FIG. 2. Therefore, two sets of neural networks 43 and 44 are prepared, one of which stores the waveform during acceleration (learns with the waveform during acceleration),
On the other hand, waveforms during startup and deceleration are stored (same as above), and when diagnosing a fault, the former is used if the fault occurs during acceleration, and the latter is used if the fault occurs during start-up or deceleration.

第2図に示した波形は一例であって、同じゲートパルス
欠相、サイリスク素子短絡・・・・・・であっても若干
波形が変る。そこで学習にはその種々の波形を用い、ど
の型の波形を入力しても同じ出力が得られるようにする
The waveform shown in FIG. 2 is an example, and the waveform may change slightly even if the gate pulse has the same open phase, the thyrisk element is shorted, etc. Therefore, various waveforms are used for learning so that no matter which type of waveform is input, the same output can be obtained.

各診断手段及びニューラルネットワークの出力は例えば
41は欠相なし、42は歪なし、43は電源欠相が0.
9、位相トランス欠相は0.8.44は電源欠相が0.
9、位相トランス欠相は0.7、などである。綜合判断
手段50はラッチ41a〜41dに取込まれたこれらの
結果から、故障はNα6の電源欠相であるが、No、 
7の位相トランス欠相の可能性もある、等と判断結果を
出力する。
The outputs of each diagnostic means and neural network are, for example, 41: no phase loss, 42: no distortion, 43: power supply phase loss: 0.
9. Phase transformer open phase is 0.8.44 is power supply open phase is 0.
9, phase transformer open phase is 0.7, etc. Based on these results taken into the latches 41a to 41d, the comprehensive judgment means 50 determines that the failure is a power supply phase failure of Nα6;
It outputs a judgment result such as ``There is a possibility that the phase transformer No. 7 has an open phase.''

ニューラルネットワークには1,0の2値を出力するも
のもあるが、これでは上記の例では一方はNo、 6が
1、他方はNα7が1と出力してしまい、どちらが可能
性大か判断しかねる。この点本発明では0〜1の間の数
値を出力でき、程度の把握が可能である。
Some neural networks output two values, 1 and 0, but in the example above, one outputs No, 6 outputs 1, and the other outputs Nα7 1, making it difficult to judge which is more likely. I can do it. In this regard, in the present invention, a numerical value between 0 and 1 can be output, and the degree can be grasped.

メモリに採取した信号■■■■■は故障部位判定の自動
処理には使用しないが、修理者が必要に応じてこれらを
読出して参考に供する。
The signals ■■■■■ collected in the memory are not used for the automatic process of determining the faulty part, but the repair person can read them and use them for reference as necessary.

〔実施例〕〔Example〕

ニューラルネットワークは3層構造のものを用い、入力
層のノード数は64、出力層のノード数は14とした。
The neural network used had a three-layer structure, with the number of nodes in the input layer being 64 and the number of nodes in the output layer being 14.

中間層のノード数を最適に決定する手法はないが、これ
はMX    8ノー′ ×8〜1.5L これより3
3とした。
There is no method to optimally determine the number of nodes in the middle layer, but this is MX 8no' x 8 ~ 1.5L From this, 3
It was set as 3.

〔発明の効果] 以上説明したように本発明によれば、サイリスタレオナ
ードの故障部位の特定を自動化することができ、迅速な
復旧、省力化などに寄与する所が大きい。
[Effects of the Invention] As explained above, according to the present invention, it is possible to automate the identification of a failed part of a thyristor Leonard, which greatly contributes to quick recovery, labor saving, etc.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の原理説明図、 第2図は故障時電圧/電流波形等の例を示す説明図、 第3図は各種故障原因の説明図、 第4図および第5図はサイリスタレオナード装置の要部
回路図、 第6図はニューラルネットワークの説明図である。 出 願 人 新日本製鐵株式会社 代理人弁理士  青  柳      稔第1図 第2図 第2図 第2図 故障製置 現象と動作リレー 保護動作 1、素子故障(短絡) ヒ島−ズ溶断 サイリスタレオナードの故障モード
Fig. 1 is an explanatory diagram of the principle of the present invention, Fig. 2 is an explanatory diagram showing examples of voltage/current waveforms at the time of failure, etc., Fig. 3 is an explanatory diagram of various causes of failure, and Figs. 4 and 5 are thyristor Leonard. The main circuit diagram of the device, FIG. 6 is an explanatory diagram of the neural network. Applicant Nippon Steel Corporation Patent Attorney Minoru Aoyagi Fig. 1 Fig. 2 Fig. 2 Fig. 2 Faulty manufacturing phenomenon and operation Relay protection operation 1, element failure (short circuit) Hijima-zu fused thyristor Leonard failure mode

Claims (1)

【特許請求の範囲】 1、サイリスタレオナード装置の交流電源の電圧、電流
波形、および主回路の直流電圧波形、ならびにゲートパ
ルスの発生タイミングを示すデータを常時、循環的に書
込まれ、故障発生時に書込みを中止されて、それまでに
書込まれたデータを保持するメモリ(M_1・・・・・
・M_9)と、該メモリに保持されたゲートパルスのデ
ータを検査して欠相有無を示す出力を生じるゲートパル
ス診断手段(41)と、 該メモリに保持された交流電圧波形のデータを検査して
歪有無を示す出力を生じる交流電圧診断手段(42)と
、 該メモリに保持された交流電流波形のデータを入力され
て、故障部位の候補を示す出力を生じる交流電流診断用
ニューラルネットワーク(43)と、該メモリに保持さ
れた直流電圧波形のデータを入力されて、故障部位の候
補を示す出力を生じる直流電圧診断用ニューラルネット
ワーク(44)と、これらの診断手段及びニューラルネ
ットワーク(42〜44)の出力から綜合的に判断して
故障部位を示す出力を生じる綜合判断手段(50)とを
備えることを特徴とする、サイリスタレオナード装置の
故障診断装置。
[Claims] 1. Data indicating the voltage and current waveform of the AC power supply of the thyristor Leonard device, the DC voltage waveform of the main circuit, and the timing of gate pulse generation are constantly and cyclically written, and when a failure occurs, Memory (M_1...
・M_9), a gate pulse diagnosis means (41) that inspects the gate pulse data held in the memory and generates an output indicating the presence or absence of a phase open; and a gate pulse diagnostic means (41) that inspects the AC voltage waveform data held in the memory. an alternating current voltage diagnostic means (42) that produces an output indicating the presence or absence of distortion; and an alternating current diagnostic neural network (43) that receives the data of the alternating current waveform held in the memory and produces an output indicating a candidate for a fault location. ), a neural network for DC voltage diagnosis (44) which receives the data of the DC voltage waveform held in the memory and generates an output indicating a candidate for a failure location, and these diagnostic means and neural networks (42 to 44). 1. A failure diagnosis device for a thyristor Leonard device, characterized in that it comprises a comprehensive judgment means (50) that comprehensively judges the outputs from the outputs of the devices (50) and generates an output indicating a faulty part.
JP63201088A 1988-08-12 1988-08-12 Failure diagnosis device for thyristor Leonard device Expired - Lifetime JPH0650951B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63201088A JPH0650951B2 (en) 1988-08-12 1988-08-12 Failure diagnosis device for thyristor Leonard device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63201088A JPH0650951B2 (en) 1988-08-12 1988-08-12 Failure diagnosis device for thyristor Leonard device

Publications (2)

Publication Number Publication Date
JPH0251385A true JPH0251385A (en) 1990-02-21
JPH0650951B2 JPH0650951B2 (en) 1994-06-29

Family

ID=16435196

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63201088A Expired - Lifetime JPH0650951B2 (en) 1988-08-12 1988-08-12 Failure diagnosis device for thyristor Leonard device

Country Status (1)

Country Link
JP (1) JPH0650951B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1994006203A1 (en) * 1992-09-01 1994-03-17 Fanuc Ltd Servo waveform display system
CN111247736A (en) * 2017-10-23 2020-06-05 通用电气公司 System and method for preventing demagnetization of permanent magnets in an electric machine

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1994006203A1 (en) * 1992-09-01 1994-03-17 Fanuc Ltd Servo waveform display system
CN111247736A (en) * 2017-10-23 2020-06-05 通用电气公司 System and method for preventing demagnetization of permanent magnets in an electric machine
JP2021500848A (en) * 2017-10-23 2021-01-07 ゼネラル・エレクトリック・カンパニイ Systems and methods to prevent demagnetization of permanent magnets in electromechanical machines
CN111247736B (en) * 2017-10-23 2023-11-21 通用电气公司 System and method for preventing permanent magnet demagnetization in an electric machine

Also Published As

Publication number Publication date
JPH0650951B2 (en) 1994-06-29

Similar Documents

Publication Publication Date Title
AU2003230240B2 (en) Method and system for on-line dynamical screening of electric power system
Lafortune et al. Failure diagnosis of dynamic systems: An approach based on discrete event systems
Senroy et al. A conceptual framework for the controlled islanding of interconnected power systems
Friedrich et al. Formalizing the repair process
Timko et al. Monte Carlo simulation of power system stability
Köppen-Seliger et al. Neural networks in model-based fault diagnosis
Chantler et al. The use of fault-recorder data for diagnosing timing and other related faults in electricity transmission networks
JPH0251385A (en) Diagnosing device for trouble of thyristorlized leonard device
Pfau-Wagenbauer et al. Integrating model-based and heuristic features in a real-time expert system
Chow et al. Incipient fault detection in DC machines using a neural network
Chowdhury Ordinary and neural Chi-squared tests for fault detection in multi-output stochastic systems
Ouhibi et al. Faults classification of asynchronous machine based on the probabilistic neural network (PNN)
Ng et al. Intelligent distributed smart grid network—Reconfiguration
Cannas et al. Neural networks for power system condition monitoring and protection
Halilcevic et al. An on-line determination of the ready reserve power
Fan et al. A method of inverter circuit fault diagnosis based on BP neural network and DS evidence theory
Gonzalez et al. Model-based, real-time control of electrical power systems
Liu Knowledge-based systems in power systems: Applications and development methods
Khodja et al. Development of neural networks module for fault identification in asynchronous machine using various types of reference signals
JPS6188311A (en) Supervising method of plant
Dawood et al. Design of an efficient neural network model for detection and classification of phase loss faults for three-phase induction motor
Wang et al. Fuzzy model based on-line stator winding turn fault detection for induction motors
JPS62175060A (en) Automatic trouble diagnosing system of electronic exchange
Bendjaima et al. Fault tolerant control based on adaptive fuzzy sliding mode controller for induction-motors
CN109239571A (en) The fault detection method and device of train control input circuit