JPH0243837A - Frame synchronizing system - Google Patents
Frame synchronizing systemInfo
- Publication number
- JPH0243837A JPH0243837A JP63192809A JP19280988A JPH0243837A JP H0243837 A JPH0243837 A JP H0243837A JP 63192809 A JP63192809 A JP 63192809A JP 19280988 A JP19280988 A JP 19280988A JP H0243837 A JPH0243837 A JP H0243837A
- Authority
- JP
- Japan
- Prior art keywords
- frame synchronization
- signal
- frame
- pattern
- established
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 30
- 238000000034 method Methods 0.000 claims description 14
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 4
- 230000005856 abnormality Effects 0.000 description 2
- 239000002775 capsule Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 210000003127 knee Anatomy 0.000 description 1
Landscapes
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、フレーム同期パターンを用いて送信信号と
受信信号とのフレーム同期を確立し、保持するフレーム
同期方式に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a frame synchronization method that establishes and maintains frame synchronization between a transmitted signal and a received signal using a frame synchronization pattern.
第４図は伝送路を介して接続された多重化伝送装置間に
おける従来のフレーム同期方式を示すブロック図であり
、第５図は第４図に示した伝送路上の信号４の詳細な構
成を示すフレーム構成図である。図において、１１はフ
レームにより構成された信号４を送出する装置Ａ、２１
は装置Ａが送出した信号４を伝送路３ａを介して受信す
る装置Ｂ、３ａは伝送路、３ｂは装置Ｂから装置Ａに対
して信号４を送出する場合に、信号４が伝送される伝送
路、４は伝送路３ａ、３ｂ上で伝送される、フレームに
より構成された信号、５はフレーム同期パターン、６は
信号４の中のフレーム同期パターン以外のエリアである
ユーザデータ領域である。FIG. 4 is a block diagram showing a conventional frame synchronization method between multiplex transmission devices connected via a transmission path, and FIG. 5 shows the detailed configuration of the signal 4 on the transmission path shown in FIG. 4. FIG. In the figure, 11 is a device A that sends out a signal 4 made up of frames, and 21
is device B that receives signal 4 sent by device A via transmission path 3a, 3a is the transmission path, and 3b is the transmission in which signal 4 is transmitted when device B sends signal 4 to device A. 4 is a signal composed of frames transmitted on the transmission paths 3a and 3b, 5 is a frame synchronization pattern, and 6 is a user data area which is an area other than the frame synchronization pattern in the signal 4.
次に動作について説明する。まず、装置Ａよりフレーム
同期パターン５とユーザデータ領域６とを含むフレーム
が集合した信号４を伝送路３ａに送出する。装置Ｂは信
号４を受信し、この受信した信号４のデータ例から、フ
レーム同期パターン５を検出することにより、フレーム
の位相を検出し、フレーム同期を確立する。Next, the operation will be explained. First, device A sends out signal 4, which is a collection of frames including frame synchronization pattern 5 and user data area 6, to transmission path 3a. Device B receives the signal 4 and detects a frame synchronization pattern 5 from the data example of the received signal 4, thereby detecting the phase of the frame and establishing frame synchronization.
フレーム同期方式は、通常、フレーム同期保護機能を有
し、フレーム同期引き込み時には疑似同期をしないよう
に制御し、フレーム同期確立後は、多少のビット誤りが
発生してもフレーム同期はずれが起きずフレーム同期が
保持されるように制御する。しかし、フレーム同期パタ
ーンは、フレーム同期確立前も確立後も同一である。Frame synchronization methods usually have a frame synchronization protection function, which controls to prevent false synchronization when pulling in frame synchronization, and after establishing frame synchronization, even if some bit errors occur, the frame synchronization will not be lost and the frame will not be out of synchronization. Control so that synchronization is maintained. However, the frame synchronization pattern is the same before and after frame synchronization is established.
従来のフレーム同期方式は以上のように構成されている
ので、フレーム同期確立後もフレーム同期パターン５が
フレーム同期確立前と同一であり、フレーム同期確立後
に、必要以上にフレーム内の領域がフレーム同期パター
ン５に割り当てられ、その分だけユーザデータ領域６つ
まり有効伝送容量が小さくなる課題があった。Since the conventional frame synchronization method is configured as described above, even after frame synchronization is established, frame synchronization pattern 5 is the same as before frame synchronization is established, and after frame synchronization is established, more areas within the frame than necessary are out of frame synchronization. There was a problem in that the user data area 6, that is, the effective transmission capacity, was allocated to pattern 5, and the user data area 6, that is, the effective transmission capacity was reduced accordingly.
この発明は上記のような課題を解消するためになされた
もので、７レ一ム同期確立後でフレーム同期が保持され
ている状態では、有効伝送容量を大きくすることができ
るフレーム同期方式を得ることを目的とする。This invention was made to solve the above problems, and provides a frame synchronization method that can increase the effective transmission capacity when frame synchronization is maintained after establishing 7-frame synchronization. The purpose is to
この発明に係るフレーム同期方式は、フレーム同期確立
前のフレーム同期引き込み時には、多いピット数で構成
されたフレーム同期パターンを用いて疑似同期を防止し
、フレーム同期確立後は、少ないビット数で構成された
７レ一ム同期パターンを用いて、有効伝送容量を大きく
したものである。The frame synchronization method according to the present invention prevents false synchronization by using a frame synchronization pattern composed of a large number of pits when pulling in frame synchronization before establishing frame synchronization, and after establishing frame synchronization, a frame synchronization pattern composed of a small number of bits is used. The effective transmission capacity is increased by using a 7-rem synchronization pattern.
この発明におけるフレーム同期方式は、フレーム同期が
確立したり、フレーム同期がはずれたりしたことを送信
装置が受信装置から通知されることにより、送信信号の
フレーム同期パターンを可変長にする。In the frame synchronization method of the present invention, the transmission device is notified from the reception device that frame synchronization has been established or lost, so that the frame synchronization pattern of the transmission signal is made variable in length.
以下、この発明の一実施例を図について説明する。第１
図はこの発明に係るフレーム同期方式を示すブロック図
であり、第１図（ａｔはフレーム同期確立前、第１図（
ｂｌはフレーム同期確立後の状態におけるものである。An embodiment of the present invention will be described below with reference to the drawings. 1st
FIG. 1 is a block diagram showing a frame synchronization method according to the present invention.
bl is the state after frame synchronization is established.
第２図（ａｌ、第２図（ｂｌはそれぞれ、第１図（ａｔ
、第１図（ｂｌに対応するフレーム構成図である。第１
図において、１は信号４を送出する装置Ａ、２は装置Ａ
が送出した信号４を伝送路３ａを介して受信する装置Ｂ
で、装置Ａおよび装置Ｂは第３図における装置Ａおよび
装置Ｂとは、可変長のフレーム同期パターンを扱えるよ
うに機能が追加されている分だけ異なる。３ａ、３ｂは
信号４が通過する伝送路である。Figure 2 (al), Figure 2 (bl) are Figure 1 (at), respectively.
, FIG. 1 (This is a frame configuration diagram corresponding to bl.
In the figure, 1 is device A that sends signal 4, and 2 is device A.
A device B that receives the signal 4 sent by the device B via the transmission path 3a.
The device A and the device B differ from the device A and the device B in FIG. 3 in that a function is added so that they can handle variable length frame synchronization patterns. 3a and 3b are transmission paths through which the signal 4 passes.
第２図において、５１はフレーム同期確立前に用いる基
本フレーム同期パターン、５２はフレーム同期確立後に
用いる短縮したフレーム同期パターンで、第１図におい
ては、それぞれＦｌ、Ｆ２と表示している。６は信号４
のフレーム同期パターン以外のエリアであるユーザデー
タ領域で、第１図においては、ＤＡＴＡと表示している
。７は装置Ｂが装置Ａにフレーム同期が確立しているか
否かを通知するアンサ−ピッ）Ａ、８は基本フレーム同
期パターン５１０ビツト数を減らすことによって生じた
拡張ユーザデータ領域である。In FIG. 2, 51 is a basic frame synchronization pattern used before establishing frame synchronization, and 52 is a shortened frame synchronization pattern used after establishing frame synchronization, which are respectively indicated as Fl and F2 in FIG. 6 is signal 4
This is a user data area which is an area other than the frame synchronization pattern, and is indicated as DATA in FIG. 7 is an answer pipe (A) in which device B notifies device A whether or not frame synchronization has been established; 8 is an extended user data area created by reducing the number of 510 bits of the basic frame synchronization pattern.
次に動作について説明する。装置Ａが送出した信号４と
、装置Ｂが受信した信号４との間でフレーム同期が確立
するまでの間は、第２図（ａｌに示した基本フレーム同
期パターン５１とユーザデータ領域６とで構成されたフ
レームが集合した信号４が装置Ａから装置Ｂに伝送され
る。この信号４のデータ列中の基本フレーム同期パター
ン５１を装置Ｂ（２）が検出し、フレーム位相を検出し
て、フレーム同期を確立する。すると、装置Ｂ（２）は
伝送路３ｂを使用した信号４のデータ列中のアンサ−ビ
ット７を「同期正常」にセットする。装置Ａは、伝送路
３ｂを通過してきた信号４のフレーム同期を確立した後
、アンサ−ビット７を読み取り「同期正常」の場合は、
第２図＋ｂｌに示したように、伝送路３ａを使用した信
号４０基本フレーム同期パターン５１を短縮したフレー
ム同期パターン５２に変更する。一方、装置Ｂはアンサ
−ビット７を「同期正常」にセットした後は、いつでも
、短縮したフレーム同期パターン５２を扱えるように移
行しているので、短縮したフレーム同期パターン５２を
受信すると、フレーム同期を保持しつつ、受信した信号
４の拡張ユーザデータ領域８を有効なデータ領域として
使用開始する。ここで、拡張ユーザデータ領域８を使用
できる状態を拡張フレーム同期モードとする。装置Ａ、
装置Ｂともに拡張フレーム同期モードになると、拡張ユ
ーザデータ領域８をユーザに開放できる。拡張フレーム
同期モードのときに、装置Ｂが受信した信号４のフレー
ム同期はずれを検出すると、伝送路３ｂを使用した信号
４のデータ列中のアンサ−ビット７を「同期異常」にセ
ットするとともに、基本フレーム同期パターン５１によ
りフレーム同期引き込みを開始する。つまり、装置Ａは
伝送路３ｂを通過してきた信号４のアンサ−ビット７を
読み取り、「同期異常」の場合は、伝送路３ａに送出す
る信号４の短縮したフレーム同期パターン５２を基本フ
レーム同期パターン５１に変更する。以上のように、フ
レーム同期はずれが発生したときに、基本フレーム同期
パターン５１に戻して、疑似同期を防止する。その後、
再びフレーム同期が確立すると拡張フレーム同期モード
に移行する。Next, the operation will be explained. Until frame synchronization is established between the signal 4 sent by device A and the signal 4 received by device B, the basic frame synchronization pattern 51 and user data area 6 shown in FIG. A signal 4, which is a collection of configured frames, is transmitted from device A to device B. Device B (2) detects the basic frame synchronization pattern 51 in the data string of this signal 4, detects the frame phase, Establish frame synchronization. Then, device B (2) sets answer bit 7 in the data string of signal 4 using transmission path 3b to "synchronization normal." After establishing frame synchronization of signal 4, read answer bit 7 and if "synchronization is normal",
As shown in FIG. 2+bl, the signal 40 basic frame synchronization pattern 51 using the transmission path 3a is changed to a shortened frame synchronization pattern 52. On the other hand, after device B sets answer bit 7 to "synchronization normal", it is always ready to handle the shortened frame synchronization pattern 52, so when it receives the shortened frame synchronization pattern 52, the frame synchronization The extended user data area 8 of the received signal 4 is started to be used as a valid data area while maintaining the data area. Here, the state in which the extended user data area 8 can be used is defined as extended frame synchronization mode. device A,
When both devices B enter the extended frame synchronization mode, the extended user data area 8 can be opened to the user. In the extended frame synchronization mode, when device B detects a frame synchronization error in signal 4 received, it sets answer bit 7 in the data string of signal 4 using transmission line 3b to "synchronization abnormality", and Frame synchronization pull-in is started using the basic frame synchronization pattern 51. In other words, device A reads the answer bit 7 of signal 4 that has passed through transmission path 3b, and in the case of "synchronization abnormality", converts the shortened frame synchronization pattern 52 of signal 4 to transmission path 3a into a basic frame synchronization pattern. Change it to 51. As described above, when frame synchronization has occurred, the basic frame synchronization pattern 51 is returned to prevent false synchronization. after that,
When frame synchronization is established again, the mode shifts to extended frame synchronization mode.
なお、上記実施例ではフレーム同期パターンを２種類と
し、動作モードを基本フレーム同期パターン５１とユー
ザデータ領域６とを使用するモードおよび拡張フレーム
同期モードの２段階としたが、用途により、また、伝送
路の誤り率に応じて多種類のフレーム同期パターンと多
段階の動作モードとを設定してもよい。In the above embodiment, there are two types of frame synchronization patterns and two operating modes: a mode using the basic frame synchronization pattern 51 and the user data area 6, and an extended frame synchronization mode. Various types of frame synchronization patterns and multiple stages of operation modes may be set depending on the error rate of the path.
また、アンサ−ビット７を使用する替わりに、フレーム
同期パターンを変化させて送信し、受信側の装置がその
変化により、相手装置におけろフレーム同期状態を検出
するようにしてもよい。Furthermore, instead of using answer bit 7, the frame synchronization pattern may be changed and transmitted, and the receiving device may detect the frame synchronization state in the other device based on the change.
また、第３図に示すように、１フレーム中に複数のフレ
ーム同期パターン（第３図に示した例では第１のフレー
ム同期パターン５３と第２のフレーム同期パターン５４
）を設定し、フレーム同期確立後、１つにもどすように
してもよい。この場合には、フレーム同期確立後に有効
なデータ領域を広げることができる効果に加えて、フレ
ーム同期はずれが発生したときに、素早く同期引き込み
を行うことができる効果も生じる。Furthermore, as shown in FIG. 3, there are multiple frame synchronization patterns in one frame (in the example shown in FIG. 3, a first frame synchronization pattern 53 and a second frame synchronization pattern 54).
) and then return to one after establishing frame synchronization. In this case, in addition to the effect that the effective data area can be expanded after frame synchronization is established, there is also the effect that synchronization can be quickly pulled in when frame synchronization is lost.
以上のように、この発明によればフレーム同期方式を、
フレーム同期確立後はフレーム同期パターンをフレーム
同期確立前よりも少ないビット数とするように構成した
ので、ビット数が減った分だけユーザデータ領域として
割り当てることができ、フレーム同期確立後の有効伝送
容量を大きくすることができる効果がある。As described above, according to the present invention, the frame synchronization method is
After frame synchronization is established, the frame synchronization pattern is configured to have a smaller number of bits than before frame synchronization is established, so the reduced number of bits can be allocated as a user data area, and the effective transmission capacity after frame synchronization is established. It has the effect of increasing the
【図面の簡単な説明】
第１図はこの発明の一実施例によるフレーム同期方式を
示すブロック図、第２図は第１図におけるフレームの詳
細な構成を示すフレーム構成図、第３図はこの発明の他
の実施例に使用するフレームのフレーム構成図、第４図
は従来のフレーム同期方式を示すブロック図、第５図は
第４図におけるフレームの詳細な構成を示すフレーム構
成図である。
１は装置Ａ、２は装置Ｂ、３ａ、３ｂは伝送路、４は信
号、５はフレーム同期パターン、５１は基本フレーム同
期パターン、５２は短縮したフレーム同期パターン、６
はユーザデータ領域、７はアンサ−ビット、８は拡張ユ
ーザデータ領域。
なお、図中、同一符号は同一 又は相当部分を示す。
特許出願人 三菱電機株式会社
代理人 弁理士 １）澤 博 昭
（外２名）
（ａ）
イ處４〜
πｌ鴬目八へ９
ン）
閘期ｌマ９−〉）
第２図
６（ニーず）−７４嚢を戎）
第４図
→
第
図[Brief Description of the Drawings] Fig. 1 is a block diagram showing a frame synchronization method according to an embodiment of the present invention, Fig. 2 is a frame configuration diagram showing the detailed structure of the frame in Fig. 1, and Fig. 3 is a block diagram showing a frame synchronization method according to an embodiment of the present invention. FIG. 4 is a block diagram showing a conventional frame synchronization method, and FIG. 5 is a frame structure diagram showing the detailed structure of the frame in FIG. 4. 1 is device A, 2 is device B, 3a and 3b are transmission lines, 4 is a signal, 5 is a frame synchronization pattern, 51 is a basic frame synchronization pattern, 52 is a shortened frame synchronization pattern, 6
is a user data area, 7 is an answer bit, and 8 is an extended user data area. In addition, the same symbols in the figures indicate the same or equivalent parts. Patent Applicant Mitsubishi Electric Co., Ltd. Agent Patent Attorney 1) Hiroshi Sawa (2 others) (a) Seat 4 - πl Umugime 8 9) Seat period l Ma 9->) Figure 2 6 (Knee) )-74 capsules) Fig. 4 → Fig.
Claims (1)
、このフレーム同期パターンにより、このフレーム同期
パターンを含むフレームが集合した送信信号とこの送信
信号を伝送路を介して受信した受信信号とのフレーム同
期を確立すると共に、このフレーム同期を保持するフレ
ーム同期方式において、前記フレーム同期が保持されて
いる状態における前記送信信号の前記フレーム同期パタ
ーンを前記フレーム同期が確立する以前の前記フレーム
同期パターンのビット数より少ないビット数で構成した
ことを特徴とするフレーム同期方式。A frame synchronization pattern is composed of a plurality of bits, and this frame synchronization pattern establishes frame synchronization between a transmission signal that is a collection of frames including this frame synchronization pattern and a reception signal that receives this transmission signal via a transmission path. In addition, in a frame synchronization method that maintains frame synchronization, the frame synchronization pattern of the transmitted signal in a state where the frame synchronization is maintained is set to a number of bits smaller than the number of bits of the frame synchronization pattern before the frame synchronization is established. A frame synchronization method characterized by being composed of numbers.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63192809A JPH0243837A (en) | 1988-08-03 | 1988-08-03 | Frame synchronizing system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63192809A JPH0243837A (en) | 1988-08-03 | 1988-08-03 | Frame synchronizing system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0243837A true JPH0243837A (en) | 1990-02-14 |
Family
ID=16297350
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63192809A Pending JPH0243837A (en) | 1988-08-03 | 1988-08-03 | Frame synchronizing system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0243837A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0642239A1 (en) * | 1993-09-06 | 1995-03-08 | Alcatel Mobile Communication France | Substitution of synchronisation bits in a transmission frame |
| EP0642241A1 (en) * | 1993-09-03 | 1995-03-08 | Alcatel Mobile Communication France | Transmission of messages by means of frames of a variable length |
| FR2732845A1 (en) * | 1995-04-06 | 1996-10-11 | Motorola Inc | METHOD AND DEVICE FOR TIME ALIGNMENT OF A FRAME IN A COMMUNICATION SYSTEM |
| WO1999066661A1 (en) * | 1998-06-19 | 1999-12-23 | Telefonaktiebolaget Lm Ericsson (Publ) | Frame synchronization techniques and systems for spread spectrum radiocommunication |
-
1988
- 1988-08-03 JP JP63192809A patent/JPH0243837A/en active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0642241A1 (en) * | 1993-09-03 | 1995-03-08 | Alcatel Mobile Communication France | Transmission of messages by means of frames of a variable length |
| FR2709626A1 (en) * | 1993-09-03 | 1995-03-10 | Alcatel Mobile Comm France | Transmission of messages by means of a frame of variable length. |
| US5642361A (en) * | 1993-09-03 | 1997-06-24 | Alcatel Mobile Communication France | Message transmission by means of a variable length frame |
| EP0642239A1 (en) * | 1993-09-06 | 1995-03-08 | Alcatel Mobile Communication France | Substitution of synchronisation bits in a transmission frame |
| FR2709900A1 (en) * | 1993-09-06 | 1995-03-17 | Alcatel Mobile Comm France | Substitution of synchronization bits in a transmission frame. |
| FR2732845A1 (en) * | 1995-04-06 | 1996-10-11 | Motorola Inc | METHOD AND DEVICE FOR TIME ALIGNMENT OF A FRAME IN A COMMUNICATION SYSTEM |
| WO1999066661A1 (en) * | 1998-06-19 | 1999-12-23 | Telefonaktiebolaget Lm Ericsson (Publ) | Frame synchronization techniques and systems for spread spectrum radiocommunication |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1323081C (en) | Duplex system of transmission lines in a loop network | |
| JPH0243837A (en) | Frame synchronizing system | |
| WO1995024801A3 (en) | Hierarchical synchronization method | |
| JPH0349439A (en) | Readout control system for elastic store memory | |
| JPH06125354A (en) | Network synchronization setting system in loop lan | |
| JP3048504B2 (en) | Signal detection circuit and frame synchronization circuit | |
| JP2591296B2 (en) | Frame synchronization system | |
| JP2596347B2 (en) | AIS insertion and release method for drop path in self-repair ring network and each node | |
| JP2833593B2 (en) | Multi-frame synchronizer | |
| JPS62169539A (en) | Synchronizing system for multi-point monitor frame | |
| JPS6398244A (en) | Transmission equipment for loop shaped network system | |
| JP2679675B2 (en) | Terminal malfunction prevention circuit in loop type transmission line | |
| JPS63278436A (en) | Multi-frame synchronizing system | |
| KR100297857B1 (en) | Apparatus and method for processing clock recovery error | |
| JP2962200B2 (en) | Cross connect device | |
| JP2693785B2 (en) | Line switching method | |
| JPS62173833A (en) | Frame synchronizing circuit | |
| JPH0235851A (en) | Communication line diagnosing circuit | |
| JPH07327053A (en) | Multiplexer, repeater and line concentrator | |
| JPS6238697A (en) | Circuit for selecting trunk line signal | |
| JPS60140949A (en) | Frame synchronization protection system | |
| JPH0563691A (en) | Control system for multi-frame synchronization circuit | |
| JPH0250550A (en) | Memory monitoring equipment | |
| JPH01268325A (en) | Signal transmission system | |
| JPH0687570B2 (en) | Test loopback control circuit for data line terminator |