JPH0239058B2 - SOANTEIRIREESEIGYOKAIRO - Google Patents
SOANTEIRIREESEIGYOKAIROInfo
- Publication number
- JPH0239058B2 JPH0239058B2 JP5700380A JP5700380A JPH0239058B2 JP H0239058 B2 JPH0239058 B2 JP H0239058B2 JP 5700380 A JP5700380 A JP 5700380A JP 5700380 A JP5700380 A JP 5700380A JP H0239058 B2 JPH0239058 B2 JP H0239058B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- relay
- current
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 claims description 23
- 230000007423 decrease Effects 0.000 description 7
- 230000015556 catabolic process Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
Landscapes
- Relay Circuits (AREA)
Description
【発明の詳細な説明】 本発明は双安定リレー制御回路に関する。[Detailed description of the invention] The present invention relates to bistable relay control circuits.
第１図はラツチングリレーを用いた双安定リレ
ーの回路部Ａを示すもので、図中１，２は電圧入
力端子で１はプラス側、２はマイナス側を示す。
Ryはラツチングリレー、Ｃはコンデンサ、D1は
ダイオード、Dzはツエナーダイオード、Ｒは抵
抗、T1〜T5はトランジスタを示す。この回路部
Ａを駆動するためには、第２図に示すように、直
流電源にスイツチ３を介して抵抗r1，r2を直列に
接続し、抵抗r2に並列に回路部Ａを接続する。 FIG. 1 shows a circuit section A of a bistable relay using a latching relay. In the figure, 1 and 2 are voltage input terminals, 1 is a positive side, and 2 is a negative side.
Ry is a latching relay, C is a capacitor, D1 is a diode, Dz is a Zener diode, R is a resistor, and T1 to T5 are transistors. In order to drive this circuit section A, as shown in Fig. 2, resistors r 1 and r 2 are connected in series to the DC power supply via switch 3, and circuit section A is connected in parallel to resistor r 2 . do.
第１図に示す回路部の動作を説明すると、
(イ) 入力パルスを端子に加えた場合
端子１，２に台形のパルスよりなる入力信号
を印加し、この信号がツエナーダイオードDz
のツエナー電圧以上になると、ツエナーダイオ
ードDzに電流が流れる。従つてトランジスタ
T1がオンし、次にトランジスタT2がオンする。
従つて電流が端子１→T1→T2→D1→Ｃ→Ry→
端子２の順に流れてラツチングリレーRyを反
転オンさせる。 To explain the operation of the circuit section shown in Figure 1, (a) When input pulses are applied to the terminals An input signal consisting of trapezoidal pulses is applied to terminals 1 and 2, and this signal is connected to the Zener diode Dz.
When the Zener voltage exceeds , current flows through the Zener diode Dz. Therefore the transistor
T 1 turns on, then transistor T 2 turns on.
Therefore, the current is terminal 1 → T 1 → T 2 → D 1 → C → Ry →
It flows in the order of terminal 2 and turns on the latching relay Ry.
(ロ) 定常時
端子１，２にはパルスのハイの入力信号が印
加されているが、コンデンサＣにはオン時の充
電電流が蓄えられているので、コンデンサＣの
電位は略入力信号の電位と同じである。従つて
端子１→T1→T2→D1→Ｃ→Ry→端子２に流れ
る電流は略零であり、回路部（高インピーダン
スで作られている）のもれ電流のみが流れてい
る。この時リレーRyはラツチングリレーであ
るのでオン時の反転状態のオンを保持してい
る。(b) In steady state A pulse high input signal is applied to terminals 1 and 2, but capacitor C stores the charging current when it is on, so the potential of capacitor C is approximately the potential of the input signal. is the same as Therefore, the current flowing from terminal 1 → T 1 → T 2 → D 1 → C → Ry → terminal 2 is approximately zero, and only the leakage current of the circuit section (made of high impedance) flows. At this time, since relay Ry is a latching relay, it maintains the inverted state of on when it is on.
(ハ) オフ時
(a) 端子１，２には台形のパルス電圧の立下り
部分の入力信号が印加されているが、入力信
号が低下するとともに回路部のもれ電流が端
子１→T1→T2→Ｒ→端子２に流れ、この電
流ilが低下していく。(c) When off (a) The input signal of the falling part of the trapezoidal pulse voltage is applied to terminals 1 and 2, but as the input signal decreases, the leakage current in the circuit increases from terminal 1 to T 1 →T 2 →R→Flows to terminal 2, and this current i l decreases.
(b) 電流ilは入力電信号が低下して、ツエナー
ダイオードDzのツエナー電圧以下になつて
も流れていることが可能である。 (b) The current i l can continue to flow even when the input electric signal decreases to below the Zener voltage of the Zener diode Dz.
その理由はトランジスタT1，T2はネガテ
イブサイリスタ構成になつているので一度オ
ンするとT1→T2を流れる電流が保持電流Ih
以下になるまで自己保持してオンし続ける。 The reason is that transistors T 1 and T 2 have a negative thyristor configuration, so once they are turned on, the current flowing through T 1 → T 2 becomes the holding current I h
Self-hold and keep turning on until below.
(c) 入力信号の低下とともに電流ilがさらに低
下して保持電流Ih以下になるとトランジスタ
T1，T2はオフとなる。 (c) When the current i l further decreases as the input signal decreases and becomes less than the holding current I h , the transistor
T 1 and T 2 are turned off.
(d) トランジスタT1，T2オフ→T3のベース電
位が低下→コンデンサＣの充電電荷によりト
ランジスタT3のエミツタよりベースへ電流
が流れる。 (d) Transistors T 1 and T 2 are off → the base potential of T 3 decreases → current flows from the emitter to the base of transistor T 3 due to the charge in capacitor C.
トランジスタT3がオンし、T3のコレクタ
電流によりトランジスタT4がオンし、T4の
エミツタ電流によりトランジスタT5がオン
する。すなわち、コンデンサＣの電荷はトラ
ンジスタT1，T2がオフすることによつてト
ランジスタT3，T4，T5がオンし、Ｃ→T5→
Ryに放電される。 Transistor T3 turns on, the collector current of T3 turns on transistor T4 , and the emitter current of T4 turns on transistor T5 . That is, the charge in the capacitor C is changed by turning off the transistors T 1 and T 2 and turning on the transistors T 3 , T 4 , and T 5 , so that the charge in the capacitor C is changed from C → T 5 →
It is discharged to Ry.
(e) リレーRyにはオン時と逆に放電電流が流
れるので反転オフする。 (e) The discharge current flows through relay Ry in the opposite direction to when it is on, so it turns off.
放電電流が無くなつてもリレーRyは自己保持
形であるので反転オフを保持している。第２図に
示す従来の双安定リレー制御回路において、回路
部品の耐圧を越えた電源電圧を使用する時、従来
の分圧抵抗r1，r2を使用する方法では矩形パルス
入力信号を加えた時、電源→r1→端子１→Ａ→
Ｃ→Ry→端子２→電源へと電流経路ができる。
すなわち抵抗r1の分だけコンデンサＣへの充電電
流は減じられる。しかしてコンデンサＣへの充電
電流によつてリレーRyを駆動するので、リレー
Ryを充分に駆動する為には抵抗r1は小さくなけ
ればならない。加えて回路部品の耐圧を超えない
ような電圧が端子１，２間に加わる為には
回路部の耐圧＞r2／r1＋r2Ei＝１／r1／r2＋１Eiでな
ければならない。すなわち抵抗r1が小さいならば
抵抗r2も小にする必要がある。r1，r2を小にする
と定常時抵抗r1，r2に流れるもれ電流が増加する
と言う欠点がある。 Even if the discharge current disappears, relay Ry is a self-holding type, so it maintains the inverted OFF state. In the conventional bistable relay control circuit shown in Figure 2, when using a power supply voltage that exceeds the withstand voltage of the circuit components, the conventional method of using voltage dividing resistors r 1 and r 2 requires that a rectangular pulse input signal be applied. When, power → r 1 → terminal 1 → A →
A current path is created from C → Ry → terminal 2 → power supply.
That is, the charging current to the capacitor C is reduced by the resistance r1 . Since relay Ry is driven by the charging current to capacitor C, the relay
In order to drive Ry sufficiently, the resistance r 1 must be small. In addition, in order to apply a voltage that does not exceed the withstand voltage of the circuit components between terminals 1 and 2, the withstand voltage of the circuit must be > r 2 / r 1 + r 2 Ei = 1/r 1 / r 2 + 1Ei. That is, if the resistance r 1 is small, the resistance r 2 must also be small. If r 1 and r 2 are made small, there is a drawback that the leakage current flowing through the resistors r 1 and r 2 during steady state increases.
本発明は上記の欠点を除去するために提案され
たものである。 The present invention has been proposed to eliminate the above-mentioned drawbacks.
第３図は本発明の一実施例を示すものである。
この回路が第２図に示す回路と異なる点は抵抗
r1，r2に夫々コンデンサC1，C2を接続した点にあ
る。 FIG. 3 shows an embodiment of the present invention.
The difference between this circuit and the circuit shown in Figure 2 is that the resistance
This is the point where capacitors C 1 and C 2 are connected to r 1 and r 2 , respectively.
次に動作について説明する。 Next, the operation will be explained.
(a) 初期状態においてコンデンサC1，C2には電
荷は無い。(a) In the initial state, capacitors C 1 and C 2 have no charge.
(b) 矩形波入力信号が印加されると、矩形波信号
はdv／dtが大きいためコンデンサC1，C2は低
インピーダンスとなり、コンデンサC1，C2に
電流が流れて充電される。(b) When a rectangular wave input signal is applied, since the rectangular wave signal has a large dv/dt, the capacitors C 1 and C 2 have low impedance, and current flows through the capacitors C 1 and C 2 to charge them.
(c) 上記の(b)のときコンデンサC2は充電されて
端子１〜２間の電圧が上昇する。すなわち
１／C2／１／C2＋１／C1Eiに定常時おちつくように端
子１〜２間の電圧は上昇する。端子１〜２間の
電圧が回路のツエナー電圧（Dz）以上になる
と回路部Ａは、オンしてコンデンサＣへ充電電
流を流す。(c) At the time of (b) above, capacitor C2 is charged and the voltage between terminals 1 and 2 increases. That is, the voltage between terminals 1 and 2 increases so as to settle at 1/C 2 /1/C 2 +1/C 1 Ei in a steady state. When the voltage between terminals 1 and 2 exceeds the Zener voltage (Dz) of the circuit, circuit section A turns on and causes charging current to flow to capacitor C.
(d) コンデンサＣの充電電流はEi→C1→回路
部Ａ→Ｃ→Ry→Eiと流れリレーRyはオンす
る。(d) The charging current of capacitor C flows as follows: Ei → C 1 → circuit section A → C → Ry → Ei, and relay Ry turns on.
(e) 抵抗r1，r2には充電電流が流れないので高
抵抗として使用できる。(e) Since no charging current flows through resistors r 1 and r 2 , they can be used as high resistance.
(f) 入力信号オフ時、抵抗r1，r2はコンデンサ
C1，C2の充電電荷の放電経路を形成している。(f) When the input signal is off, resistors r 1 and r 2 are capacitors.
It forms a discharge path for the charges of C 1 and C 2 .
(g) C2→r2→C2の放電により端子１〜２間の電
圧が低下して回路のオフ動作によりリレーRy
は反転する。(g) Due to the discharge of C 2 →r 2 →C 2 , the voltage between terminals 1 and 2 decreases and the circuit turns off, causing relay Ry
is reversed.
本発明は叙上のように、双安定リレーの制御回
路において、印加電圧を抵抗r1，r2の直列回路に
よつて分圧し、この分圧抵抗r1，r2に夫々コンデ
ンサC1，C2を並列に接続し、抵抗r1，r2に対して
は
回路部の耐圧＞r2／r1＋r2Ei …(1)
コンデンサC1，C2に対しては
回路部の耐圧＞１／C2／１／C1＋１／C2Ei＝C1／C2＋C1
Ei
…(2)
とする。 As described above, in the control circuit of a bistable relay, the present invention divides the applied voltage by a series circuit of resistors r 1 and r 2 , and connects capacitors C 1 and C 1 to the voltage dividing resistors r 1 and r 2, respectively . C 2 are connected in parallel, and for resistors r 1 and r 2 , the withstand voltage of the circuit section > r 2 / r 1 + r 2 Ei...(1) For the capacitors C 1 and C 2 , the withstand voltage of the circuit section > 1/C 2 /1/C 1 +1/C 2 Ei=C 1 /C 2 +C 1
Ei...(2).
次に実験例を示すと
() 例えば、回路の耐圧30Vで、使用電源電圧
Ei＝50Vのとき
r1＝r2＝1MΩ、C1＝C2＝10μFとすると
回路部の耐圧30V＞r2／r1＋r2Ei＝25V
回路部の耐圧30V＞１／C2／１／C1＋１／C2Ei＝
25V
で端子１〜２間の電圧は25Vを超えることはな
く安定した動作が行える。 Next, an experimental example () For example, if the circuit withstand voltage is 30V and the power supply voltage used is
When Ei = 50V, r 1 = r 2 = 1MΩ, C 1 = C 2 = 10μF, circuit section breakdown voltage 30V > r 2 / r 1 + r 2 Ei = 25V circuit section breakdown voltage 30V > 1/C 2 / 1 /C 1 +1/C 2 Ei = 25V, and the voltage between terminals 1 and 2 does not exceed 25V, allowing stable operation.
() 例えば、回路の耐圧30Vで、使用電源電圧
Ei＝100Vのとき
r1＝3MΩ、r2＝1MΩ、C1＝10μF、C2＝30μF
とすると
回路部の耐圧30V＞r2／r1＋r2Ei＝25V
回路部の耐圧30V＞１／C2／１／C1＋１／C2Ei＝
25V
で端子１〜２間の電圧は25Vを超えることなく
安定した動作が行える。() For example, if the circuit withstand voltage is 30V, the power supply voltage used is
When Ei = 100V, r 1 = 3MΩ, r 2 = 1MΩ, C 1 = 10μF, C 2 = 30μF
Assuming that the circuit section's withstand voltage is 30V > r 2 / r 1 + r 2 Ei = 25V, the circuit section's withstand voltage is 30V > 1/C 2 /1/C 1 +1/C 2 Ei = 25V, and the voltage between terminals 1 and 2 is 25V. Stable operation can be performed without exceeding the limit.
本発明は叙上のように、分圧抵抗r1，r2に夫々
コンデンサC1，C2を直列に接続してあるため、
直列に接続した分圧抵抗r1，r2の両端に矩形波入
力信号を加えた場合、この入力信号は矩形波入力
信号により、dv／dtが大きい為、充電電流は低
インピーダンスであるコンデンサC1を流れる為、
従来に比して高抵抗の分圧抵抗を使用して、これ
によつてもれ電流を小ならしめ、かつ回路部品の
耐圧よりも高い電源電圧を使用できる効果を有す
る。 As described above, in the present invention, capacitors C 1 and C 2 are connected in series to voltage dividing resistors r 1 and r 2 , respectively.
When a rectangular wave input signal is applied to both ends of voltage dividing resistors r 1 and r 2 connected in series, this input signal has a large dv/dt due to the rectangular wave input signal, so the charging current flows through the low impedance capacitor C. Because it flows through 1 ,
By using a voltage dividing resistor with a higher resistance than in the past, leakage current can be reduced, and a power supply voltage higher than the withstand voltage of the circuit components can be used.
第１図はリレーの駆動回路部、第２図は従来
例、第３図は本発明のリレー制御回路を示す。
Ei……印加電圧、r1，r2……分圧抵抗、Ｃ，
C1，C2……コンデンサ、Ａ……回路部、１，２
……入力端子、３……スイツチ。
FIG. 1 shows a relay drive circuit, FIG. 2 shows a conventional example, and FIG. 3 shows a relay control circuit according to the present invention. Ei... Applied voltage, r 1 , r 2 ... Voltage division resistance, C,
C 1 , C 2 ... Capacitor, A ... Circuit section, 1, 2
...Input terminal, 3...Switch.
Claims (1)
を接続した回路を制御するための回路部Ａを前段
に有するリレー回路において、前記の回路部Ａの
入力端子に、直列接続された分圧抵抗r1，r2の中
の抵抗r2を接続すると共に、前記の抵抗r1，r2に
夫々コンデンサC1，C2を接続し、Eiを印加電圧
とするとき 回路部Ａの耐圧＞r2／r1＋r2Ei 回路部Ａの耐圧＞１／C2／１／C1＋１／C2Ei とすることを特徴とする双安定リレー制御回路。[Claims] 1. A capacitor C in series with the latching relay Ry.
In a relay circuit having a circuit section A at the front stage for controlling a circuit connected to At the same time, when capacitors C 1 and C 2 are connected to the resistors r 1 and r 2, respectively, and Ei is the applied voltage, the withstand voltage of circuit section A>r 2 /r 1 +r 2 Ei withstand voltage of circuit section A> A bistable relay control circuit characterized in that 1/C 2 /1/C 1 +1/C 2 Ei.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5700380A JPH0239058B2 (en) | 1980-04-28 | 1980-04-28 | SOANTEIRIREESEIGYOKAIRO |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5700380A JPH0239058B2 (en) | 1980-04-28 | 1980-04-28 | SOANTEIRIREESEIGYOKAIRO |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56153634A JPS56153634A (en) | 1981-11-27 |
| JPH0239058B2 true JPH0239058B2 (en) | 1990-09-04 |
Family
ID=13043288
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5700380A Expired - Lifetime JPH0239058B2 (en) | 1980-04-28 | 1980-04-28 | SOANTEIRIREESEIGYOKAIRO |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0239058B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2021141735A (en) * | 2020-03-06 | 2021-09-16 | ファナック株式会社 | Floating power supply circuit |
-
1980
- 1980-04-28 JP JP5700380A patent/JPH0239058B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56153634A (en) | 1981-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4471245A (en) | FET Gating circuit with fast turn-on capacitor | |
| US4547686A (en) | Hybrid power semiconductor switch | |
| US4725741A (en) | Drive circuit for fast switching of Darlington-connected transistors | |
| US4323789A (en) | Sequencer for power supply voltages | |
| JPH0239058B2 (en) | SOANTEIRIREESEIGYOKAIRO | |
| US3660674A (en) | Transistor flasher with preheat circuit for lamp load | |
| IE41228L (en) | Gaurd circuit for relay | |
| US4705963A (en) | AC controlled diode switch | |
| US3995176A (en) | Unidirectional alternating current interrupter operable over full half cycles | |
| US3684896A (en) | Flasher circuit with short protection | |
| JP3559051B2 (en) | Relay drive circuit | |
| JP2943810B2 (en) | Motor drive IC circuit | |
| US4303838A (en) | Master-slave flip-flop circuits | |
| SU1111251A1 (en) | Pulse generator | |
| SU1390787A1 (en) | Univibrator | |
| JPS54102923A (en) | Driving circiut | |
| SU1038977A1 (en) | Time relay | |
| KR910006275Y1 (en) | Control circuit for solenoid pump | |
| SU1109894A1 (en) | Relaxation oscillator | |
| SU437205A1 (en) | Pulse shaper | |
| SU1188864A1 (en) | Pulser | |
| SU1220113A1 (en) | Square-wave generator | |
| SU1018206A2 (en) | Relaxation oscillaor | |
| JPS5826850B2 (en) | Astable multivibrator | |
| SU1336218A1 (en) | Pulse former |