JPH0237443A - Main storage management system for electronic computer system - Google Patents

Main storage management system for electronic computer system

Info

Publication number
JPH0237443A
JPH0237443A JP18728488A JP18728488A JPH0237443A JP H0237443 A JPH0237443 A JP H0237443A JP 18728488 A JP18728488 A JP 18728488A JP 18728488 A JP18728488 A JP 18728488A JP H0237443 A JPH0237443 A JP H0237443A
Authority
JP
Japan
Prior art keywords
logical
address space
logical address
page
physical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18728488A
Other languages
Japanese (ja)
Inventor
Taichi Nishiyama
西山 太一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP18728488A priority Critical patent/JPH0237443A/en
Publication of JPH0237443A publication Critical patent/JPH0237443A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To reduce the overhead for process replacement or the like and to improve the performance of a system by using physical pages, which are not mapped on logical pages, to preserve processes. CONSTITUTION:A logical address converting means 14 converts a logical address to a physical address at the time of accessing a main storage from software. Information managed by a dynamic main storage management means 11 and the logical address converting means 14 is so changed that this information indicates that logical pages assigned to a process are not mapped on logical pages and the process is preserved in these assigned physical pages, thereby releasing the logical address space of the process. Information managed by the dynamic main storage management means 11 and the logical address converting means 14 is so changed that this information indicates that logical pages where the process is preserved are mapped on logical pages, thereby assigning the logical address space to the process. Thus, the performance of the system is improved.

Description

【発明の詳細な説明】 (産業上の利用分野〕 本発明は電子計算機システムにおける主記憶管理方式に
関する。
DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a main memory management system in an electronic computer system.

〔従来の技術〕[Conventional technology]

一般に電子計算機システムにおいては、連続したアドレ
ス空間であってマシーンで使用できる論理アドレス空間
の最大サイズはその電子計算機システムのアーキテクチ
ャによって決定される。そして、実記憶方式を採用した
従来の電子計算機システムでは、論理アドレス空間のサ
イズに等しいか或いはそれ以下のサイズを持つ物理アド
レス空間(主記憶のアドレス空間)を使用し、論理アド
レス空間と物理アドレス空間との対応付けを行うことに
より論理アドレス空間に割り当てられたプロセスを物理
アドレス空間上にも割り付けて実行するようにしている
。また、論理アドレス空間に空きの領域を作る為にプロ
セスから論理アドレス空間の割り当てを解放する場合、
またはその反対に成るプロセスに論理アドレス空間を割
り当てる場合、従来は、主記憶の物理アドレス空間上に
存在するプロセスを外部記憶装置へ掃き出し、または外
部記憶装置に格納されたプロセスを主記憶の物理アドレ
ス空間へロードしている。
Generally, in a computer system, the maximum size of a logical address space that is a continuous address space that can be used by a machine is determined by the architecture of the computer system. Conventional computer systems that use the real memory method use a physical address space (main memory address space) that is equal to or smaller than the size of the logical address space. By making a correspondence with the space, a process assigned to the logical address space is also assigned to the physical address space and executed. Also, when releasing the logical address space allocation from a process to create a free area in the logical address space,
Conventionally, when allocating a logical address space to a process that is the opposite, the process existing in the physical address space of main memory is flushed out to an external storage device, or the process stored in the external storage device is moved to the physical address space of main memory. Loading into space.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

しかしながら、外部記憶装置は主記憶に比べて桁違いに
アクセス時間が遅いので、頻繁に外部記憶装置と主記憶
との間でプロセスの出し入れを行うと、電子計算機シス
テムの性能を著しく低下させることになる。
However, the access time of external storage devices is orders of magnitude slower than that of main memory, so if processes are frequently moved in and out of external storage devices and main memory, the performance of the computer system will be significantly degraded. Become.

本発明は、このような事情に鑑みて為されたものであり
、その目的は、ソフトウェアからアクセス可能な論理ア
ドレス空間のサイズ以上の主記憶(物理アドレス空間)
を実装し、且つ、その全ての領域を有効に使用すること
ができる電子計算機システムにおける主記憶管理方式を
提供することにある。
The present invention has been made in view of these circumstances, and its purpose is to provide main memory (physical address space) that is larger than the logical address space that can be accessed by software.
An object of the present invention is to provide a main memory management method in a computer system that can implement the system and effectively use all its areas.

〔課題を解決するための手段] 本発明は上記の目的を達成するために、複数のプロセス
を並行して実行する電子計算機システムにおける主記憶
管理方式において、固定長の論理ページに分割された論
理アドレス空間の使用状況および前記論理アドレス空間
より大きなサイズを持ち且つ前記論理ページと同一サイ
ズの物理ページに分割された物理アドレス空間の使用状
況を管理する動的主記憶管理手段と、前記論理ページの
前記物理ページへのマツピング状況を管理し、論理アド
レスを物理アドレスに変換する論理アドレス変換手段と
を備え、プロセスに対する論理アドレス空間の解放時、
そのプロセスに割り当てられていた物理ページが論理ペ
ージにマツピングされず且つそのプロセスがその割り当
てられていた物理ページに保存されたことを示すように
前記動的主記憶管理手段と前記論理アドレス変換手段と
で管理される情報の変更を行い、プロセスに対する論理
アドレス空間の割り当て時、そのプロセスを保存してい
る物理ページが論理ページにマツピングされたことを示
すように前記動的主記憶管理手段と前記論理アドレス変
換手段とで管理される情報の変更を行うように構成され
る。
[Means for Solving the Problems] In order to achieve the above object, the present invention provides a main memory management method for a computer system in which multiple processes are executed in parallel. dynamic main memory management means for managing the usage status of an address space and the usage status of a physical address space that has a larger size than the logical address space and is divided into physical pages of the same size as the logical page; and a logical address conversion means for managing the mapping status to the physical page and converting a logical address into a physical address, and when releasing a logical address space to a process,
the dynamic main memory management means and the logical address translation means so as to indicate that the physical page allocated to the process is not mapped to a logical page and the process is stored in the allocated physical page; When changing the information managed by the dynamic main memory management means and allocating a logical address space to a process, the dynamic main memory management means and the logical The address conversion means is configured to change information managed by the address conversion means.

〔作用] 本発明の電子計算機システムにおける主記憶管理方式に
おいては、動的主記憶管理手段が、固定長の論理ページ
に分割された論理アドレス空間の使用状況および前記論
理アドレス空間より大きなサイズを持ち且つ前記論理ペ
ージと同一サイズの物理ページに分割された物理アドレ
ス空間の使用状況を管理し、論理アドレス変換手段が、
論理ページの物理ページへのマツピング状況を管理して
ソフトウェアからの主記憶へのアクセス時に論理アドレ
スを物理アドレスに変換し、プロセスに対する論理アド
レス空間の解放は、そのプロセスに割り当てられていた
物理ページが論理ページにマツピングされず且つそのプ
ロセスがその割り当てられていた物理ページに保存され
たことを示すように動的主記憶管理手段と論理アドレス
変換手段とで管理される情報を変更することにより行わ
れ、プロセスに対する論理ア・ドレス空間の割り当ては
、そのプロセスを保存している物理ページが論理ページ
にマツピングされたことを示すように動的主記憶管理手
段と論理アドレス変換手段とで管理される情報を変更す
ることにより行われる。
[Operation] In the main memory management method in the computer system of the present invention, the dynamic main memory management means monitors the usage status of a logical address space divided into fixed-length logical pages and the size of the logical address space that is larger than the logical address space. Further, the logical address conversion means manages the usage status of the physical address space divided into physical pages of the same size as the logical page, and
It manages the mapping status of logical pages to physical pages, converts logical addresses to physical addresses when accessing main memory from software, and releases the logical address space for a process when the physical page allocated to that process is This is done by changing the information managed by the dynamic main memory management means and the logical address translation means to indicate that the process is not mapped to a logical page and is stored in the physical page to which it was allocated. The allocation of a logical address space to a process is information managed by a dynamic main memory management means and a logical address translation means to indicate that the physical page storing the process has been mapped to a logical page. This is done by changing the .

〔実施例] 次に、本発明の実施例について図面を参照して詳細に説
明する。
[Example] Next, an example of the present invention will be described in detail with reference to the drawings.

第1図は本発明を通用した電子計算機システムの要部ブ
ロック図であり、■は演算処理装置、2は主記憶装置で
ある。演算処理装置1には、動的主記憶管理手段11.
プロセス制御手段12および主記憶アクセス手段13が
含まれ、主記憶アクセス手段13は論理アドレス変換手
段14を有している。
FIG. 1 is a block diagram of the main parts of an electronic computer system to which the present invention can be applied, in which .largecircle. is an arithmetic processing unit and 2 is a main storage device. The arithmetic processing unit 1 includes a dynamic main memory management means 11.
It includes a process control means 12 and a main memory access means 13, and the main memory access means 13 has a logical address conversion means 14.

演算処理装置1上で動作するソフトウェアからアクセス
可能な連続したアドレス空間である論理アドレス空間は
、固定長の論理ページに分割されている。今、一つの論
理ページのサイズがXであり分割数が「8」とすると、
論理アドレス空間は8Xのサイズを持ち、例えば第2図
に示すように各々がサイズXの8個の論理ページL#I
−L#8で構成されることになる。
A logical address space, which is a continuous address space accessible from software running on the arithmetic processing unit 1, is divided into fixed-length logical pages. Now, if the size of one logical page is X and the number of divisions is "8",
The logical address space has a size of 8X, e.g. 8 logical pages L#I each of size X as shown in FIG.
-L#8.

他方、主記憶装置2で構成される物理アドレス空間は、
論理アドレス空間より大きなサイズを持ち、論理ページ
と同じサイズXの物理ページに分割されている。即ち、
物理アドレス空間のサイズを13Xとすると、第2図に
示すように物理アドレス空間は各々がサイズXの13個
の物理ページP#1〜P#13で構成されている。
On the other hand, the physical address space composed of the main storage device 2 is
It has a larger size than the logical address space and is divided into physical pages of the same size X as the logical page. That is,
Assuming that the size of the physical address space is 13X, the physical address space is composed of 13 physical pages P#1 to P#13, each of size X, as shown in FIG.

第1図のプロセス制御手段12は上述のような物理アド
レス空間上で複数のプロセスを並行して動作させる手段
である。
The process control means 12 in FIG. 1 is means for operating a plurality of processes in parallel on the physical address space as described above.

また、上記憶アクセス手段13に含まれる論理アドレス
変換手段14は、論理アドレス空間の論理ページと物理
アドレス空間の物理ページとのマツピング状況を第3図
に示すような内部のアドレス変換テーブル141上に保
持し、このマツピング状況を参照することにより、論理
アドレスを物理アドレスに変換する手段である。今、第
2図に例示するように論理アドレス空間の各論理ページ
が物理アドレス空間の物理ページと以下のようにマツピ
ングされている状況を想定する。
Further, the logical address conversion means 14 included in the upper storage access means 13 stores the mapping status between logical pages in the logical address space and physical pages in the physical address space on an internal address conversion table 141 as shown in FIG. This is a means of converting a logical address into a physical address by holding the mapping status and referring to this mapping status. Now, as illustrated in FIG. 2, assume a situation where each logical page in the logical address space is mapped to a physical page in the physical address space as follows.

L#1→P#I    L#2→P#4L#3→P#3
    L#4→P#6L#5→P#10   L#6
→P#11L#7→P$7    L#8→P#8この
とき論理アドレス変換手段14が持つアドレス変換テー
ブル141には、第3図に示すように各論理ページL#
1〜L#8がマツピングされた物理ページの先頭アドレ
ス0,3X、2X、5X、9X、IOX、6X、7Xが
記憶されている。
L#1→P#I L#2→P#4L#3→P#3
L#4→P#6L#5→P#10 L#6
→P#11L#7→P$7 L#8→P#8 At this time, in the address translation table 141 held by the logical address translation means 14, each logical page L#
The starting addresses 0, 3X, 2X, 5X, 9X, IOX, 6X, and 7X of the physical pages to which L#8 are mapped are stored.

このような状態でソフトウェアが論理ページL#1から
順次に論理ページL#8までアクセスすることにより、
第1図のプロセス制御手段12から逐次に論理アドレス
情報16が主記憶アクセス手段13に加えられると、論
理アドレス変換手段14によるアドレス変換処理によっ
て、物理ページP#1.P#4.P#3.P#6.P#
10.P#11.P#7.P#8の順番で物理アドレス
空間すなわち主記憶装置2がアクセスされることになる
。このときの一つの論理アドレス情報16に着目して論
理アドレス変換手段14の動作を第3図を参照して説明
すると次のようになる。即ち、プロセス制御手段12か
ら通知される論理アドレス情報16は論理ページ番号と
ページ内相対アドレスとで構成され、論理アドレス変換
手段14はその論理ページ番号に対応してアドレス変換
テーブル141に記憶された物理ページの先頭アドレス
を読み出し、この読み出した先頭アドレスと論理アドレ
ス情報16中のページ内相対アドレスとを加算すること
により物理アドレス情報3を得るものである。
In this state, when the software sequentially accesses logical page L#1 to logical page L#8,
When logical address information 16 is sequentially added to main memory access means 13 from process control means 12 in FIG. 1, physical page P#1. P#4. P#3. P#6. P#
10. P#11. P#7. The physical address space, that is, the main storage device 2, is accessed in the order of P#8. Focusing on one piece of logical address information 16 at this time, the operation of the logical address converting means 14 will be explained with reference to FIG. 3 as follows. That is, the logical address information 16 notified from the process control means 12 is composed of a logical page number and an intra-page relative address, and the logical address conversion means 14 stores the information in the address conversion table 141 corresponding to the logical page number. The physical address information 3 is obtained by reading the top address of the physical page and adding the read top address and the relative address within the page in the logical address information 16.

また、第1図の動的主記憶管理手段11は、プロセス制
御手段12からの要求に応じて、プロセスに対する論理
アドレス空間の解放、その反対の論理アドレス空間の割
り当て等の処理を行う手段であり、例えば第4図に示す
ような論理アドレス空間管理テーブル111を使って各
論理ページの使用状況を管理し、また例えば第5図に示
すような物理アドレス空間管理テーブル112を使って
各物理ページの使用状況を管理している。なお、第4図
において、使用・未使用フラグは論理ページがプロセス
で使用されているとき「1」に、未使用のとき「0」に
される。また、第5図において、使用・未使用フラグは
物理ページがプロセスで使用(プロセスの実行の為の使
用および保存の為の使用を含む)されているとき「IJ
に、未使用のとき「0」にされ、マツピングフラグは物
理ページが論理ページにマツピングされているとき「1
.に、マツピングされていないとき「0」にされる。従
って、使用・未使用フラグおよびマフピングフラグとも
I”1」の物理ページは、プロセスが格納されており且
つ論理ページにマッピングされた物理ページであり、使
用・未使用フラグが「1」でマツピングフラグが「0」
の物理ページは、論理ページにマツピングされていない
がプロセスを保存している物理ページであり、使用・未
使用フラグおよびマツピングフラグともr□、の物理ペ
ージはプロセスを保存せず且つ論理ページにもマツピン
グされていない物理ページである。
The dynamic main memory management means 11 shown in FIG. 1 is a means for performing processes such as releasing a logical address space for a process and allocating a logical address space in response to a request from the process control means 12. For example, a logical address space management table 111 as shown in FIG. 4 is used to manage the usage status of each logical page, and a physical address space management table 112 as shown in FIG. 5 is used to manage the usage status of each physical page. Manages usage. In FIG. 4, the used/unused flag is set to "1" when the logical page is used by a process, and set to "0" when the logical page is not used. In addition, in Fig. 5, the used/unused flag indicates "IJ
The mapping flag is set to "0" when it is unused, and the mapping flag is set to "1" when a physical page is mapped to a logical page.
.. It is set to "0" when it is not mapped. Therefore, a physical page with both the used/unused flag and the muffing flag as I"1" is a physical page in which a process is stored and is mapped to a logical page, and a physical page with the used/unused flag as "1" is a physical page that is mapped to a logical page. Ping flag is “0”
The physical page of is a physical page that is not mapped to a logical page but stores a process, and the physical page of r This is also a physical page that has not been mapped.

次に本発明の実施例の動作を、例えば第4図の論理アド
レス空間管理テーブル111に示すように論理ページL
#6.L#7に存在するプロセスAを論理アドレス空間
から解放し、その後この解放′したプロセスAに再び論
理アドレス空間を割り当てる場合を例にして以下説明す
る。
Next, the operation of the embodiment of the present invention will be described, for example, as shown in the logical address space management table 111 of FIG.
#6. An example will be described below in which the process A existing in L#7 is released from the logical address space and the logical address space is then reassigned to the released process A.

第1図に示す電子計算機システムの動作中に、プロセス
Aが何らかの事象待ちとなり、論理アドレス空間上に存
在する必要がなくなったことがプロセス制御手段12で
検出されると、制御信号17によってプロセスAの論理
アドレス空間からの排除可能の通知が動的主記憶管理手
段11に出される。
During the operation of the computer system shown in FIG. A notification is sent to the dynamic main memory management means 11 that the data can be removed from the logical address space.

制御信号17によってプロセスAを論理アドレス空間上
から排除可能の通知を受けた動的主記憶管理手段11は
、次の処理を実行することにより、プロセスAを論理ア
ドレス空間から排除し、元の物理ページ上に保存する。
The dynamic main memory management means 11, which has been notified by the control signal 17 that process A can be removed from the logical address space, executes the following process to remove process A from the logical address space and restore the original physical address space. Save on page.

■第4図の論理アドレス空間管理テーブル111からプ
ロセスAに対応する論理ページL#6.L#7を認識し
、そのページ数「2Jを得る。
■Logical page L#6 corresponding to process A from the logical address space management table 111 in FIG. Recognizes L#7 and gets its page number ``2J.''

■第5図の物理アドレス空間管理テーブル112をサー
チし、物理アドレス空間上で論理アドレス空間に割り当
てられていない物理ページであって且つ他のプロセスが
保存されていない物理ページをプロセスAのページ数分
見つける。これにより例えば第5図に示す物理ページP
#2.P#5が見つけられる。
■Search the physical address space management table 112 in FIG. 5 and find the number of pages of process A that are physical pages that are not allocated to the logical address space in the physical address space and that are not saved by other processes. Find minutes. As a result, for example, the physical page P shown in FIG.
#2. P#5 can be found.

■第4図の論理アドレス空間管理テーブル111の論理
ページL#6.L#7に対応する使用・未使用フラグを
「0」にすると共に、論理ページL#6.L#7を物理
ページP#2.P#5にマツピングするようにページ切
り替え信号15によって論理アドレス変換手段14に通
知する。これに応じて論理アドレス変換手段14は、第
3図のアドレス変換テーブル141における論理ページ
L#6対応の物理ページ先頭アドレスを10XからXに
変更し、論理ベージL#7対応の物理ページ先頭アドレ
スを6Xから4Xに変更する。これによって、もはやプ
ロセスAはソフトウェアから見えなくなり、論理アドレ
ス空間から削除されたことになる。
■Logical page L#6 of the logical address space management table 111 in FIG. The used/unused flag corresponding to L#7 is set to "0", and the logical page L#6. L#7 to physical page P#2. The page switching signal 15 notifies the logical address conversion means 14 to map to P#5. In response, the logical address conversion means 14 changes the physical page start address corresponding to logical page L#6 in the address conversion table 141 of FIG. 3 from 10X to X, and changes the physical page start address corresponding to logical page L#7 to Change from 6X to 4X. As a result, process A is no longer visible to software and has been deleted from the logical address space.

■第5図の物理アドレス空間管理テーブル112の物理
ページP#11.P#7に対応するマツピングフラグを
「0」にすることにより、プロセスAが物理ページP#
11.P#7に保存されたことを記録する。
■Physical page P#11 of the physical address space management table 112 in FIG. By setting the mapping flag corresponding to P#7 to "0", process A
11. Record that it was saved in P#7.

■プロセスAを論理アドレス空間から排除し終えたこと
を制御信号17によってプロセス制御手段12に通知す
る。
(2) Notify the process control means 12 by the control signal 17 that process A has been removed from the logical address space.

次に、プロセスAの事象待ちが解け、プロセスAを論理
アドレス空間上にロードする必要が生じた場合、プロセ
ス制御手段12は制′4T1(を号17によって動的主
記憶管理手段11に対しプロセスAを論理アドレス空間
に展開するように要求する。
Next, when the process A is no longer waiting for an event and it becomes necessary to load process A onto the logical address space, the process control means 12 controls the dynamic main memory management means 11 to process the Requests that A be expanded into the logical address space.

制御信号17によってプロセスAを論理アドレス空間上
に展開する要求を受けた動的主記憶管理手段11は、次
の処理を行うことにより、その展開を実行する。
The dynamic main memory management means 11, which receives a request to expand the process A onto the logical address space by the control signal 17, executes the expansion by performing the following processing.

■第5図の物理アドレス空間管理テーブル112をサー
チし、プロセスAが保存されている物理ページP#11
.P#7を認識する。
■Search the physical address space management table 112 in FIG. 5 and find the physical page P#11 where process A is stored.
.. Recognize P#7.

■第4図の論理アドレス空間管理テーブル111をサー
チし、論理アドレス空間上の未使用の連続する2ペ一ジ
分の論理ページを見つける。このとき、たとえば論理ペ
ージL#4.L#5が未使用の論理ページであったとす
ると、それが見つけられる。
(2) Search the logical address space management table 111 in FIG. 4 to find two consecutive unused logical pages in the logical address space. At this time, for example, logical page L#4. If L#5 were an unused logical page, it would be found.

■未使用の論理ページL#4.L#5が見つかると、こ
の論理ページL#4.L#5にプロセスAが保存されて
いる物理ページP#11.P#7を割り当てるようにペ
ージ切り替え信号15によって論理アドレス変換手段1
4に通知する。これに応じて論理アドレス変換手段14
は、第3図のアドレス変換テーブル141における論理
ページL#4対応の物理ページ先頭アドレスにIOXを
設定し、論理ページL#5対応の物理ページ先頭アドレ
スに6Xを設定する。これによって、プロセスAはソフ
トウェアからアクセス可能となる。
■Unused logical page L#4. When L#5 is found, this logical page L#4. Physical page P#11. where process A is stored in L#5. The logical address conversion means 1 is activated by the page switching signal 15 to allocate P#7.
Notify 4. In response to this, the logical address conversion means 14
sets IOX to the physical page first address corresponding to logical page L#4 in the address conversion table 141 of FIG. 3, and sets 6X to the physical page first address corresponding to logical page L#5. This allows process A to be accessed by software.

■第4図の論理アドレス空間管理テーブル111の論理
ページL#4.L#5の使用・未使用フラグを「1」に
し、プロセス名に「A」を設定すると共に、第5図の物
理アドレス空間管理テーブル112の物理ページP#1
1.P#7のマツピングフラグをrl、にする。
■Logical page L#4 of the logical address space management table 111 in FIG. The used/unused flag of L#5 is set to "1", the process name is set to "A", and the physical page P#1 of the physical address space management table 112 in FIG.
1. Set the mapping flag of P#7 to rl.

[相]プロセスAを論理アドレス空間に展開し終えたこ
とを制御信号17によってプロセス制御手段12に通知
する。これによってプロセス制御手段12は、プロセス
Aの実行を再開する。
[Phase] The process control means 12 is notified by the control signal 17 that the process A has been expanded into the logical address space. As a result, the process control means 12 resumes execution of process A.

以上、本発明の実施例について説明したが、本発明は以
上の実施例にのみ限定されずその他各種の付加変更が可
能である。例えば、論理アドレス空間上から成るプロセ
スを排除すると同時に別のプロセスをその排除されたプ
ロセスが占めていた論理ページに展開する処理を同時に
実行するようにしでも良い。
Although the embodiments of the present invention have been described above, the present invention is not limited to the above embodiments, and various other additions and changes are possible. For example, at the same time as excluding a process on a logical address space, a process may be executed to expand another process to the logical page occupied by the excluded process.

〔発明の効果〕〔Effect of the invention〕

以上説明したように、本発明の電子計算機システムにお
ける主記憶管理方式においては、論理アドレス空間より
大きなサイズを持つ物理アドレス空間を扱うことができ
、論理ページにマツピングされていない物理ページをプ
ロセスの保存用に使用するようにしたので、外部記憶装
置にプロセスを保存していた従来方式に比べ、プロセス
入れ替え時等のオーバーヘッドを橿めて小さくでき、電
子計算機システムの性能を高めることが可能となる。
As explained above, the main memory management method in the computer system of the present invention can handle a physical address space that has a larger size than the logical address space, and allows processes to store physical pages that are not mapped to logical pages. Compared to the conventional method in which processes are stored in an external storage device, the overhead required when replacing processes can be reduced and the performance of the computer system can be improved.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の主記憶管理方式を適用した電子計算機
システムの要部ブロック図、 第2図は論理アドレス空間と物理アドレス空間との構成
例およびそのマツピング例を示す図、第3図は論理アド
レス変換手段14の説明図、第4図は動的主記憶管理手
段11が有する論理アドレス空間管理テーブル111の
一例を示す図および、 第5図は動的主記憶管理手段11が有する物理アドレス
空間管理テーブル112の一例を示す図である。 図において、 1・・・演算処理装置 2・・・主記憶装置 3・・・物理アドレス情報 11・・・動的主記憶管理手段 12・・・プロセス制御手段 13・・・主記憶アクセス手段 14・・・論理アドレス変換手段 15・・・ページ切り替え信号 16・・・物理アドレス情報 17・・・制御信号 L#1〜L#8・・・論理ページ P#1〜P#13・・・物理ページ 本発明を適用した電子計算機システムの要部ブロック図
第1回
FIG. 1 is a block diagram of the main parts of a computer system to which the main memory management method of the present invention is applied. FIG. 2 is a diagram showing an example of the configuration of a logical address space and a physical address space and an example of their mapping. An explanatory diagram of the logical address conversion means 14, FIG. 4 is a diagram showing an example of the logical address space management table 111 possessed by the dynamic main memory management means 11, and FIG. 5 is an illustration of the physical address possessed by the dynamic main memory management means 11. 3 is a diagram showing an example of a space management table 112. FIG. In the figure, 1... Arithmetic processing unit 2... Main memory device 3... Physical address information 11... Dynamic main memory management means 12... Process control means 13... Main memory access means 14 ...Logical address conversion means 15...Page switching signal 16...Physical address information 17...Control signal L#1 to L#8...Logical page P#1 to P#13...Physical Page Main part block diagram of a computer system to which the present invention is applied Part 1

Claims (1)

【特許請求の範囲】 複数のプロセスを並行して実行する電子計算機システム
における主記憶管理方式において、固定長の論理ページ
に分割された論理アドレス空間の使用状況および前記論
理アドレス空間より大きなサイズを持ち且つ前記論理ペ
ージと同一サイズの物理ページに分割された物理アドレ
ス空間の使用状況を管理する動的主記憶管理手段と、前
記論理ページの前記物理ページへのマッピング状況を管
理し、論理アドレスを物理アドレスに変換する論理アド
レス変換手段とを備え、 プロセスに対する論理アドレス空間の解放時、該プロセ
スに割り当てられていた物理ページが論理ページにマッ
ピングされず且つ該プロセスがその割り当てられていた
物理ページに保存されたことを示すように前記動的主記
憶管理手段と前記論理アドレス変換手段とで管理される
情報の変更を行い、プロセスに対する論理アドレス空間
の割り当て時、該プロセスを保存している物理ページが
論理ページにマッピングされたことを示すように前記動
的主記憶管理手段と前記論理アドレス変換手段とで管理
される情報の変更を行うことを特徴とする電子計算機シ
ステムにおける主記憶管理方式。
[Claims] In a main memory management method in a computer system that executes a plurality of processes in parallel, the use of a logical address space divided into fixed-length logical pages and a size larger than the logical address space is disclosed. and a dynamic main memory management means that manages the usage status of a physical address space divided into physical pages of the same size as the logical page, and a dynamic main memory management means that manages the status of mapping of the logical page to the physical page, and stores the logical address in the physical page. logical address conversion means for converting into an address, when the logical address space is released to the process, the physical page allocated to the process is not mapped to the logical page, and the process is saved in the allocated physical page. The information managed by the dynamic main memory management means and the logical address translation means is changed to indicate that the process has been stored in a physical page when a logical address space is allocated to the process. A main memory management method in a computer system, characterized in that information managed by the dynamic main memory management means and the logical address conversion means is changed to indicate that the information has been mapped to a logical page.
JP18728488A 1988-07-27 1988-07-27 Main storage management system for electronic computer system Pending JPH0237443A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18728488A JPH0237443A (en) 1988-07-27 1988-07-27 Main storage management system for electronic computer system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18728488A JPH0237443A (en) 1988-07-27 1988-07-27 Main storage management system for electronic computer system

Publications (1)

Publication Number Publication Date
JPH0237443A true JPH0237443A (en) 1990-02-07

Family

ID=16203305

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18728488A Pending JPH0237443A (en) 1988-07-27 1988-07-27 Main storage management system for electronic computer system

Country Status (1)

Country Link
JP (1) JPH0237443A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08179947A (en) * 1994-06-30 1996-07-12 Sun Microsyst Inc Application binary interface and method for interfacing of binary application program with digital computer
US6574706B2 (en) 2001-02-28 2003-06-03 International Business Machines Corporation Managing unvirtualized data pages in real storage
JP2005339581A (en) * 2005-08-08 2005-12-08 Hitachi Ltd Semiconductor memory
US8001319B2 (en) 1992-06-22 2011-08-16 Solid State Storage Solutions, Inc. Semiconductor storage device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8001319B2 (en) 1992-06-22 2011-08-16 Solid State Storage Solutions, Inc. Semiconductor storage device
JPH08179947A (en) * 1994-06-30 1996-07-12 Sun Microsyst Inc Application binary interface and method for interfacing of binary application program with digital computer
US6574706B2 (en) 2001-02-28 2003-06-03 International Business Machines Corporation Managing unvirtualized data pages in real storage
JP2005339581A (en) * 2005-08-08 2005-12-08 Hitachi Ltd Semiconductor memory

Similar Documents

Publication Publication Date Title
US4503501A (en) Adaptive domain partitioning of cache memory space
JPS62165250A (en) Virtual memory
JPH0552540B2 (en)
JPH07175698A (en) File system
JPH04213129A (en) Memory control system and memory control method
JPH0237443A (en) Main storage management system for electronic computer system
JPS6184755A (en) Data processing system
JPH07244642A (en) Parallel processing computers
JPH02304614A (en) Peripheral equipment access system
JP3875358B2 (en) Storage device, storage method, and recording medium
CN113448722A (en) Mapping method of process memory and instance processing method based on serverless architecture
JPH06110759A (en) File system
JPH0421041A (en) Dynamic converting system for file format
JP3456727B2 (en) Data processing device
JPH06266619A (en) Page saving/restoring device
JP4354583B2 (en) Access method and recording medium recording access processing program
JPH0324644A (en) Automatic expansion system for file in multivolume
JPH0520201A (en) Virtual storage management system
JP3542894B2 (en) File system
JPS59146344A (en) Advance control system of virtual stack
JPH04273548A (en) Disk controller
JP2994917B2 (en) Storage system
JPS6162152A (en) Method for controlling vacant area of storage device
JPS6079448A (en) Control system for external page allocation
JPH0325645A (en) Swapping system for virtual space