JPH0233650A - Task scheduling system for multiprocessor system - Google Patents

Task scheduling system for multiprocessor system

Info

Publication number
JPH0233650A
JPH0233650A JP18369988A JP18369988A JPH0233650A JP H0233650 A JPH0233650 A JP H0233650A JP 18369988 A JP18369988 A JP 18369988A JP 18369988 A JP18369988 A JP 18369988A JP H0233650 A JPH0233650 A JP H0233650A
Authority
JP
Japan
Prior art keywords
processor
processors
task
selection means
idle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18369988A
Other languages
Japanese (ja)
Inventor
Hidehiko Okada
英彦 岡田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP18369988A priority Critical patent/JPH0233650A/en
Publication of JPH0233650A publication Critical patent/JPH0233650A/en
Pending legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)

Abstract

PURPOSE:To improve the performance of a multiprocessor system by measuring the idle time of an unused processor by generating a task schedule via the processor in case the measured idle time exceeds a fixed level. CONSTITUTION:When a task schedule is produced at a time point T1 by a processor 1 of a multiprocessor system, a 1st processor selection means 50 selects a processor and confirms the processors 2-N except the processor 1 to retrieve the unused processors. In case processors 1 and 3 are unused, a processor allocating means 70 updates an idle counter of a task schedule control table 30 and schedules for the processor allocation waiting tasks against the unused processors selected by the means 50. Then the idle counters are set at the initial values to both processors 1 and 3, and the task queues of the table 30 are allocated to the processors 1 and 3.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はマルチプロセッサシステムの制御方式に関し、
特にマルチプロセッサシステムにおけるタスクスケジュ
ール方式に関する。
[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to a control method for a multiprocessor system.
In particular, it relates to task scheduling methods in multiprocessor systems.

〔従来の技術〕[Conventional technology]

計算機システムの性能向上を目的としたマルチプロセッ
サシステムでは、各プロセッサの無駄な空き時間をなる
べく存在しないようにすることで、システム性能の向上
を図るようなタスクスケジュールが行われる。そして、
この種のタスクスケジュール方式では、タスクスケジュ
ール時点で各プロセッサの使用状態を調べ、使用可能な
プロセッサを選択し、そのグロセyすへタスクの実り当
てを行っている。
In a multiprocessor system aimed at improving the performance of a computer system, task scheduling is performed to improve system performance by minimizing wasteful idle time of each processor. and,
In this type of task scheduling method, the usage status of each processor is checked at the time of task scheduling, an available processor is selected, and tasks are assigned to that processor.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

上述した従来のタスクスケジュール方式では。 In the conventional task scheduling method mentioned above.

タスクスケジュールが必要な状態が発生したフロセッサ
において、各プロセッサの使用状態を調べ無駄な空き時
間が存在しないようにプロセッサを選択する。この各プ
ロセッサの使用状態の調査において、自プロセッサ以外
のプロセッサの状態はプロセッサ間通信、プロセッサ状
態を反映する共有メモリの参照等の方法を使用して調べ
られるが、この方法ではプロセッサ間通信での時間差、
共有メモリの更新/参照のタイミングによシ必ずしも正
確なプロセッサの状態を調べることができず、使用可能
なプロセッサであってもスケジュールされないというこ
とが発生しうる。このような場合には、プロセッサ割当
て待ちのタスクがスケジュールされず、システム性能が
低下するという欠点がある。
In a processor in which a state requiring a task schedule occurs, the usage status of each processor is checked and a processor is selected so that there is no wasted free time. In this investigation of the usage status of each processor, the status of processors other than the own processor is investigated using methods such as interprocessor communication and shared memory reference that reflects the processor status. Time lag,
Depending on the timing of updates/references to the shared memory, it is not always possible to check the exact state of the processor, and even available processors may not be scheduled. In such a case, there is a drawback that tasks waiting for processor allocation are not scheduled, resulting in a decrease in system performance.

本発明の課題は、上記欠点を除去し、システム性能を向
上させることができるマルチプロセッサシステムのタス
クスケジュール方式を提供することにある。
An object of the present invention is to provide a task scheduling method for a multiprocessor system that can eliminate the above drawbacks and improve system performance.

〔課題を解決するための手段〕[Means to solve the problem]

本発明によれば。 According to the invention.

複数のプロセッサと、@記プロセッサの全てから共通に
参照可能な主記憶とを備えたマルチプロセッサシステム
のタスクスケジュール方式前記各プロセッサについて、
未使用な状態にある場合にその時間を計測するアイドル
時間計測手段と; 前記アイドル時間計測手段により計測されたアイドル時
間を各プロセッサ毎に記憶する領域とシステム内のプロ
セッサ割当て待ちタスクを管理する情報とを含む、前記
主記憶上に設けられたタスクスケジュール制御テーブル
と;タスクスケジュール時点に、各プロセッサの使用状
態を検索し使用可能なプロセッサを選択する第1のプロ
セッサ選択手段と;前記タスクスケジュール制御テーブ
ル上のアイドル時間を示す領域を参照することで使用可
能なフロセッサを選択する第2のフロセッサ選択手段と
;前記第1のプロセッサ選択手段および前記第2のプロ
セッサ選択手段により選択されたプロセッサにプロセッ
サ割当て待ちタスクを割当てるプロセッサ割当て手段と
;を有し。
A task scheduling method for a multiprocessor system having a plurality of processors and a main memory that can be commonly referenced by all of the processors.
an idle time measuring means for measuring idle time when the idle time is in an unused state; an area for storing the idle time measured by the idle time measuring means for each processor; and information for managing tasks waiting for processor allocation in the system. a task schedule control table provided on the main memory, including: a first processor selection unit that searches the usage status of each processor and selects an available processor at the time of task scheduling; the task schedule control table; a second processor selection means for selecting an available processor by referring to an area indicating idle time on the table; a processor selected by the first processor selection means and the second processor selection means; and processor allocation means for allocating a task waiting for allocation.

前記10セッサ割当て手段は、タスクスケジュール時点
では、前記第1のプロセッサ選択手段により使用可能な
グロセyすを選択し、プロセッサ割当て待ちタスクに対
してプロセッサを割当て、さらに前記第1のプロセッサ
選択手段により選択されなかった使用可能なプロセッサ
においては、未使用状態な時間を計測する前記アイドル
時間計測手段と前記第2のプロセッサ選択手段によりプ
ロセッサを選択しプロセッサ割当て待ちタスクに対して
プロセッサを割当てることを特徴とするマルチプロセッ
サシステムのタスクスケジュール方式が得られる。
At the time of task scheduling, the 10-processor allocating means selects available resources by the first processor selecting means, allocates a processor to the task waiting for processor allocation, and furthermore, the first processor selecting means Among the available processors that are not selected, the idle time measuring means for measuring unused time and the second processor selecting means select the processor and allocate the processor to the task waiting for processor allocation. A task scheduling method for a multiprocessor system is obtained.

〔実施例〕〔Example〕

次に9本発明について図面を参照して詳細に説明する。 Next, the present invention will be described in detail with reference to the drawings.

第1図は本発明のタスクスケジュール方式を適用したマ
ルチプロセッサシステムの一例を示す実施例であり、プ
ロセッサがN個の場合を示す。
FIG. 1 is an embodiment showing an example of a multiprocessor system to which the task scheduling method of the present invention is applied, and shows a case where there are N processors.

本実施例のマルチプロセッサシステムは、°プロセッサ
l、2.・・・、Nと、主記憶Iを有する主記憶部側と
、それらを接続するバス10と、主記憶30上に設けら
れ、各プロセッサの未使用な状態の時間を示すアイドル
カウンタを有すると共に、プロセッサ割当て待ちタスク
が登録されているタスクスケジュール制御テーブル(以
下。
The multiprocessor system of this embodiment includes processors l, 2. . . . N, a main memory section side having a main memory I, a bus 10 connecting them, and an idle counter provided on the main memory 30 and indicating the time when each processor is in an unused state. , a task schedule control table (below) in which tasks waiting for processor allocation are registered.

これも30で示す。)と、各プロセッサの状態が未使用
な場合て一定時間間隔でタスクスケジュール制御テーブ
ル(9)上のアイドルカウンタを減算するアイドル時間
計測手段40と、タスクスケジュール制御テーブル30
上の各プロセッサの使用状態によりタスクをいずれのプ
ロセッサに割当てるかを選択する第1のプロセッサ選択
手段刃と、タスクスケジュール制御テーブル30上のア
イドルカウントよりタスクをいずれのプロセッサに割当
てるかを選択する第2のプロセッサ選択手段(30と、
第1のグロセノサ選択手段印及び第2のプロセッサ選択
手段(イ)によって選択されたプロセッサのタスクスケ
ジュール制御チーフル韻上のアイドルカウントを初期値
にセントしたのち、タスクをプロセッサに割当てるプロ
セッサ割当て手段70とからなる。前記の手段40゜5
0、60.及び70は主記憶部加に設けられている。
This is also indicated by 30. ), an idle time measuring means 40 that subtracts the idle counter on the task schedule control table (9) at fixed time intervals when each processor is in an unused state, and a task schedule control table 30.
A first processor selection means selects which processor a task is assigned to based on the usage status of each processor, and a first processor selector selects which processor a task is assigned to based on the idle count on the task schedule control table 30. 2 processor selection means (30 and
Processor allocation means 70 that allocates tasks to processors after setting the idle count on the processor selected by the first gross selection means mark and the second processor selection means (a) to the initial value; Consisting of Said means 40°5
0,60. and 70 are provided in the main storage section.

第2図は、タスクスケジュール制御テーブル間の内容を
示した図であり、システム上にある全てのプロセッサ1
,2.・・・、Nに対して、アイドル時間計測手段40
が各プロセッサが未使用な状態である時に一定時間間隔
で減算されるアイドルカウンタ、及びプロセッサ割当て
待ちのタスクが登録されているプロセッサ割当て待ちタ
スクキューからなる。
Figure 2 is a diagram showing the contents of the task schedule control table, and shows all processors 1 on the system.
,2. ..., for N, the idle time measuring means 40
consists of an idle counter that is decremented at fixed time intervals when each processor is in an unused state, and a task queue waiting for processor assignment, in which tasks waiting for processor assignment are registered.

第3図は、各プロセッサ1,2〜Nにおける使用状態を
時系列に示したタイムチャートである。
FIG. 3 is a time chart showing the usage status of each processor 1, 2 to N in chronological order.

第4図はアイドル時間計測手段40の処理例の流れ図、
第5図は第1のプロセッサ選択手段50の処理例の流れ
図、第6図は第2のプロセッサ選択手段(イ)の処理例
の流れ図、第7図はプロセッサ割当て手段70の処理例
の流れ図である。
FIG. 4 is a flowchart of a processing example of the idle time measuring means 40,
5 is a flowchart of an example of processing by the first processor selection means 50, FIG. 6 is a flowchart of an example of processing by the second processor selection means (a), and FIG. 7 is a flowchart of an example of processing by the processor allocation means 70. be.

以下、各図を参照して本実施例の動作を説明する。The operation of this embodiment will be explained below with reference to each figure.

先ず、第3図のタイムチャートに示す時刻TIにおいて
、プロセッサ1でタスクスケジュールが発生した場合を
例にしてタスクスケジュールの動作を、第2図、第3図
、第5図および第7図を参照しながら説明する。
First, the operation of the task schedule will be explained by taking as an example the case where a task schedule occurs in processor 1 at time TI shown in the time chart of FIG. 3, with reference to FIGS. 2, 3, 5, and 7. I will explain while doing so.

時刻TIにおいてプロセッサ1でタスクスケジュールが
発生すると、第1のプロセッサ選択手段50によりプロ
セッサの選択が行われる。このプロセッサの選択は、第
5図のステップ51及び52を参照すると、自プロセッ
サ1の状態及び自プロセッサ1以外のプロセッサ2.・
・・、Nに対しての状態確認が行われ、未使用なプロセ
ッサが検索される。第2図の時刻Tlでは、プロセッサ
1及びプロセッサ3が未使用である。次にプロセッサ割
当て手段70により、タスクスケジュール制御テーブル
(9)のアイドルカウンタの更新と第1のプロセッサ選
択手段50に、より選択された未使用なプロセッサに対
するプロセッサ割当て待ちタスクのスケジュールが行わ
れる。このプロセッサの割当ては、第7図のステップ7
】。
When a task schedule occurs in the processor 1 at time TI, the first processor selection means 50 selects a processor. Referring to steps 51 and 52 in FIG. 5, this processor selection is performed based on the state of the own processor 1 and the processor 2 other than the own processor 1.・
. . , N is checked, and unused processors are searched for. At time Tl in FIG. 2, processor 1 and processor 3 are unused. Next, the processor allocation means 70 updates the idle counter of the task schedule control table (9) and causes the first processor selection means 50 to schedule a task waiting for processor allocation to the unused processor selected by the processor selection means 50. This processor allocation is performed in step 7 of FIG.
].

72を参照すると、プロセッサ1および3に対するアイ
ドルカウントが初期値に設定され、タスクスケジュール
制御テーブルIのプロセッサ割当て待ちタスクキューか
らタスクをとり出しプロセッサ1および3に割当てる。
Referring to 72, the idle counts for processors 1 and 3 are set to initial values, and tasks are taken out of the task queue waiting for processor assignment in task schedule control table I and assigned to processors 1 and 3.

その後、プロセッサ1による第1のプロセッサ選択手段
50が終了した後に、フロセッサ2が使用状態から未使
用状態に変化した場合、プロセッサ1はプロセッサ2が
未使用になったことが判らず、プロセッサ2に対するタ
スクスケジュールを行えず。
Thereafter, when the processor 2 changes from the used state to the unused state after the first processor selection means 50 by the processor 1 is completed, the processor 1 does not know that the processor 2 has become unused, and Unable to schedule tasks.

プロセッサ割当て待ちタスクがある場合でもフロセッサ
2は未使用状態になってしまう。
Even if there is a task waiting for processor allocation, processor 2 remains unused.

次に、第3図の時刻T2においてフロセッサ2が未使用
状態になってからの動作について、第2図、第3図およ
び第4図を参照しながら説明する。
Next, the operation after the flosser 2 becomes unused at time T2 in FIG. 3 will be described with reference to FIGS. 2, 3, and 4.

時刻T2においてプロセッサ2は未使用状態となり、ア
イドル時間計測手段40によりタスクスケジュール制御
テーブル(ト)上のアイドルカウンタを更新する。この
アイドルカウンタの更新は。
At time T2, the processor 2 is in an unused state, and the idle time measuring means 40 updates the idle counter on the task schedule control table (g). This idle counter update.

第4図ステップ41を参照すると、タスクスケジュール
制御テーブルI上にあるプロセッサ2のアイドルカウン
タを参照し、一定時間間隔で減算する。
Referring to step 41 in FIG. 4, the idle counter of the processor 2 on the task schedule control table I is referenced and subtracted at regular time intervals.

次に、第3図の時刻T3においてプロセッサ2でアイド
ルカウンタがゼロになりタスクスケジュールが発生する
動作について、第2図、第3図、第4図、第6図および
第7図を参照しながら説明する。
Next, with reference to FIGS. 2, 3, 4, 6, and 7, we will explain the operation in which the idle counter becomes zero in the processor 2 at time T3 in FIG. 3 and a task schedule occurs. explain.

時刻T3において、プロセッサ2に対するアイドルカウ
ンタがゼロになるとタスクスケジュールがプロセッサ2
で発生する。第4図ステップ41.42を参照すると、
タスクスケジュール制御テーブル30のプロセッサ2に
対するアイドルカウンタがゼロとなり、第2のプロセッ
サ選択手段60が起動される。ここでプロセッサ2にお
いてタスクスケジュールが行われプロセッサ2に7・オ
してタスクがスケジュールされる。このタスクスケジュ
ールは、第6図のステップ61.62および第7図のス
テップ71.72を参照すると、プロセッサ2において
タスクスケジュール制御テーブル(ト)からアイドルカ
ウンタがゼロのプロセッサが検索され、そのプロセッサ
がタスクスケジュール対象として選択される。ここでは
プロセッサ2が選択される。その後、第2のプロセッサ
選択手段印によシ選択されたプロセッサ2に対するタス
クスケジュール制御テーブル加上のアイドルカウンタを
初期値に設定し、プロセッサ割当て待ちタスクキューを
参照し、プロセッサ割当て待ちタスクをプロセッサ2に
割当てる。
At time T3, when the idle counter for processor 2 becomes zero, the task schedule changes to processor 2.
Occurs in Referring to Figure 4 steps 41.42,
The idle counter for the processor 2 in the task schedule control table 30 becomes zero, and the second processor selection means 60 is activated. Here, task scheduling is performed in the processor 2, and the task is scheduled in the processor 2. Referring to step 61.62 in FIG. 6 and step 71.72 in FIG. Selected for task scheduling. Processor 2 is selected here. Thereafter, the idle counter in the task schedule control table for the processor 2 selected by the second processor selection means mark is set to an initial value, and the task queue waiting for processor allocation is referred to, and the task waiting for processor allocation is transferred to the processor 2. Assign to.

以上のような手順により選択させたプロセッサに、プロ
セッサ割当て待ちのタスクがスケジュールされる。
A task waiting for processor allocation is scheduled for the selected processor according to the procedure described above.

〔発明の効果〕〔Effect of the invention〕

以上詳細に説明したように本発明によれば。 According to the present invention as described in detail above.

マルチプロセッサシステムにおけるタスクスケジュール
方式において、未使用な状態のプロセッサのアイドル時
間を計測し、一定時間アイドル状態が継続した場合にそ
のプロセッサでタスクスケジュールを発生させることで
、各プロセッサの無駄な空き時間を減らすことが可能と
なり、システム性能の向上が可能となる。
In a task scheduling method in a multiprocessor system, the idle time of an unused processor is measured, and if the idle state continues for a certain period of time, a task schedule is generated for that processor, thereby eliminating wasted idle time of each processor. This makes it possible to reduce the amount of noise and improve system performance.

(皇紀l:ta)、40・・・アイドル時間計測手段、
50・・・第1のプロセッサ選択手段、60・・・第2
のプロセッサ選択手段、70・・・プロセッサ割当て手
段 である。
(Koki l:ta), 40... Idle time measuring means,
50...first processor selection means, 60...second
processor selection means, 70...processor allocation means.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明を適用したマルチプロセッサシステムの
一例を示すブロック図、第2図はタスクスケジュール制
御テーブルの内容例を示す図、第3図はプロセッサl、
2.・・・、Nの使用状態および動作を時系列にあられ
したタイムチャート、第4図はアイドル時間計測手段4
0の処理例の流れ図、第5図は第1のプロセッサ選択手
段50の処理例の流れ図、第6図は第2のプロセッサ選
択手段60の処理例の流れ図、第7図はプロセッサ割当
て手段70の処理例の流れ図である。 第1図に於いて。 I、・・・、N・・・プロセッサ、  10・・・バス
、20・・・主記憶部、30・・・タスクスケジュール
制御テーブル代理人(7783)弁理士池田憲保(・ 
4ぐ′、 ・ 第 図 第4 図 第 図 ■「■ 第 図 第 図 時刻 第 図 第 図 ■10
FIG. 1 is a block diagram showing an example of a multiprocessor system to which the present invention is applied, FIG. 2 is a diagram showing an example of the contents of a task schedule control table, and FIG. 3 is a block diagram showing an example of a multiprocessor system to which the present invention is applied.
2. . . . A time chart showing the usage status and operation of N in chronological order. Figure 4 shows the idle time measuring means 4.
5 is a flowchart of a processing example of the first processor selection means 50, FIG. 6 is a flowchart of a processing example of the second processor selection means 60, and FIG. 7 is a flowchart of a processing example of the second processor selection means 60. It is a flowchart of a processing example. In Figure 1. I,...,N...Processor, 10...Bus, 20...Main memory, 30...Task schedule control table agent (7783) Patent attorney Noriyasu Ikeda (・
4gu', ・Figure 4 Figure 4 ■■ Figure Figure Time Figure ■10

Claims (1)

【特許請求の範囲】 1、複数のプロセッサと、前記プロセッサの全てから共
通に参照可能な主記憶とを備えたマルチプロセッサシス
テムのタスクスケジュール方式において、 前記各プロセッサについて、未使用な状態にある場合に
その時間を計測するアイドル時間計測手段と; 前記アイドル時間計測手段により計測されたアイドル時
間を各プロセッサ毎に記憶する領域とシステム内のプロ
セッサ割当て待ちタスクを管理する情報とを含む、前記
主記憶上に設けられたタスクスケジュール制御テーブル
と; タスクスケジュール時点に、各プロセッサの使用状態を
検索し使用可能なプロセッサを選択する第1のプロセッ
サ選択手段と;前記タスクスケジュール制御テーブル上
のアイドル時間を示す領域を参照することで使用可能な
プロセッサを選択する第2のプロセッサ選択手段と;前
記第1のプロセッサ選択手段および前記第2のプロセッ
サ選択手段により選択されたプロセッサにプロセッサ割
当て待ちタスクを割当てる手段と;を有し、 前記プロセッサ割当て手段は、タスクスケジュール時点
では、前記第1のプロセッサ選択手段により使用可能な
プロセッサを選択し、プロセッサ割当て待ちタスクに対
してプロセッサを割当て、さらに前記第1のプロセッサ
選択手段により選択されなかった使用可能なプロセッサ
においては、未使用状態な時間を計測する前記アイドル
時間計測手段と前記第2のプロセッサ選択手段によりプ
ロセッサを選択しプロセッサ割当て待ちタスクに対して
プロセッサを割当てることを特徴とするマルチプロセッ
サシステムのタスクスケジュール方式。
[Claims] 1. In a task scheduling method for a multiprocessor system including a plurality of processors and a main memory that can be commonly referenced by all of the processors, each of the processors is in an unused state. an idle time measuring means for measuring the idle time; and the main memory including an area for storing the idle time measured by the idle time measuring means for each processor and information for managing tasks waiting for processor allocation in the system. a task schedule control table provided on the task schedule control table; first processor selection means for searching the usage status of each processor and selecting an available processor at the time of task scheduling; and indicating idle time on the task schedule control table; a second processor selection means for selecting an available processor by referring to an area; means for allocating a task waiting for processor allocation to the processor selected by the first processor selection means and the second processor selection means; ; the processor allocation means selects an available processor by the first processor selection means at the time of task scheduling, allocates the processor to the task waiting for processor allocation, and further selects the processor from the first processor selection means. In the available processors that are not selected by the means, the idle time measuring means for measuring unused time and the second processor selecting means select the processors and allocate the processors to the tasks waiting for processor allocation. A task scheduling method for multiprocessor systems featuring:
JP18369988A 1988-07-25 1988-07-25 Task scheduling system for multiprocessor system Pending JPH0233650A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18369988A JPH0233650A (en) 1988-07-25 1988-07-25 Task scheduling system for multiprocessor system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18369988A JPH0233650A (en) 1988-07-25 1988-07-25 Task scheduling system for multiprocessor system

Publications (1)

Publication Number Publication Date
JPH0233650A true JPH0233650A (en) 1990-02-02

Family

ID=16140399

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18369988A Pending JPH0233650A (en) 1988-07-25 1988-07-25 Task scheduling system for multiprocessor system

Country Status (1)

Country Link
JP (1) JPH0233650A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07262071A (en) * 1994-03-16 1995-10-13 Toshiba Corp Data base system and load distribution control method
US9292339B2 (en) 2010-03-25 2016-03-22 Fujitsu Limited Multi-core processor system, computer product, and control method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07262071A (en) * 1994-03-16 1995-10-13 Toshiba Corp Data base system and load distribution control method
US9292339B2 (en) 2010-03-25 2016-03-22 Fujitsu Limited Multi-core processor system, computer product, and control method

Similar Documents

Publication Publication Date Title
US5349682A (en) Dynamic fault-tolerant parallel processing system for performing an application function with increased efficiency using heterogeneous processors
US3648253A (en) Program scheduler for processing systems
JP5068099B2 (en) Method and system for performing fair share scheduling based on resource usage of individual users and tracking of the usage
JP6254949B2 (en) Pricing resources in virtual machine pools
US7299468B2 (en) Management of virtual machines to utilize shared resources
CN106406983B (en) Task scheduling method and device in cluster
JP3678414B2 (en) Multiprocessor system
US8627325B2 (en) Scheduling memory usage of a workload
US20080244588A1 (en) Computing the processor desires of jobs in an adaptively parallel scheduling environment
US20190014059A1 (en) Systems and methods for allocating computing resources in distributed computing
JP3541212B2 (en) Processor assignment device
JP2005216050A (en) Storage system
JPH0233650A (en) Task scheduling system for multiprocessor system
JP3772713B2 (en) Priority dynamic control method, priority dynamic control method, and program for priority dynamic control
US10180858B2 (en) Parallel computing device, parallel computing system, and job control method
JP3885748B2 (en) Group unit gang scheduling method
JPS62175832A (en) Resources control system for electronic computer
JPH0612395A (en) Task allocating method in multiprocessor system
JP2002244869A (en) Memory management device
WO2020005595A1 (en) Sending messages between threads
JPH10187469A (en) Process dispatch method for multiprocessor
JPH0522261B2 (en)
JPH06197144A (en) Cmmunication line capture system
JPH05204875A (en) Scheduling system for thread
CN118535319A (en) Method and device for improving utilization efficiency of data acquisition resources