JPH0231524A - Adaptive equalizer - Google Patents

Adaptive equalizer

Info

Publication number
JPH0231524A
JPH0231524A JP18120688A JP18120688A JPH0231524A JP H0231524 A JPH0231524 A JP H0231524A JP 18120688 A JP18120688 A JP 18120688A JP 18120688 A JP18120688 A JP 18120688A JP H0231524 A JPH0231524 A JP H0231524A
Authority
JP
Japan
Prior art keywords
filter coefficients
memory
filter
reference waveform
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18120688A
Other languages
Japanese (ja)
Inventor
Hiroto Kuwabara
桑原 浩人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP18120688A priority Critical patent/JPH0231524A/en
Publication of JPH0231524A publication Critical patent/JPH0231524A/en
Pending legal-status Critical Current

Links

Landscapes

  • Filters That Use Time-Delay Elements (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

PURPOSE:To converge a filter coefficient in a short time by respectively calculating evaluating functions to several sets of filter coefficients corresponding to an estimated length of a transmission line and selecting the set of the filter coefficients at which the evaluating function goes to the minimum and the reference waveform corresponding to the selected filter coefficient set. CONSTITUTION:An initial coefficient control circuit 11 calculates an evaluating function value expressed by the sum of an anti-jitter amplitude deviating quantity and inter-code interference quantity by observing the output of a digital filter 6 and selects the set of filter coefficients at which the evaluating function value can be made to the minimum from an initial coefficient memory 10 and, at the same time, selects the reference waveform corresponding to the selected filter coefficient set from a reference waveform memory 7a. Therefore, the anti-jitter amplitude deviating quantity and inter-code interference quantity can be suppressed irrespective of the line length and the filter coefficients can be converged in a short time.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は信号伝送線路の周波数−損失特性をディジタ
ル信号処理によって高精度に等化する適応等化器に関す
るものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an adaptive equalizer that highly accurately equalizes the frequency-loss characteristics of a signal transmission line by digital signal processing.

〔従来の技術] 従来の適応等化器の概略構成図を第2図に示す。図にお
いて、(1)はアナログ信号波形の入力端子IN、(2
)は信号波形の振幅を一定にする可変利得増幅器、(3
)は可変利得増幅器(2)の出力を標本化及び量子化す
るA/Dコンバータ、(4)はA/Dコンバータ(3)
の出力信号を観測してその振幅が一定になるように可変
利得増幅器(2)の利得を制御する利得制御回路、(5
)は線路ゐ5特性を補償するためのフィルタ係数の組を
格納する適応係数用メモリ、(6)はA/Dコンバータ
(3)の出力と適応係数用メモリに格納されたフィルタ
係数の組との内積演算を行うディジタルフィルタ、(7
)はディジタルフィルタ(6)の等化出力の参照となる
波形を格納する参照波形用メモリ、(8)はディジタル
フィルタ(6)の出力信号を観測して参照波形用メモリ
(7)に格納された参照波形に対して各標本点における
平均2乗誤差が最小となるように適応係数用メモリ(5
)に格納されたフィルタ係数の組を更新する適応係数制
御回路、(9)はディジタルフィルタ(6)の出力端子
OUTである。
[Prior Art] FIG. 2 shows a schematic configuration diagram of a conventional adaptive equalizer. In the figure, (1) is the analog signal waveform input terminal IN, (2
) is a variable gain amplifier that keeps the amplitude of the signal waveform constant; (3
) is an A/D converter that samples and quantizes the output of the variable gain amplifier (2), and (4) is an A/D converter (3).
a gain control circuit (5) that monitors the output signal of the variable gain amplifier (2) and controls the gain of the variable gain amplifier (2) so that its amplitude is constant;
) is an adaptive coefficient memory that stores a set of filter coefficients for compensating line I5 characteristics, and (6) is a set of filter coefficients stored in the output of the A/D converter (3) and the adaptive coefficient memory. A digital filter that performs inner product calculation, (7
) is a reference waveform memory that stores a waveform that serves as a reference for the equalized output of the digital filter (6), and (8) is a reference waveform memory that observes the output signal of the digital filter (6) and stores it in the reference waveform memory (7). The adaptive coefficient memory (5
), and (9) is the output terminal OUT of the digital filter (6).

次に動作について説明する。トレーニング期間において
は3(T、+2nLT) = 1、a (To + (
2n−1) LT)=−1、a(To+IIIT) =
Q (mは正の整数、m≠nL)、nwo、±1、±2
、・・・をみたす周期2LT(Tはシンホル周期)のト
レーニングパルスを送信波形とし、その伝送路出力波形
x(t)を入力端子(1)より人力する。ただしLは入
力波形x (t)が孤立波形とみなせるように十分大き
くとる。この入力波形x (t)を可変利得増幅器(2
)で一定振幅に増幅した後、A/Dコンバータ(3)に
よってシンボル周波数・f = 1/Tの4倍以上の周
波数f′=に−f =1/T’で標本化する。利得制御
回路(4)はこのA/Dコンバータ(3)の出力信号が
一定振幅を持つように可変利得増幅器(2)を制御する
。この時のA/Dコンバータ(3)の出力信号をxb=
x (To + d + kT’ )、d>0によって
表す。
Next, the operation will be explained. During the training period, 3(T, +2nLT) = 1, a (To + (
2n-1) LT) = -1, a(To+IIIT) =
Q (m is a positive integer, m≠nL), nwo, ±1, ±2
A training pulse with a period of 2LT (T is the Symhol period) satisfying , . However, L is set sufficiently large so that the input waveform x (t) can be regarded as an isolated waveform. This input waveform x (t) is passed through a variable gain amplifier (2
) and then sampled by the A/D converter (3) at a frequency f'=4 times or more the symbol frequency f=1/T at -f=1/T'. A gain control circuit (4) controls the variable gain amplifier (2) so that the output signal of this A/D converter (3) has a constant amplitude. The output signal of the A/D converter (3) at this time is xb=
Represented by x (To + d + kT'), d>0.

さて、ディジタルフィルタ(6)はこの標本化された波
形xk%に=o、±1、±2、・・・と適応係数用メモ
リ(5)に格納されたフィルタ係数の組(C0、C1、
・・・、 CN−1)との内積演算を行い、その出力信
号ykを適応係数制御回路(8)に渡す。適応係数制御
回路(8)は参照波形用メモリ(7)に格納された、参
照波形r (t)の標本化波形r、ミr (T(1+ 
d + kT’ )、(r(To + d +2nLT
) = G、 r(T、)+ d + (2n−1)L
T)=  G、 r(To+ d +mT) = Ol
mTonLは正の整数、n=o、±1、±2、・・・)
に対してその出力信号との差ek=rk−ykをとり、
十分小さなΔ〉0に対して C」=C」−ΔekXk−jj =O11、・、 N 
−1なる演算を行い、その結果フィルタ係数の組を適応
係数用メモリ(5)に格納する。そしてこの操作を最終
的な評価関数 φ(co、−、CN−1) =λX、 (+”+sk 
−y+ak) 2+μX、y+ax ((ym+c  
3’eik−1)2、(ymh−y+ai+++)2)
λ≧0、μ≧0、λ十μ=1、mは2Lシンボル分が所
定の量φ。より小さくなるまで続ける。
Now, the digital filter (6) applies this sampled waveform xk% to the set of filter coefficients (C0, C1,
..., CN-1) and passes the output signal yk to the adaptive coefficient control circuit (8). The adaptive coefficient control circuit (8) uses sampled waveforms r, mi r (T(1+
d + kT'), (r(To + d + 2nLT
) = G, r(T,) + d + (2n-1)L
T) = G, r(To+ d + mT) = Ol
mTonL is a positive integer, n=o, ±1, ±2,...)
Take the difference ek = rk - yk with its output signal for
For sufficiently small Δ〉0, C''=C''-ΔekXk-jj=O11, ., N
-1 is performed, and the resulting set of filter coefficients is stored in the adaptive coefficient memory (5). Then, this operation is converted into the final evaluation function φ (co, -, CN-1) = λX, (+"+sk
-y+ak) 2+μX, y+ax ((ym+c
3'eik-1)2, (ymh-y+ai+++)2)
λ≧0, μ≧0, λ×μ=1, and m is a predetermined amount φ for 2L symbols. Continue until it becomes smaller.

上記φがφ。より小さくなるとトレーニング期間を終了
しデータ伝送期間に穆る。
The above φ is φ. When it becomes smaller, the training period ends and the data transmission period begins.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

従来の適応等化量は以上のように構成されているので線
路長が短い場合も長い場合も同一の参照波形を用いなけ
ればならず、従って等化出力に対する対ジッタ振幅偏位
量や符号量干渉量の劣化を招いた。またフィルタ係数の
収束に長時間を要した。
Since the conventional adaptive equalization amount is configured as described above, the same reference waveform must be used whether the line length is short or long, and therefore the amount of jitter amplitude deviation and code amount for the equalized output is This led to a deterioration in the amount of interference. Also, it took a long time for the filter coefficients to converge.

この発明は上記のような問題点を解消するためになされ
たもので、線路長に無関係に対ジッタ振幅偏位量や符号
量干渉量を抑圧でき、しかもフィルタ係数が短時間で収
束するような適応等化器を得ることを目的とする。
This invention was made to solve the above-mentioned problems, and it is possible to suppress jitter amplitude deviation and code amount interference regardless of the line length, and also to make the filter coefficients converge in a short time. The purpose is to obtain an adaptive equalizer.

〔課題を解決するための手段〕 この発明に係る適応等化器は、それぞれ伝送路の長さに
対応する複数のフィルタ係数を格納してある第1のメモ
リと、フィルタ係数を随時格納するための第2のメモリ
と、ディジタルフィルタ出力の参照波形を格納してある
第3のメモリとを備え、可変利得増幅器の利得から推定
される伝送路長に対応するフィルタ係数の組を第1のメ
モリから選択してディジタルフィルタの演算に供すると
共に、この伝送路長に対応する参照波形を第3のメモリ
から選択する一方、ディジタルフィルタの出力信号を観
測して、選択された参照波形との差が最小になるフィル
タ係数を第2のメモリに格納し、これ以降、第2のメモ
リに格納されたフィル夕係数をディジタルフィルタの演
算に供するようにしたものである。
[Means for Solving the Problems] The adaptive equalizer according to the present invention includes a first memory storing a plurality of filter coefficients each corresponding to the length of a transmission path, and a memory for storing filter coefficients as needed. and a third memory storing a reference waveform of the digital filter output, and a set of filter coefficients corresponding to the transmission path length estimated from the gain of the variable gain amplifier is stored in the first memory. At the same time, a reference waveform corresponding to this transmission path length is selected from the third memory, and the output signal of the digital filter is observed to determine the difference from the selected reference waveform. The minimum filter coefficient is stored in the second memory, and from then on, the filter coefficients stored in the second memory are used for digital filter calculations.

〔作用〕[Effect]

この発明においては、推定された伝送路に対応する数種
類のフィルタ係数の組に対して、それぞれ評価関数を計
算し、それらのうちで評価関数の値が最も小さくなるフ
ィルタ係数の組とそれに対応する参照波形とを選択する
ようにしたので、線路長に無関係に対ジッタ振幅偏位量
や符号量干渉量を抑えることができ、フィルタ係数を短
時間のうちで収束させることができる。
In this invention, an evaluation function is calculated for each set of several types of filter coefficients corresponding to the estimated transmission path, and a set of filter coefficients having the smallest value of the evaluation function among them is selected. Since the reference waveform is selected, it is possible to suppress the jitter amplitude deviation amount and the code amount interference amount regardless of the line length, and it is possible to converge the filter coefficients in a short time.

〔実施例〕〔Example〕

第1図はこの発明の一実施例の構成を示すブロック図で
あり、図中、第2図と同一の符号を付したものはそれぞ
れ同一または相当の部分を示している。そして、これら
以外の(7a)は線路の長さに対応して種々の参照波形
を格納してある参照波形メモリ、(10)は線路の特性
を補償するためのフィルタ係数の組を、伝送路長に対応
して格納してある読出し専用の初期係数用メモリ、(1
1)はディジタルフィルタ(δ)の出力信号を観測して
対ジッタ振幅偏位量と符号量干渉量との重みつきの和で
表される評価関数値を計算して、それが最小となるよう
なフィルタ係数の組を初期係数用メモリの中から選択す
ると共に、対応する参照波形を参照波形メモリ(7a)
の中から選択する初期係数制御回路である。
FIG. 1 is a block diagram showing the configuration of an embodiment of the present invention. In the figure, the same reference numerals as in FIG. 2 indicate the same or corresponding parts, respectively. In addition to these, (7a) is a reference waveform memory that stores various reference waveforms corresponding to the length of the line, and (10) is a reference waveform memory that stores a set of filter coefficients for compensating for line characteristics. A read-only initial coefficient memory stored corresponding to the length (1
1) Observes the output signal of the digital filter (δ), calculates the evaluation function value expressed as the weighted sum of the jitter amplitude deviation amount and the code amount interference amount, and then calculates the evaluation function value so that it is the minimum value. A set of filter coefficients is selected from the initial coefficient memory, and the corresponding reference waveform is stored in the reference waveform memory (7a).
This is an initial coefficient control circuit that selects from among.

以下、この実施例の動作について説明する。The operation of this embodiment will be explained below.

先ず、トレーニング期間においてはa(T、+2nLT
) = 1、a(T0+ (2n−1)LT) =−1
、a(To+mT)xo(mは整数、mv&nL)、n
=[]、±1、±2、・・・をみたす周期2LT(Tは
シンボル周期)のトレーニングパルスを送信波形とし、
その伝送路出力波形x(t)を入力端子(1)より人力
する。ただし、Lは入力波形x (t)が孤立波形とみ
なせるよう十分大きくとる。この人力波形x(t)を可
変利得増幅器(2)で一定振幅に増幅した後、A/Dコ
ンバータ(3)によってシンボル周波数f −17Tの
4倍以上の周波数f’=に・f=1/T’で標本化し、
xk=x(T6+ d +kT’)、d>Oによって表
す。利得制御回路(4)はこのA/Dコンバータ(3)
の出力信号X、が一定振幅を持つように可変利得増幅器
(2)を制御した後、−その利得情報から線路の損失、
従って線路長℃を推定し、この情報を初期係数制御回路
(11)に渡す。
First, during the training period, a(T, +2nLT
) = 1, a(T0+ (2n-1)LT) =-1
, a(To+mT)xo (m is an integer, mv&nL), n
The transmission waveform is a training pulse with a period of 2LT (T is the symbol period) that satisfies =[], ±1, ±2,...
The transmission line output waveform x(t) is input manually from the input terminal (1). However, L is set sufficiently large so that the input waveform x (t) can be regarded as an isolated waveform. After amplifying this human-powered waveform x(t) to a constant amplitude with a variable gain amplifier (2), the A/D converter (3) converts it into a frequency f' = 4 times or more the symbol frequency f -17T, f = 1/ Sampled at T',
It is expressed by xk=x(T6+d+kT'), d>O. The gain control circuit (4) is connected to this A/D converter (3)
After controlling the variable gain amplifier (2) so that the output signal X, has a constant amplitude, - from its gain information, the line loss,
Therefore, the line length °C is estimated and this information is passed to the initial coefficient control circuit (11).

一方、初期係数用メモリ(lO)には長さv1単位に線
路長を増加した長さ11 J (01)、j=0.1、
・・・、M−1の線路長に対してそれを等化した時の対
ジッタ振幅偏位量と符号量干渉量と重みつきの和を最小
にするように設定されているディジタルフィルタ(6)
0、l、・・・、M−1)が格納されているが、初期係
数制御回路(11)は利得制御回路(4)から受は取っ
た推定線路長に対して初期係数用メモリ(10)に格納
された上記のようなフィルタ係数の組の中から、それに
対応する線路長が1より長いものN0個及びlより短い
ものN1個を選択する。すなわちあるj。(0≦jo≦
M−1)に対してU 、、= Xのとき、I JO−N
、、・・・、IJ、−1、It JOx  1 jo+
 1、”’  I−JO+ Noという線路長に対する
N0+N、+1個のフィルタ係数の組を選択する。また
参照波形用メモリ(7a)には長さV、単位に線路長を
増加した長さu」(m)、j=0.1、・、M−1の線
路長に対して、’f’i = T 6 + d + d
 ’ 7 。
On the other hand, the initial coefficient memory (lO) has the length 11 J (01), j=0.1, which is obtained by increasing the line length in units of length v1,
..., a digital filter (6 )
0, l, ..., M-1), but the initial coefficient control circuit (11) stores the initial coefficient memory (10 ), N0 filter coefficients with corresponding line lengths longer than 1 and N1 filter coefficients with corresponding line lengths shorter than l are selected from among the sets of filter coefficients as described above. In other words, there is a j. (0≦jo≦
For M-1), when U, , = X, I JO-N
,...,IJ,-1,It JOx 1 jo+
1. Select a set of N0+N+1 filter coefficients for the line length I-JO+No. Also, in the reference waveform memory (7a), the length V and the length u which is increased by the line length in units are stored in the reference waveform memory (7a). (m), j=0.1, ·, for the line length of M-1, 'f'i = T 6 + d + d
'7.

d’J> 0、j=0.1、・・−1M−1とおくとき
ただし1≦s J< ao −co (j (co、n
=0.±1、±2、・・・に対し周波数T°で標本化し
た波形rk(Sj) = r(sj: ”f」+ kT
’)であって、1≦S<C0に対して評価関数 φ(s)=min(λΣ(r+a+c (S) −y+
am) ”μΣa+ax ((ymk−ymm−+) 
2、(ymk−ymk+1)2): V va k”Σ
 CIXmk−J、  co((、(cxz)をSの関
数とみなすとき φ(SJ) −win (φ(s);1≦S < 00
 、 j = Q、1、・、M−1)をみたすようなも
のが格納されている。初期係数制御回路(11)はこの
参照波形用メモリ(7a)よりN、+N、+1個の参照
波形rk(SJO−Nl)、”” 、 r 1(Sto
−1)、rm(S」o)、rk(Sjo++)、−、r
k(Sro”No) を選択する。
d'J> 0, j=0.1,...-1M-1, however, 1≦s J< ao -co (j (co, n
=0. Waveform rk(Sj) = r(sj: "f" + kT sampled at frequency T° for ±1, ±2,...
'), and for 1≦S<C0, the evaluation function φ(s)=min(λΣ(r+a+c (S) −y+
am) ”μΣa+ax ((ymk-ymm-+)
2, (ymk-ymk+1)2): V va k”Σ
CIXmk-J, co((, When (cxz) is considered as a function of S, φ(SJ) −win (φ(s); 1≦S<00
, j = Q, 1, . . , M-1) are stored. The initial coefficient control circuit (11) inputs N, +N, +1 reference waveforms rk (SJO-Nl), "", r 1 (Sto
-1), rm(S'o), rk(Sjo++), -, r
Select k(Sro”No).

次に初期係数制御回路(11)はj =Jo−N+、・
・・、jo−1、Jo、jo”l、”・、jo”Noに
対してフィルタ係数の組〜 1 (C」;i =Q、1、・・・、N−1)を用いた時の
ディジタルフィルタ(6)の出力信号yk、 J (k
= 0、±1、±2、・・・)を観測して評価関数値 〜 I φJ (CJ) =λΣ(r+am (SJ) −Ym
k、 J) 2+μΣmaX CCyr6に−」−Ym
k−寡、j)2、(3’mk、 J−Ymk+オ、 J
) ”)を計算する。そして ”’ 、 Jo−1,jo、 jo”l、・・・、jo
”No)をみたすJmln及びそれに対応するフィルタ
係数の〜O 組(CJmlns CJmln、・・・、CJln)と
参照波形「k(SJ+m1n)を選択する。
Next, the initial coefficient control circuit (11) j = Jo−N+,
..., jo-1, Jo, jo"l, ", jo"No when using the set of filter coefficients ~ 1 (C"; i = Q, 1, ..., N-1) Output signal yk, J (k
= 0, ±1, ±2, ...) and evaluate the evaluation function value ~ I φJ (CJ) = λΣ(r+am (SJ) -Ym
k, J) 2+μΣmaX CCyr6−”−Ym
k-small, j) 2, (3'mk, J-Ymk+o, J
) ”). Then, “’ , Jo−1, jo, jo”l, ..., jo
. . , CJln) and the reference waveform "k(SJ+m1n)" are selected.

さて適応係数制御回路(8)は Cl =Cj1n   i =O11、−、N−1を初
期係数として、フィルタ係数の組(C0、Cl・・・、
cN−1)と入力波形xkとの内積で表されるディジタ
ルフィルタ(6)の出力ykに対して、参照波形’に=
 rk(S」++un)  との差ek=rk−3’k
をとり、十分小さなΔ〉0に対して Cl=Cl−ΔekX+c−Ii +=0.1、・、N
−1なる演算を行い、その結果のフィルタ係数の組を適
応係数用メモリ(5)に格納する。そしてこの操作を最
終的な評価関数 φ = (C0、・・・ cN−1)ミ λ Σ (r
+mk−y+mk)”μΣmaX ((ymk、 j−
y+mk−+1.)2、(y+ak、 J−Vmm*+
、J) ”)が所定の量φ。より小さくなるまで続ける
Now, the adaptive coefficient control circuit (8) uses a set of filter coefficients (C0, Cl...,
cN-1) and the input waveform xk, the reference waveform '=
Difference from rk(S"++un) ek=rk-3'k
For a sufficiently small Δ〉0, Cl=Cl−ΔekX+c−Ii +=0.1,・,N
-1 is performed and the resulting set of filter coefficients is stored in the adaptive coefficient memory (5). Then, this operation is performed using the final evaluation function φ = (C0,...cN-1)mi λ Σ (r
+mk-y+mk)"μΣmaX ((ymk, j-
y+mk-+1. )2, (y+ak, J-Vmm**
, J) ”) is smaller than the predetermined amount φ.

上記φがφ。より小さくなるとトレーニング期間を終了
してデータ伝送期間に移る。データ伝送期間は常時適応
係数用メモリ(5)に格納されたフィルタ係数を用いる
The above φ is φ. When it becomes smaller, the training period ends and the data transmission period begins. During the data transmission period, the filter coefficients stored in the adaptive coefficient memory (5) are always used.

〔発明の効果〕〔Effect of the invention〕

以上の説明によって明らかなように、この発明によれば
、推定された伝送線路長に対応する数種類のフィルタ係
数の組に対して、それぞれ評価関数を計算し、それらの
うちで評価関数の値が最も小さくなるフィルタ係数の組
とそれに対応する参照波形とを選択するようにしたので
、線路長とは無関係に対ジッタ振幅偏位量や符号量干渉
量を抑えることができ、フィルタ体数を短時間のうちで
収束させることができるという効果がある。
As is clear from the above description, according to the present invention, an evaluation function is calculated for each set of several types of filter coefficients corresponding to the estimated transmission line length, and among them, the value of the evaluation function is By selecting the smallest set of filter coefficients and the corresponding reference waveform, it is possible to suppress jitter amplitude deviation and code amount interference, regardless of line length, and reduce the number of filters. This has the effect of being able to converge within a certain amount of time.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明の一実施例の構成を示すブロック図、
第2図は従来の適応等化量の構成を示すブロック図であ
る。 (2)・・・可変利得増幅器、(3)・・−A/Dコン
バータ、(4)・・・利得制御回路、(5)・・・適応
係数用メモリ、(6)・・・ディジタルフィルタ、(7
a)・・・参照波形用メモリ、(8)・・・適応係数制
御回路、(lO)・・・初期係数用メモリ、(11)・
・・初期係数制御回路。 なお、各図中、同一符号は同−又は相当部分を示す。 第1図
FIG. 1 is a block diagram showing the configuration of an embodiment of the present invention.
FIG. 2 is a block diagram showing the configuration of a conventional adaptive equalization amount. (2)...Variable gain amplifier, (3)...-A/D converter, (4)...Gain control circuit, (5)...Adaptive coefficient memory, (6)...Digital filter , (7
a)...Memory for reference waveform, (8)...Adaptive coefficient control circuit, (lO)...Memory for initial coefficient, (11)...
...Initial coefficient control circuit. In each figure, the same reference numerals indicate the same or corresponding parts. Figure 1

Claims (1)

【特許請求の範囲】[Claims] 伝送路から送り込まれる信号を増幅する可変利得増幅器
と、この可変利得増幅器の出力の標本化と量子化をする
A/Dコンバータと、このA/Dコンバータの出力信号
の振幅が一定となるように前記可変利得増幅器の利得を
制御する第1の制御回路と、前記A/Dコンバータの出
力を入力し、前記伝送路の周波数減衰特性を補償するた
めのフィルタ係数の組との内積演算を行って出力するデ
ィジタルフィルタと、前記フィルタ係数を前記伝送路の
長さに対応して格納してある第1のメモリと、前記フィ
ルタ係数を随時格納する第2のメモリと、前記ディジタ
ルフィルタ出力の参照波形を前記伝送路の長さに対応し
て格納してある第3のメモリと、前記可変利得増幅器の
利得情報から推定される伝送路長に対応する数種類のフ
ィルタ係数の組を前記第1のメモリから選択して前記デ
ィジタルフィルタの演算に供すると共に、これらの伝送
路長に対応する参照波形を前記第3のメモリから選択す
る第2の制御回路と、前記ディジタルフィルタの出力信
号を観測して、前記第2の制御回路によって選択された
参照波形との差が最小になるフィルタ係数を前記第2の
メモリに格納する第3の制御回路とを備え、前記第2の
メモリに格納されたフィルタ係数を用いてデータ伝送す
ることを特徴とする適応等化器。
A variable gain amplifier that amplifies the signal sent from the transmission line, an A/D converter that samples and quantizes the output of this variable gain amplifier, and an A/D converter that samples and quantizes the output of this A/D converter so that the amplitude of the output signal of this A/D converter is constant. A first control circuit that controls the gain of the variable gain amplifier receives the output of the A/D converter and performs an inner product calculation with a set of filter coefficients for compensating the frequency attenuation characteristic of the transmission line. A digital filter to be output, a first memory storing the filter coefficients corresponding to the length of the transmission path, a second memory storing the filter coefficients as needed, and a reference waveform of the output of the digital filter. a third memory storing a set of filter coefficients corresponding to the length of the transmission path, and a third memory storing a set of several types of filter coefficients corresponding to the length of the transmission path estimated from the gain information of the variable gain amplifier. a second control circuit that selects a reference waveform from the third memory and provides it to the calculation of the digital filter, and selects a reference waveform corresponding to these transmission path lengths from the third memory, and observes the output signal of the digital filter; a third control circuit that stores in the second memory a filter coefficient that has a minimum difference from the reference waveform selected by the second control circuit, the filter coefficients stored in the second memory; An adaptive equalizer characterized by transmitting data using.
JP18120688A 1988-07-20 1988-07-20 Adaptive equalizer Pending JPH0231524A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18120688A JPH0231524A (en) 1988-07-20 1988-07-20 Adaptive equalizer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18120688A JPH0231524A (en) 1988-07-20 1988-07-20 Adaptive equalizer

Publications (1)

Publication Number Publication Date
JPH0231524A true JPH0231524A (en) 1990-02-01

Family

ID=16096688

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18120688A Pending JPH0231524A (en) 1988-07-20 1988-07-20 Adaptive equalizer

Country Status (1)

Country Link
JP (1) JPH0231524A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0467412A2 (en) * 1990-07-20 1992-01-22 Fujitsu Limited Line equalizer for digital signals

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0467412A2 (en) * 1990-07-20 1992-01-22 Fujitsu Limited Line equalizer for digital signals

Similar Documents

Publication Publication Date Title
US10038575B1 (en) Decision feedback equalizer with post-cursor non-linearity correction
US7203233B2 (en) Adaptive coefficient signal generator for adaptive signal equalizers with fractionally-spaced feedback
US7190744B2 (en) Error generation for adaptive equalizer
JPS63263831A (en) Adpcm encoder/decoder
KR100404012B1 (en) Adaptive non-linear echo compensator
WO2016133933A1 (en) Multi mode viterbi decoder
US6621862B1 (en) Equalization for multichannel receiving node
JPS605086B2 (en) Adaptive automatic equalizer in correlation coded data transmission
US7418034B2 (en) Combined trellis decoder and decision feedback equalizer
US6434190B1 (en) Generalized precoder for the upstream voiceband modem channel
JP2021048490A (en) Semiconductor integrated circuit and reception device
US5412691A (en) Method and apparatus for equalization for transmission over a band-limited channel
US6940898B2 (en) Adaptive coefficient signal generator for adaptive signal equalizers with fractionally-spaced feedback
JPH0231524A (en) Adaptive equalizer
CN109873778A (en) Linear feedback is balanced
JPS58501850A (en) Method for providing adaptive echo cancellation in duplex digital information transmission and apparatus for carrying out the method
US5987065A (en) Adaptive equalizer
US6035033A (en) Method and apparatus for limiting residual echo in a speech signal-carrying channel or line
US6118812A (en) Digital equalization in the presence of quantization noise
US3537038A (en) Transversal-filter equalization circuits
US3758863A (en) Device for equalizing binary bipolar signals
US20050213670A1 (en) Upstream data transmission
JP2834170B2 (en) Binary signal transmission system
SE468920B (en) ADAPTIVE REMOVALS INCLUDING THE RECEIVER FOR A DATA TRANSMISSION MEDIUM
JPS63254831A (en) Digital variable equalizer