JPH02311888A - Video output circuit - Google Patents
Video output circuitInfo
- Publication number
- JPH02311888A JPH02311888A JP13490589A JP13490589A JPH02311888A JP H02311888 A JPH02311888 A JP H02311888A JP 13490589 A JP13490589 A JP 13490589A JP 13490589 A JP13490589 A JP 13490589A JP H02311888 A JPH02311888 A JP H02311888A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- video output
- switching element
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010894 electron beam technology Methods 0.000 claims abstract description 6
- 210000001525 retina Anatomy 0.000 abstract description 7
- 206010047571 Visual impairment Diseases 0.000 abstract description 6
- 230000007423 decrease Effects 0.000 abstract description 3
- 239000003990 capacitor Substances 0.000 description 24
- 238000004804 winding Methods 0.000 description 18
- 238000009499 grossing Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 6
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 2
- 239000003985 ceramic capacitor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 101000860173 Myxococcus xanthus C-factor Proteins 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Details Of Television Scanning (AREA)
Abstract
Description
【発明の詳細な説明】
産業上の利用分野
本発明はキャプテン端末として用いられるディスプレイ
モニターの映像出力回路に関するものである。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a video output circuit for a display monitor used as a captain's terminal.
従来の技術
従来より映像出力回路においては、垂直・水平偏向の帰
線期間に受像管が動作していると画面に白い帰線が現わ
れるので、映像信号の帰線期間は受像管の電子ビームを
カットして画面に帰線が現れないように、受像管のカソ
ードまたは第1グリツドに水平と垂直のパルスを印加し
ている。なお一般に、水平帰線消去信号はフライバック
トランスから、また垂直帰線消去信号は垂直出力回路か
ら取り出している。Conventional technology Conventionally, in video output circuits, when the picture tube is operating during the retrace period of vertical and horizontal deflection, a white retrace line appears on the screen. Horizontal and vertical pulses are applied to the cathode or first grid of the picture tube so that no retrace line appears on the screen. Generally, the horizontal blanking signal is taken out from a flyback transformer, and the vertical blanking signal is taken out from a vertical output circuit.
以下、図面を参照しながら、従来の映像出力回路につい
て説明する。A conventional video output circuit will be described below with reference to the drawings.
第2図は従来のモニター一体型キャプテン端末の構成図
、第3図はモニタ一部の回路図を示すものである。FIG. 2 is a block diagram of a conventional monitor-integrated captain terminal, and FIG. 3 is a circuit diagram of a portion of the monitor.
第2図において、1は交流電圧入力端子、2は電源部、
3はキーバット、4は制御部、5はモニタ一部で、電源
部2は制御部4に直流電圧を、モニタ一部5に交流電圧
を各々供給している。キーバット3は制御部4に命令を
与える入力装置である。制御部4は例えば、電話回線を
通じ情報センターから送られてきた信号をモデムにより
データ信号に復調した後、データの種類によりフォトグ
ラフイック情報ならばビデオテックス通信網内での効率
的伝送のために圧縮した情報を元に戻す処理を行い、コ
ード情報ならば文字フォントROMより文字フォントを
読み出し、色情報2表示操作情報とともに画像メモリに
書き込む。そして、これらの情報を逐次読み出してコー
ド情報、フォトグラフィック情報等それまで別々に取り
扱っていた情報の重ね合わせを行い、フラッシング等の
表示操作を行ったうえアナログ信号に変換しモニタ一部
5に送出している。モニタ一部5は制御部4から送出さ
れた信号を画面に表示している。In Fig. 2, 1 is an AC voltage input terminal, 2 is a power supply section,
3 is a key bat, 4 is a control section, and 5 is a monitor part. The power supply part 2 supplies the control part 4 with DC voltage and the monitor part 5 with AC voltage, respectively. The key bat 3 is an input device that gives commands to the control unit 4. For example, the control unit 4 demodulates a signal sent from an information center through a telephone line into a data signal using a modem, and then, depending on the type of data, if it is photographic information, it is compressed for efficient transmission within the Videotex communication network. If it is code information, the character font is read from the character font ROM and written into the image memory together with the color information 2 display operation information. Then, these pieces of information are sequentially read out, code information, photographic information, and other information previously handled separately are superimposed, display operations such as flashing are performed, and the signals are converted into analog signals and sent to the monitor part 5. are doing. The monitor section 5 displays signals sent from the control section 4 on its screen.
次に第3図において、6はモニター用電源、7.8は平
滑用コンデンサである。11は偏向信号処理回路である
。9は抵抗、10は平滑用コンデンサで偏向信号処理回
路11に直流電圧を印加する。12は同期信号入力端子
で偏向信号処理回路11に同期信号を供給する。15は
水平ドライブトランジスタ、16は水平ドライブトラン
ス、17は抵抗で、水平ドライブトランジスタ15のコ
レクタは水平ドライブトランス16の1次巻線、抵抗1
7を介してモニター用電源6の出力(+81 )に接続
されている。13.14は抵抗でその中点は水平ドライ
ブトランジスタ15のベースに接続され水平ドライブ用
パルスを偏向信号処理回路11より供給している。18
は水平出力トランジスタで、ベースには水平ドライブト
ランス16の2次巻線が接続されている。19は共振コ
ンデンサ、20はダンパーダイオード、22は偏向ヨー
ク(以下DYと略す)の水平巻線、23は8字補正コン
デンサで共振コンデンサ19゜ダンパーダイオード20
.DYの水平巻線22と8字補正コンデンサ23の直列
回路は各々水平出力トランジスタ18のコレクタ・エミ
ッタ間に接続されている。24は垂直出力回路で偏向信
号処理回路11より垂直ドライブ出力信号が供給されて
いる。21はフライバックトランス(以下FBTと略す
)、26は整流ダイオード、27は平滑コンデンサでF
BT21の低圧巻線の出力は整流ダイオード26.平滑
コンデンサ27にて先頭値整流され直流電圧(+82)
が作られ垂直出力回路24に供給されている。25はD
Yの垂直巻線で垂直出力回路24に接続されている。2
8.31゜33.34は抵抗、29は結合コンデンサ、
30゜32はダイオード、36は帰線消去トランジスタ
、35は直流電圧(+83)印加端子で抵抗28はFB
Tの低圧巻線に接続され結合コンデンサ29.ダイオー
ド30を介して水平帰線パルスとして抵抗33に、又抵
抗31は垂直出力回路24に接続されダイオード32を
介して垂直帰線パルスとして抵抗33に各々接続され、
更に抵抗33を介して帰線消去トランジスタ36のベー
スへと接続されている。抵抗34は直流電圧(+83)
印加端子35と帰線消去トランジスタ36のエミッタ間
に接続されている。37.38.39はR,G、Bの映
像信号入力端子、42,49゜56はR,G、Bの映像
出力トランジスタ、40゜47.54はR,G、Bの負
荷抵抗、41.48゜55はR,G、Bの結合抵抗、6
1は受像管でR,G、Bの映像信号入力端子37,38
.39は各各R,G、Bの映像出力トランジスタ42゜
49.56のベースに接続され、R,G、Bの負荷抵抗
40.47.54はモニター用電源6の出力(+B 1
)とR,G、Bの映像出力トランジスタ42.49.
56のコレクタ間に接続され、又各各のコレクタはR,
G、Bの結合抵抗41.48゜55を介して受像管61
のR,G、Bの各カソードにも接続されている。43は
Rのドライブ調整ボリューム抵抗(以下VRと略す)、
44は抵抗、45はRのカットオフ調整VR146はR
の高域補償コンデンサでRのドライブ調整VR43は帰
線消去トランジスタ36のエミッタとRの映像出力トラ
ンジスタ42のエミッタの間に接続され、Rの高域補償
コンデンサ46.抵抗44とRのカットオフ調整VRの
直列回路は各々Rの映像出力トランジスタ42のエミッ
タとアース間に接続されている。50はGのドライブ抵
抗、51は抵抗、52はGのカットオフ調整VR153
はGの高域補償コンデンサでGのドライブ抵抗50は帰
線消去トランジスタ36のエミッタとGの映像出力トラ
ンジスタ4つのエミッタの間に接続され、Gの高域補償
コンデンサ53.抵抗53とGのカットオフ調整VRの
直列回路は各々Gの映像出力トランジスタ49のエミッ
タとアース間に接続されている。57はBのドライブ調
整VR158は抵抗、59はBのカットオフ調整VR1
60はBの高域補償コンデンサでBのドライブ調整VR
57は帰線消去トランジスタ36のエミッタとBの映像
出力トランジスタ56のエミッタの間に接続され、Bの
高域補償コンデンサ60.抵抗58とBのカットオフ調
整VR59の直列回路は各々Bの映像出力トランジスタ
56のエミッタとアース間に接続されている。Next, in FIG. 3, 6 is a monitor power supply, and 7.8 is a smoothing capacitor. 11 is a deflection signal processing circuit. A resistor 9 and a smoothing capacitor 10 apply a DC voltage to the deflection signal processing circuit 11. 12 is a synchronization signal input terminal that supplies a synchronization signal to the deflection signal processing circuit 11. 15 is a horizontal drive transistor, 16 is a horizontal drive transformer, 17 is a resistor, the collector of the horizontal drive transistor 15 is the primary winding of the horizontal drive transformer 16, and the resistor 1
7 to the output (+81) of the monitor power supply 6. 13 and 14 are resistors whose midpoints are connected to the base of the horizontal drive transistor 15, and horizontal drive pulses are supplied from the deflection signal processing circuit 11. 18
is a horizontal output transistor, the base of which is connected to the secondary winding of the horizontal drive transformer 16. 19 is a resonant capacitor, 20 is a damper diode, 22 is a horizontal winding of the deflection yoke (hereinafter abbreviated as DY), 23 is a figure-8 correction capacitor, and the resonant capacitor is 19° damper diode 20
.. A series circuit of the DY horizontal winding 22 and the figure-8 correction capacitor 23 is connected between the collector and emitter of the horizontal output transistor 18, respectively. 24 is a vertical output circuit to which a vertical drive output signal is supplied from the deflection signal processing circuit 11. 21 is a flyback transformer (hereinafter abbreviated as FBT), 26 is a rectifier diode, and 27 is a smoothing capacitor.
The output of the low voltage winding of BT21 is connected to the rectifier diode 26. The leading value is rectified by the smoothing capacitor 27 and the DC voltage (+82)
is produced and supplied to the vertical output circuit 24. 25 is D
It is connected to the vertical output circuit 24 by a Y vertical winding. 2
8.31° 33.34 is a resistor, 29 is a coupling capacitor,
30° 32 is a diode, 36 is a blanking transistor, 35 is a DC voltage (+83) application terminal, and resistor 28 is FB
A coupling capacitor 29. connected to the low voltage winding of T. A horizontal retrace pulse is connected to a resistor 33 through a diode 30, and a resistor 31 is connected to a vertical output circuit 24, and a vertical retrace pulse is connected to a resistor 33 through a diode 32.
Furthermore, it is connected via a resistor 33 to the base of a blanking transistor 36. Resistor 34 is DC voltage (+83)
It is connected between the application terminal 35 and the emitter of the blanking transistor 36. 37, 38, 39 are R, G, B video signal input terminals, 42, 49° 56 are R, G, B video output transistors, 40° 47.54 are R, G, B load resistors, 41. 48°55 is the combination resistance of R, G, B, 6
1 is a picture tube with R, G, and B video signal input terminals 37 and 38
.. 39 is connected to the base of each R, G, B video output transistor 42.49.56, and R, G, B load resistance 40.47.54 is connected to the output of the monitor power supply 6 (+B 1
) and R, G, B video output transistors 42.49.
56 collectors, and each collector is connected to R,
Picture tube 61 via G and B coupling resistance 41.48°55
It is also connected to each of the R, G, and B cathodes. 43 is a drive adjustment volume resistor (hereinafter abbreviated as VR) of R;
44 is a resistor, 45 is R cutoff adjustment VR146 is R
The R drive adjustment VR43 is connected between the emitter of the blanking transistor 36 and the emitter of the R video output transistor 42, and the R high-frequency compensation capacitor 46. A series circuit of a resistor 44 and an R cutoff adjustment VR is connected between the emitter of each R video output transistor 42 and ground. 50 is G drive resistance, 51 is resistance, 52 is G cutoff adjustment VR153
is a G high-frequency compensation capacitor, a G drive resistor 50 is connected between the emitter of the blanking transistor 36 and the emitters of the four G video output transistors, and a G high-frequency compensation capacitor 53 . A series circuit of a resistor 53 and a G cutoff adjustment VR is connected between the emitter of each G video output transistor 49 and ground. 57 is the drive adjustment VR1 of B, 59 is the resistor, and 59 is the cutoff adjustment VR1 of B.
60 is B's high frequency compensation capacitor and B's drive adjustment VR
57 is connected between the emitter of the blanking transistor 36 and the emitter of the B video output transistor 56, and is connected to the B high frequency compensation capacitor 60. A series circuit of a resistor 58 and a B cutoff adjustment VR 59 is connected between the emitter of each B video output transistor 56 and ground.
以上のように構成されたディスプレイモニターと一体型
のキャプテン端末において、以下その動作について説明
する。The operation of the captain terminal integrated with the display monitor configured as described above will be explained below.
第2図において、交流電源入力端子1より電源部2に交
流電圧が供給されると電源部2の出力端子より制御部4
に直流電圧が印加され制御部4が動作する。次にキーバ
ット3より制御部4に電源オンの命令が入力されると制
御部4より電源部2にパワーコントロール信号(以下P
C信号と略す)が供給されたモニタ一部5に交流電圧が
印加される。又この時、制御部4からはモニタ一部5に
も映像信号、同期信号が供給されモニタ一部5に情報が
表示される。In FIG. 2, when an AC voltage is supplied from the AC power supply input terminal 1 to the power supply section 2, the output terminal of the power supply section 2 is supplied to the control section 4.
A DC voltage is applied to the controller 4, and the controller 4 operates. Next, when a command to turn on the power is input from the key bat 3 to the control unit 4, the control unit 4 sends a power control signal (hereinafter referred to as P) to the power supply unit 2.
An alternating current voltage is applied to the monitor part 5 to which the C signal is supplied. At this time, a video signal and a synchronization signal are also supplied from the control section 4 to the monitor section 5, and information is displayed on the monitor section 5.
次に第3図を用いてモニタ一部5について説明する。Next, the monitor part 5 will be explained using FIG.
第3図において、モニタ一部5に印加された交流電圧は
、モニター用電源6にて安定化された直流電圧(+81
)となり平滑用コンデンサ7.8によって、平滑され、
抵抗9を介して偏向信号処理回路11.抵抗17を介し
て水平ドライブトランス16の1次巻線、FBT21.
R,G、Bの負荷抵抗40.47.54にそれぞれ印加
される。この時同時に、同期信号入力端子12から偏向
信号処理回路11に同期信号が、又R,G、B信号入力
端子37,38.39からR,G、Bの映像出力トラン
ジスタ42.49.56にそれぞれ映像信号が供給され
る。これによって偏向信号処理回路11においては、同
期信号が水平と垂直の各成分に分離され水平、垂直の各
々の発振回路へと供給される。そして水平同期信号は、
偏向信号処理回路11のバッファ回路を経て抵抗13を
介して水平ドライブトランジスタ15のベースへと供給
され水平ドライブトランス16にて反転された後、水平
出力トランジスタ18のベースへと供給されて水平出力
トランジスタ18をスイッチング動作させる。そして、
水平出力トランジスタ18、共振コンデンサ19.ダン
パーダイオード20、DYの水平巻122.S字補正コ
ンデンサ23から成る水平出力回路にてDYの水平巻線
22にのこぎり波電流を流すと同時に、DYの水平巻線
22は抵抗分が少な(純インダクタンスに近いのでコイ
ルに流れるのこぎり波電流が急激に零となる帰線期間に
は非常に電圧の高いパルスが発生する。これによりFB
T21に於いては、この水平パルス電圧をFBT21の
低圧巻線にて取り出し、整流ダイオード26.平滑コン
デンサ27により先頭値整流し直流電圧(+82)を作
り垂直出力回路24に印加している。又、受像管61の
アノード電極に加える高圧は、水平フライバックパルス
を昇圧しこれを尖頭値整流して得ている。一方、垂直同
期信号は偏向信号処理回路11の垂直ドライブ回路を経
て垂直ドライブ出力として垂直出力回路24に供給され
、DYの垂直巻1s25に垂直偏向電流を流す。次に、
R,G。In FIG. 3, the AC voltage applied to the monitor part 5 is a DC voltage (+81
) and is smoothed by smoothing capacitor 7.8,
Deflection signal processing circuit 11 via resistor 9. The primary winding of the horizontal drive transformer 16 and the FBT 21 .
It is applied to R, G, and B load resistances 40, 47, and 54, respectively. At the same time, a synchronization signal is sent from the synchronization signal input terminal 12 to the deflection signal processing circuit 11, and from the R, G, B signal input terminals 37, 38.39 to the R, G, B video output transistors 42, 49, 56. A video signal is supplied to each. As a result, in the deflection signal processing circuit 11, the synchronizing signal is separated into horizontal and vertical components and supplied to each of the horizontal and vertical oscillation circuits. And the horizontal synchronization signal is
It is supplied to the base of the horizontal drive transistor 15 via the resistor 13 through the buffer circuit of the deflection signal processing circuit 11, and is inverted by the horizontal drive transformer 16, and then supplied to the base of the horizontal output transistor 18, and is then supplied to the base of the horizontal output transistor 18. 18 is operated for switching. and,
Horizontal output transistor 18, resonant capacitor 19. Damper diode 20, DY horizontal winding 122. At the same time, the horizontal output circuit consisting of the S-shaped correction capacitor 23 causes a sawtooth wave current to flow through the horizontal winding 22 of the DY, and at the same time, the horizontal winding 22 of the DY has a small resistance component (close to pure inductance, so the sawtooth wave current flows through the coil). A very high voltage pulse occurs during the retrace period when FB suddenly becomes zero.
At T21, this horizontal pulse voltage is taken out by the low voltage winding of FBT21, and the rectifier diode 26. A smoothing capacitor 27 rectifies the leading value to create a DC voltage (+82) and applies it to the vertical output circuit 24. The high voltage applied to the anode electrode of the picture tube 61 is obtained by boosting a horizontal flyback pulse and rectifying it to its peak value. On the other hand, the vertical synchronization signal is supplied to the vertical output circuit 24 as a vertical drive output via the vertical drive circuit of the deflection signal processing circuit 11, and causes a vertical deflection current to flow through the vertical winding 1s25 of DY. next,
R,G.
B信号入力端子から入力された映像信号は、RlG、B
の映像出力トランジスタ42,49.56のベースに各
々加えられ数10vに増幅されて受像管61のカソード
に加えられた画面上に表示される。又、FBT21の低
圧巻線の出力は水平帰線消去信号として抵抗28.結合
コンデンサ29゜ダイオード30を経て帰線消去トラン
ジスタ360ベースに、垂直出力回路24からの垂直帰
線消去信号も抵抗31.ダイオード32を経て帰線消去
トランジスタ36のベースに加えられ、帰線消去トラン
ジスタ36のエミッタより帰線消去信号として取り出さ
れ水平、垂直偏向の帰線期間にR,G、Bの映像出力ト
ランジスタ42,49゜56のエミッタ電圧を上昇させ
、それにより受像管61のカソード電圧を上昇させて電
子ビームを遮断し帰線が出るのを妨いでいる。The video signal input from the B signal input terminal is RlG,B
The voltage is applied to the bases of the video output transistors 42, 49, and 56 respectively, amplified to several tens of volts, and displayed on the screen applied to the cathode of the picture tube 61. Also, the output of the low voltage winding of the FBT 21 is connected to the resistor 28 as a horizontal blanking signal. The vertical blanking signal from the vertical output circuit 24 is also connected to the resistor 31. It is applied to the base of the blanking transistor 36 via the diode 32, and is taken out as a blanking signal from the emitter of the blanking transistor 36, and is applied to the R, G, B video output transistors 42, during the blanking period of horizontal and vertical deflection. The emitter voltage of 49.degree.
発明が解決しようとする課題
しかしながら、上記のような構成に於いては、キーバッ
ト3より制御部4に電源オフの命令を入力した場合、制
御部4より電源部2にPC信号が供給されモニタ一部5
の交流電圧が遮断され、同時に制御部4からモニタ一部
5に供給されている映像信、号と同期信号も停止する。Problems to be Solved by the Invention However, in the above configuration, when a command to turn off the power is input from the key bat 3 to the control section 4, a PC signal is supplied from the control section 4 to the power supply section 2, and the monitor is turned off. Part 5
The alternating current voltage is cut off, and at the same time, the video signal, signal, and synchronization signal supplied from the control section 4 to the monitor section 5 are also stopped.
従って、モニター用電源6も停止し、偏向信号処理回路
11に直流電圧(+81)を印加している平滑フィルタ
ーの平滑用コンデンサ10に蓄積された電荷により、偏
向信号処理回路11内部の水平、垂直出力回路はフリー
発振を行いDYの水平巻線22.垂直巻線25に偏向電
流が流れ、同時に受像管61のアノード電極に蓄積され
た電荷が放電され画面上に白ラスターとなって表示され
平滑フィルタ10の電圧低下と共に振幅が小さくなり動
作が停止する。その為、キーバット3より制御部4に電
源オフの命令が入力された後に画面が白く光り、その偏
向面積が小さくなって消え、人の網膜に残像が残るとい
う問題点を有していた。Therefore, the monitor power supply 6 is also stopped, and the charge accumulated in the smoothing capacitor 10 of the smoothing filter that applies the DC voltage (+81) to the deflection signal processing circuit 11 causes horizontal and vertical The output circuit performs free oscillation and connects the DY horizontal winding 22. A deflection current flows through the vertical winding 25, and at the same time, the charges accumulated in the anode electrode of the picture tube 61 are discharged and displayed as a white raster on the screen.As the voltage of the smoothing filter 10 decreases, the amplitude decreases and the operation stops. . Therefore, after a command to turn off the power is input from the key bat 3 to the control section 4, the screen glows white, the deflection area of which becomes smaller and disappears, leaving an afterimage on the human retina.
課題を解決するための手段
この課題を解決するために、本発明の映像出力回路は、
帰線消去トランジスタの負荷抵抗の両端にスイッチング
素子を接続し、そのスイッチング素子に電源スイッチの
オン、オフに連動してロー。Means for Solving the Problem In order to solve this problem, the video output circuit of the present invention has the following features:
A switching element is connected across the load resistor of the blanking transistor, and the switching element goes low in conjunction with the on/off of the power switch.
ハイの制御信号を印加し、電源オフ時にスイッチング素
子をオンにして負荷抵抗を短絡させるようにする構成を
備えたものである。This device has a configuration in which a high control signal is applied to turn on the switching element and short-circuit the load resistance when the power is turned off.
作用
本発明は、上記した構成によって、キーバットより制御
部に電源オフの信号が入力された場合に於いて、偏向信
号処理回路に直流電圧(+81)を印加しているフィル
ター回路の平滑コンデンサの放電時間による発振回路停
止までのタイムラグにより、受像管のアノード電極の電
荷の放電により画面が白(光り人の網膜に残像として残
るのを、帰線消去トランジスタの負荷抵抗の両端にスイ
ッチング素子を接続し、そのスイッチング素子に電源ス
イッチのオン、オフに連動してロー、ハイの信号を印加
することにより、電源オフと同時に導通させ負荷抵抗を
短絡し映像出力トランジスタのエミッタ電圧を上昇させ
受像管の電子ビームを遮断することで、受像管のアノー
ド電極から放電される電荷を減少させ人の網膜に残像と
して残るのを防止する。According to the above-described configuration, the present invention prevents the smoothing capacitor of the filter circuit applying DC voltage (+81) to the deflection signal processing circuit from discharging when a power-off signal is input from the key bat to the control unit. Due to the time lag until the oscillation circuit stops, the charge on the anode electrode of the picture tube is discharged, causing the screen to turn white (glowing), which remains as an afterimage on the human retina. By applying low and high signals to the switching element in conjunction with the on and off of the power switch, it becomes conductive at the same time as the power is turned off, short-circuiting the load resistor, increasing the emitter voltage of the video output transistor, and increasing the voltage of the picture tube's electrons. By blocking the beam, the charge discharged from the anode electrode of the picture tube is reduced, and it is prevented from remaining as an afterimage on the human retina.
実施例
以下本発明の実施例の映像出力回路について図面を参照
しながら説明する。Embodiments Hereinafter, video output circuits according to embodiments of the present invention will be described with reference to the drawings.
第1図は本発明の一実施例における映像出力回路の回路
図である。FIG. 1 is a circuit diagram of a video output circuit in one embodiment of the present invention.
第1図に於いて、6はモニター用電源、7゜8.10.
27は電解コンデンサ、9,13゜14.1?、28.
31,33,34.40゜41.44,47.48.5
0,51,54゜55.58は抵抗、11は偏向信号処
理回路、12は同期信号入力端子、15,18,36゜
42.49.56はトランジスタ、16は水平ドライブ
トランス、19は水平共娠コンデンサ、20はダンパー
ダイオード、21はFBT、22はDYの水平巻線、2
3は8字補正コンデンサ、24は垂直出力回路、25は
DYの垂直巻線、26.30.32はダイオード、29
,46゜53.60はセラミックコンデンサ、43,4
5゜51.57.59はVR161は受像管テ以上ハ第
3図の構成と同じものである。In Figure 1, 6 is a monitor power supply, 7°8.10.
27 is an electrolytic capacitor, 9,13°14.1? , 28.
31,33,34.40°41.44,47.48.5
0, 51, 54° 55.58 is a resistor, 11 is a deflection signal processing circuit, 12 is a synchronization signal input terminal, 15, 18, 36° 42.49.56 is a transistor, 16 is a horizontal drive transformer, 19 is a horizontal common 20 is a damper diode, 21 is an FBT, 22 is a DY horizontal winding, 2
3 is a figure 8 correction capacitor, 24 is a vertical output circuit, 25 is a DY vertical winding, 26.30.32 is a diode, 29
, 46° 53.60 is a ceramic capacitor, 43,4
5°51.57.59 The VR 161 has the same structure as shown in FIG. 3 except for the picture tube.
62はコントローラIC163はPC信号出力端子、6
4.65は抵抗、66はトランジスタ、67は+5v電
圧端子でPC信号出力端子63は抵抗64を介してトラ
ンジスタ66のベースへと接続されている。又トランジ
スタ66のコレクタは抵抗65を介して+5v電圧端子
に接続され、以上の回路は制御部4の中に構成されてい
る。62 is a controller IC 163 is a PC signal output terminal, 6
4.65 is a resistor, 66 is a transistor, 67 is a +5V voltage terminal, and the PC signal output terminal 63 is connected to the base of the transistor 66 via a resistor 64. Further, the collector of the transistor 66 is connected to the +5V voltage terminal via the resistor 65, and the above circuit is configured in the control section 4.
68.69,71.72は抵抗、70.73はトランジ
スタ、74は直流電圧(+84)印加端子で抵抗68は
トランジスタ66のコレクタをトランジスタ70のベー
スに接続している。又、トランジスタ70のコレクタは
抵抗69を介して直流電圧(+B4)印加端子74と抵
抗71を介してトランジスタ73のベースへと接続され
ている。トランジスタ73のコレクタは抵抗72を介し
て直流電圧(+84)印加端子に接続され、以上の回路
は電源部2の中に構成されている。68, 69, 71, 72 are resistors, 70, 73 are transistors, 74 is a DC voltage (+84) application terminal, and resistor 68 connects the collector of transistor 66 to the base of transistor 70. Further, the collector of the transistor 70 is connected to a DC voltage (+B4) application terminal 74 via a resistor 69 and to the base of a transistor 73 via a resistor 71. The collector of the transistor 73 is connected to a DC voltage (+84) application terminal via a resistor 72, and the above circuit is configured in the power supply section 2.
75は抵抗、76は本発明の特徴であるところのトラン
ジスタで抵抗75はトランジスタ73のコレクタをトラ
ンジスタ76のベースに接続し、トランジスタ76のコ
レクタとエミッタはトランジスタ36の負荷抵抗34の
両端に接続され、以上の回路はモニタ一部5の中に構成
されている。75 is a resistor, 76 is a transistor which is a feature of the present invention, and the resistor 75 connects the collector of the transistor 73 to the base of the transistor 76, and the collector and emitter of the transistor 76 are connected to both ends of the load resistor 34 of the transistor 36. , the above circuit is configured in the monitor part 5.
以上のように構成された映像出力回路について、以下第
1図、第2図を用いてその動作を説明する。The operation of the video output circuit configured as described above will be described below with reference to FIGS. 1 and 2.
先ず、キーバット3より制御部4に電源オンの命令が入
力されると、CRTコントローラIC62のPC信号出
力端子63からハイの信号が出力されトランジスタ66
オン、70オフ、73オンとなる。そのためトランジス
タ73のコレクタ電圧はVcg73(sat)となり、
トランジスタ76のベースに抵抗75を介して印加され
トランジスタ76はオフとなる。従って、FBT21及
び垂直出力回路24から取り出された水平及び垂直帰線
消去信号は帰線消去トランジスタ36のベースに印加さ
れ帰線消去トランジスタ36のエミッタより帰線消去信
号として取り出され、R2G、Bの映像出力トランジス
タ42.49.56のエミッタ電圧を上昇させ、それに
より受像管61のカソード電圧を上昇させて電子ビーム
を遮断し帰線消去を行っている。次に、キーバット3よ
り制御部4に電源オフの命令が入力されると、CRTコ
ントローラIC62のPC信号出力端子63からローの
信号が出力され、トランジスタ66オフ、70オン、7
3オフとなり直流電圧(+84)印加端子74より抵抗
72.75を介してトランジスタ76のベースに電圧が
印加される。そのため、キーバット3からの電源オフ命
令に連動してトランジスタ76は導通し帰線消去トラン
ジスタ36の負荷抵抗34で瞬間的に短絡され、帰線消
去トランジスタ36のエミッタ電圧が(直流電圧(+B
3)−VcI!76 (sat)lとなり、R,G、B
の映像出力トランジスタ42゜49.56のエミッタ電
圧が上昇し、受像管61のカソード電圧も上昇し電子ビ
ームは遮断され受像管61のアノード電極に蓄積された
電荷の放電を減少させることができる。First, when a power-on command is input from the key bat 3 to the control unit 4, a high signal is output from the PC signal output terminal 63 of the CRT controller IC 62, and the transistor 66
On, 70 off, 73 on. Therefore, the collector voltage of transistor 73 becomes Vcg73 (sat),
The voltage is applied to the base of the transistor 76 via the resistor 75, and the transistor 76 is turned off. Therefore, the horizontal and vertical blanking signals taken out from the FBT 21 and the vertical output circuit 24 are applied to the base of the blanking transistor 36 and taken out from the emitter of the blanking transistor 36 as blanking signals, and the The emitter voltage of the video output transistors 42, 49, 56 is increased, thereby increasing the cathode voltage of the picture tube 61, thereby blocking the electron beam and performing blanking. Next, when a command to turn off the power is input from the key bat 3 to the control unit 4, a low signal is output from the PC signal output terminal 63 of the CRT controller IC 62, and the transistors 66 are turned off, 70 is turned on, and 7
3 is turned off, and a voltage is applied from the DC voltage (+84) application terminal 74 to the base of the transistor 76 via the resistor 72.75. Therefore, in conjunction with the power off command from the key bat 3, the transistor 76 becomes conductive and is instantaneously short-circuited by the load resistor 34 of the blanking transistor 36, and the emitter voltage of the blanking transistor 36 becomes (DC voltage (+B
3)-VcI! 76 (sat)l, R, G, B
The emitter voltage of the video output transistor 42, 49, 56 increases, the cathode voltage of the picture tube 61 also increases, the electron beam is blocked, and the discharge of the charges accumulated in the anode electrode of the picture tube 61 can be reduced.
以上のように、本実施例によれば、キーバットから電源
オフの命令が入力された直後、帰線消去トランジスタの
負荷抵抗を短絡させることにより、R,G、Bの映像出
力トランジスタのエミッ ・夕電圧を上昇させ受像管6
1のカソード電圧を上昇させることで、受像管61のア
ノード電極からの電荷の放電により瞬間的に画面が白く
光るのを軽減することができ、人の網膜に残像として残
るのを防止することができる。As described above, according to this embodiment, immediately after a command to turn off the power is input from the keypad, by shorting the load resistance of the blanking transistor, the emitters of the R, G, and B video output transistors are reduced. Increase the voltage and the picture tube 6
By increasing the cathode voltage of 1, it is possible to reduce the instantaneous white flashing of the screen due to discharge of charge from the anode electrode of the picture tube 61, and to prevent it from remaining as an afterimage on the human retina. can.
発明の効果
本発明によれば、帰線消去トランジスタの負荷抵抗の両
端にスイッチング素子のコレクタとエミッタとを接続し
、前記スイッチング素子に電源スイッチのオン、オフに
連動してロー、ハイの信号を印加することにより、電源
オフと同時に前記スイッチング素子を導通させ負荷抵抗
を短絡し、映像出力トランジスタのエミッタ電圧を上昇
させ、受像管の電子ビームを遮断することにより、キー
バットから制御部に電源オフの命令が入力された場合に
於いて、受像管のアノード電極に蓄積された電荷の放電
により画面が白く光り人の網膜に残像として残るのを防
止することができ、その実用的効果は大なるものである
。Effects of the Invention According to the present invention, the collector and emitter of a switching element are connected to both ends of a load resistance of a blanking transistor, and low and high signals are transmitted to the switching element in conjunction with on and off of a power switch. When the power is turned off, the switching element is made conductive and the load resistance is short-circuited, the emitter voltage of the video output transistor is increased, and the electron beam of the picture tube is cut off. When a command is input, the electric charge accumulated in the anode electrode of the picture tube is discharged, causing the screen to glow white and preventing it from remaining as an afterimage on the human retina, which has a great practical effect. It is.
第1図は本発明の一実施例におけるモニター一体型キャ
プテン端末のモニタ一部の回路図、第2図、第3図は従
来例のモニター一体型キャプテン端末のブロック図及び
モニタ一部の回路図である。
2・・・・・・電源部、3・・・・・・キーバット、4
・旧・・制御部、5・・・・・・モニタ一部、9,28
,31,33゜34.64,65,68.69.71,
72゜75・・・・・・抵抗、10・・・・・・電解コ
ンデンサ、11・・・・・・偏向信号処理回路、24・
・・・・・垂直出力回路、29・・・・・・セラミック
コンデンサ、30.32・・・・・・ダイオード、36
.42.49.56・・・・・・トランジスタ、35・
・・・・・直流電圧(+B3)印加端子、61・・・・
・・受像管、62・・・・・・CRTコントローラIC
163・・・・・・PC信号出力端子、67・・・・・
・+5V電圧端子、74・・・・・・直流電圧(+84
)印加端子。Fig. 1 is a circuit diagram of a part of the monitor of a captain terminal with integrated monitor according to an embodiment of the present invention, and Figs. 2 and 3 are a block diagram and a circuit diagram of part of the monitor of a conventional captain terminal with integrated monitor. It is. 2...Power supply section, 3...Key bat, 4
・Old...control unit, 5...part of monitor, 9,28
,31,33゜34.64,65,68.69.71,
72゜75... Resistor, 10... Electrolytic capacitor, 11... Deflection signal processing circuit, 24...
... Vertical output circuit, 29 ... Ceramic capacitor, 30.32 ... Diode, 36
.. 42.49.56...Transistor, 35.
...DC voltage (+B3) application terminal, 61...
...Picture tube, 62...CRT controller IC
163...PC signal output terminal, 67...
・+5V voltage terminal, 74...DC voltage (+84
) application terminal.
Claims (1)
グ素子を接続し、前記スイッチング素子に電源スイッチ
のオン、オフに連動してロー、ハイの信号を印加するこ
とにより、電源オフと同時に前記スイッチング素子を導
通させ負荷抵抗を短絡し、映像出力用トランジスタのエ
ミッタ電圧を上昇させ、受像管の電子ビームを遮断する
ように構成したことを特徴とする映像出力回路。By connecting a switching element to both ends of the load resistance of the blanking transistor and applying low and high signals to the switching element in conjunction with turning on and off the power switch, the switching element can be turned on at the same time as the power is turned off. A video output circuit characterized in that the video output circuit is configured to conduct, short-circuit a load resistor, increase an emitter voltage of a video output transistor, and block an electron beam from a picture tube.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13490589A JPH02311888A (en) | 1989-05-29 | 1989-05-29 | Video output circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13490589A JPH02311888A (en) | 1989-05-29 | 1989-05-29 | Video output circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02311888A true JPH02311888A (en) | 1990-12-27 |
Family
ID=15139271
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13490589A Pending JPH02311888A (en) | 1989-05-29 | 1989-05-29 | Video output circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02311888A (en) |
-
1989
- 1989-05-29 JP JP13490589A patent/JPH02311888A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2598053B2 (en) | Deflection circuit for video equipment | |
JP2845879B2 (en) | Video equipment | |
US4829214A (en) | Cathode ray tube degaussing control circuit | |
JP3571086B2 (en) | Power supply for television equipment | |
US4649325A (en) | Scanning CRT control system | |
US5677730A (en) | Spot elimination circuit for a cathode ray tube | |
US4731564A (en) | Service switch for video display apparatus | |
JPH0511468B2 (en) | ||
KR100270948B1 (en) | Dynamic focusing apparatus for cathode-ray tube display | |
KR100239076B1 (en) | Voltage booster for crt electrode supply | |
JPH02311888A (en) | Video output circuit | |
JP2561068B2 (en) | Deflection device | |
KR20000017145A (en) | High-voltage power supply for video display apparatus | |
JP3473962B2 (en) | Power supply for cathode ray tube | |
US3430096A (en) | Horizontal flyback sweep system | |
JPH02174468A (en) | Power unit for television display device | |
JP3120850B2 (en) | Television equipment power supply | |
JPS6138671B2 (en) | ||
JPS6025177Y2 (en) | television receiver | |
KR100548749B1 (en) | Charge controlled raster correction circuit | |
US6661188B2 (en) | Cathode ray tube filament voltage control with a multifrequency deflection scanner | |
EP1091569A2 (en) | Raster distortion correction circuit | |
JPS62295Y2 (en) | ||
JPS6035320Y2 (en) | Horizontal output circuit of television receiver | |
JPH083100Y2 (en) | Focus control device |