JPH02295313A - Logical computing element and controller using the same element - Google Patents

Logical computing element and controller using the same element

Info

Publication number
JPH02295313A
JPH02295313A JP11693989A JP11693989A JPH02295313A JP H02295313 A JPH02295313 A JP H02295313A JP 11693989 A JP11693989 A JP 11693989A JP 11693989 A JP11693989 A JP 11693989A JP H02295313 A JPH02295313 A JP H02295313A
Authority
JP
Japan
Prior art keywords
output
input
switching element
circuit
section
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11693989A
Other languages
Japanese (ja)
Other versions
JP2774310B2 (en
Inventor
Norihiro Asada
浅田 規裕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Signal Co Ltd
Original Assignee
Nippon Signal Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Signal Co Ltd filed Critical Nippon Signal Co Ltd
Priority to JP11693989A priority Critical patent/JP2774310B2/en
Publication of JPH02295313A publication Critical patent/JPH02295313A/en
Application granted granted Critical
Publication of JP2774310B2 publication Critical patent/JP2774310B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

PURPOSE:To reduce the size and price of the computing element and to improve its function by utilizing an AC electric signal or intermittent light as an input signal. CONSTITUTION:When energy is inputted to two input circuits la and 1b of an input part 1 at the same time, one output circuit 2a turns on and the other output circuit 2b turns off. Therefore, a posture or negative source voltage is outputted to the output terminal of an output part 2. Further, when the energy is inputted to neither of the two input circuits 1a and 1b of the input part 1, the input circuits 1a and 1b turn off, and consequently one output circuit 2a of the output part 2 turns off and the other output circuit 2b turns on. The negative or positive source voltage is therefore outputted to the output terminal of the output part 2 and when an ON-OFF alternating input is supplied to the two input circuits 1a and 1b at the same time, an alternating output synchronized with the input is obtained at the output terminal. Consequently, the size and price are reduced and the function is improved.

Description

【発明の詳細な説明】 《産業上の利用分野》 本発明は、フェールセーフな論理演算器及び同演算器を
用いた制御装置に関するものである. 《従来の技術》 近年、非常に多くの分野で、安全を考慮した機器の使用
が増えている.人間による操作には必ず誤りがあるから
、誤操作による事故を未然に防止することは非常に重要
である.そのためには、安全情報を確実に、しかも誤り
なく処理できる演算器が不可欠となる.この安全情報を
取り扱う演算器の構成部品がたとえ故障しても、機器の
現在の状態を安全側に制御するフェールセーフな処理を
する演算器の構成と、機器の構造そのものをフェールセ
ーフな構造とすることで、安全を考慮した機器が実現で
きる. 従来、このフェールセーフな論理演算器としては、鉄道
信号における機器に使用されている信号用継電器が代表
的なものである.信号用継電器は、フェールセーフな演
算器として、種々の工夫がなされ、実績もある.この信
号用継電器は、停電、断線、電圧降下等に備えて、原則
として無励磁状態を安全側として回路を組めるような特
別な工夫がしてあり、誤った出力が絶無であるからであ
る.また、信号用継電器の機能を電子回路で実現するこ
とも可能である.例えば、特開昭60−68719号公
報に記載されたフェールセーフ論理回路がある.しかし
、この論理回路のように半導体素子を使用するときは、
短絡故障と開放故障の両方を考慮しなければならないた
め、トランジスタ等の素子を発振状態として、その素子
が故障していないことを確認しつつ、演算をする工夫を
しなければならない.《発明が解決しようとする問題点
》 信号用継電器は、機械式接点を使用しているため、故障
時に安全側へ確実に状態が遷移する工夫をするために製
作が難しく、あまり小型化できず、また高価である.し
かし、信号用継電器を駆動するための電力を入力信号と
して使用するので、電磁誘導ノイズによる誤動作が絶無
である長所を有する. 一方、上記フェールセーフ論理回路(特開昭60−68
719号)は、信号用継電器よりも低価格で小型である
が、入力信号として回路を駆動する電力を使用するわけ
ではないので、信号伝送路の電磁誘導ノイズの影響を考
慮すれば、あまり長距離には向いていない.例えば、フ
ェールセーフな論理積演算器は、安全確認信号と動作゛
要求信号との論理積で動作許可信号を出力するが、素子
の故障等で動作許可信号は当然誤って出力されることは
なく、稼働率はフェールセーフでない演算器と比較して
低下する.!磁誘導ノイズの発生の可能性が高い場所で
は、確かに入力レベルに上下のしきい値を設定してある
ので、電磁誘導ノイズによって誤動作をすることはない
が、ノイズが混入する度に安全側へ状態が遷拶するので
、稼働率が低下するのは避けられない.また、直流一交
流一直流の変換を各演算器において行うので、演算速度
は制限され、高速な演算にも向いていない.さらに、直
流交流、交流一直流の変換を実現するために、半導体素
子の使用量が多くなり複雑な回路とならざるを得ない. こうして、本発明は入力信号として交流電気信号又は断
続光を利用することにより、フェールセーフ性の保持、
演算器の小型化、低価格化、耐電磁誘導ノイズ性の向上
、演算器構成の簡素化による信頼性の向上、高lii!
働率化、演算及び信号伝送の高速化等の要求に応えうる
フェールセーフな論理演算器及び同演算器を用いた制御
装置を提供することを目的とする, 《問題点を解決するための手段》 上記課題を解決するため、第一発明に係る論理演算器は
、 (イ)正負の電源電圧の間に並列接続された入力部と出
力部とを有し、 (口)前記入力部は、入力エネルギーにより動作される
スイッチング素子と抵抗素子とを直列接続してなる二つ
の入力回路を直列接続するとともに、両人力回路の中間
点を接地して構成してあること、 (ハ)前記出力部は、スイッチング素子からなる二つの
出力回路を直列接続するとともに、両出力回路の中間点
に出力端子を接続して楕成してあること、 (二)前記入力部と前記出力部は、電源電圧の正負に関
して同一側の入力回路と出力凹路同志において、入力回
路のスイッチング素子と抵抗素子との中間点と前記出力
回路のスイッチング素子の制131l端子とが接続され
ていること、 を特徴とする. また、第二発明に係るフェールセーフな制御装置は、第
一発明に係る論理演算器の出力部の出力端子を後段のス
イッチング素子の制御端子に接続し、その後段のスイッ
チング素子を負荷と電源に対して直列接続したことを特
徴とする. さらに、第三発明に係る論理演算器は、(イ)正負の電
源電圧の間に並列接続された入力部と出力部を有し、 《口)前記入力部は、スイッチング素子と抵抗素子とを
直列接続して構成されていること、 (ハ)前記出力部はスイッチング素子からなる二つの出
力回路を直列接続して構成されていること、 (二)前記入力部のスイッチング素子と抵抗素子との中
間点と、前記各出力回路のスイッチング素子の制御端子
との間が接続されていること、 を特徴とする. そして、第四発明に係るフェールセーフな制御装置は、
第三発明に係る論理和′7i4算器の出力部の出力端子
を後段のスイッチング素子の制aui:t子に接続し、
その後段のスイッチング素子を負荷と電源に対して直列
接続してなることを特徴とする. 《作用》 第一発明に係る論理演算器においては、入力部の二つの
入力回路に同時にエネルギーが入力するときは、各入力
回路がオンする.これに基いて一方の出力回路はオンで
、他方の出力a路はオフ状態となる.従って、出力部の
出力端子には正又は負の電源電圧が出力する. また、入力部の二つの入力回路のいずれにもエネルギー
が入力しない場合は、各入力回路はオフの状態になる.
これに基いて出力部の一方の出力回路はオフで、他方の
出力回路はオン状態となる.従って、出力部の出力端子
には負又は正の電源電圧が出力する.こうして、二つの
入力回路に同時にオン・オフの交番入力があると、出力
端子には、入力に同期した交番出力が得られる. 第二発明に係る制御装置では、上記論理演算器の出力端
子の後段に負荷に直列接続したスイッチング素子を結合
したものであるから、入力部の二つの入力回路に同時に
交番入力があるときのみ、前記スイッチング素子がスイ
ッチング動作して負荷を動作させる. 第三発明に係る論理和演算器では、入力部のスイッチン
グ素子がオンされた場合は、出力部の一方の出力回路は
オン、他方の出力回路はオフの状態となり、出力端子に
は正又は負の電圧が出力する.入力部のスイッチング素
子がオフの場合は、出力部の一方の出力回路はオフ、他
方の出力回路はオンとなり、出力端子には負又は正の電
圧が出力する.従って、入力部に多系統の信号源のうち
一つからでも交番入力がある場合は、出力端子に入力に
同期した交番出力が得られる.第四発明に係る制御装置
では、上記論理和演算器の出力端子の後段に負荷に直列
接続したスイッチング素子を結合したものであるから、
入力部の入力回路に交番入力があるときのみ、前記スイ
ッチング素子がスイッチング動作して負荷を動作させる
. 《実施例》 次に、本発明の実施例を、図面を参照しながら説明する
. 第一発明による論理演算器は、第1図に示すように、こ
の演算器を動作させるための正負の電源電圧Vh,V1
の間に入力部1と出力部2とを並列接続し、入力部1は
、エネルギー人力INI ,IN2により動作されるス
イッチング素子と抵抗素子とを直列接続してなる入力回
路1a,lbを直列接続するとともに、その両入力回路
の中間点を接地して構成し、また、出力部2は、電気信
号の入力により動作されるスイッチング素子からなる出
力回路2a,2bを直列接続するとともに、両出力回路
の中間点に出力端子OUTを接続して構成し、さらに、
入力部1と出力部2は、電源電圧の正負に間して同一側
の回路1a,2a、lb,2bにおいて、入力回路のス
イッチング素子と抵抗素子との中間点と出力回路のスイ
ッチング素子の制御端子とを接続して構成されている. 上記中間点とは、正負の電源電圧に関して電気的中点を
意味するものではない.電気的には、入力状態に応じて
正側と負側に振れれば、多少のバラツキがあっても良い
. この論理演算器は、入力エネルギーとして電気エネルギ
ーと光エネルギーのいずれも使用可能であるが、いずれ
のエネルギを用いるかにより、上記入力回路1a,lb
の具体的構成が異なる.以下に分脱する. 第一実施例 第2図は、入力エネルギーとして電気エネルギーを用い
る場合の実施例を示す.以下に、これについて詳述する
. 入力部1を構成する入力回路1aは、Pゲートサイリス
タTHPと抵抗素子R1とで、入力回路1bはNゲート
サイリスタTHNと抵抗素子R2とでそれぞれ梢成され
ている.また、出力回路2aはPNPトランジスタTR
.と抵抗素子RSとで、出力回路2bはNPNトランジ
スタTR2と抵抗素子Rsとでそれぞれ構成されている
. この実施例では、定められた周波数の交番エネルギーを
論理の″1″とする.論理″1″は、構成素子の故障に
よる誤りを含まないものとして扱う.その他の状態は、
構成素子の故障による誤りを含んでいる可能性のある論
理″0″として扱うことで、フェールセーフな論理演算
が実現できる. 入力回#!1aのPゲートサイリスタTHPは、カソー
ド電位に対してゲート電位を高くした場合にオン状態と
なり、逆に、ある程度以上の速度でゲート電位をカソー
ド電位より低い電位にすることによってオフ状態となる
.オン状態の時には、保持電流以上の電流を確保するよ
うに抵抗素子R1の抵抗値を決定してあり、オン状態が
ラッチされる.すなわち、サイリスタTHPのゲートに
、そのカソード電位を基準とする交番入力があるときの
み、スイッチングする. また、入力回路1bのNゲートサイリスタTHNは、P
ゲートサイリスタTHPと相補的な動作をするため、ア
ノード電位を基準とする交番入力があるときのみスイッ
チングし、抵抗素子R2の抵抗値も抵抗素子R1と同様
に設定されている. 電源電位はVh>Vm(接地電位》〉V1となるように
設定してあり、出力部の抵抗素子RI1,R.の抵抗値
の比は、トランジスタT R s とTR2が同時にオ
ン状態にある時、出力端子OUTの電位がVmと等しく
なるように設定されている. 上記梢成による作用は、入力部に同時に負の電位が入力
された場合は、入力部のサイリスタTHPはオフ、TH
Nはオン状態にあり、出力部のトランジスタT R s
はオフ状態となり、トランジスタTR2はオン状態にな
るから、接地電位Vmに対する出力信号OtJTの電位
はV1となる. これに対して、入力部に同時に正の電位が入力された場
合は、サイリスタTHPはオン、THNはオフとなり、
トランジスタT R 1はオン状態、T R 2はオフ
状態であるから、出力信号OUTの電位はvhとなる. 従って、THPとTHNを常に違う状態にすることによ
って、すなわち、入力IN1とIN2に同期した論理“
1“が同時に入力された場合は、出力端子OUTに接地
電位Vmに対する交番出力が得られるから、演算結果と
して論理“1”が出力される. 前記以外の組合せの入力信号の場合、あるいは、構成要
素の故障よる場合の出力信号は、電位Vmに対して必ず
片側の電位しか取り得ないく論理“0”が出力される.
》ことは、演算器の構成が簡素ななめ、全ての場合につ
いて考察すれば明白である. 例えば、トランジスタTRIが常にオン状態で、トラン
ジスタTR2がオン・オフ状態になるときは、出力OU
TはそれぞれVM,vhとなり、Vl側の電位は出力さ
れない.また、トランジスタTR1が常にオフ状態で、
T R zがオン・オフ状態となるときは、出力OUT
はそれぞれVm,Vfとなり、vh側の電位は出力され
ない. 上述のように、この実施例は、入力信号として定められ
た周波数の交番エネルギーを入力し、なんら整流などの
エネルギー変換を行うことなく論理積演算を行ない、入
力信号に同期した出力信号を交番エネルギーとして出力
するフェールセーフな論理積演算を行なう論理積演算器
の提供を可能にする. また、エネルギー人力IN.とIN2をワイヤードオア
接続することにより、多入力の論理和演算も実現できる
. 第3図は、上記論理演算器を用いて、フ工一ルセーフな
論理演算機能を有するエネルギー制御装置を構成した一
実施例である.ここでも、論理′1″と論理“0″につ
いては、第2図の場合と同一であるとする. 第3図において、THPaは、前記論理演算器の出力信
号OUTにより動作されるスイッチング素子であるPゲ
ートサイリスタであり、カソード電位はVmに対するゲ
ートの交番入力(論理演算器の出力が論理“1”の場合
)によってのみスイッチングする,Vcは負荷しにエネ
ルギーを供給する電源電位である.使用するサイリスタ
がPゲートの場合は、Vc>Vmなる関係に、Nゲート
の場合はVc<Vmなる関係に設定する. このスイッチングパルスを、例えば絶縁トランスの1次
側に入力し、2次側に出力されるパルスを整流すれば、
フェールセーフな直流電源とすることができる. また、上記フェールセーフ論理回路(特開昭60−68
719)に見られるような容1結合を使用した整流回路
で倍電圧整流を行っても良い.つまり、サイリスタTH
Paがスイッチングしている場合にのみエネルギーが出
力されるようにすれば、フェールセーフなエネルギー#
御が実現される. 第二実施例 第4図は、第1図におけるフェールセーフな論理演算器
の入力エネルギーとして光エネルギーを用いる場合の実
施例を示すものであり、第4図では、論理演算器とその
論理演算器を用いたエネルギー制御装置を、合わせて示
している. この実施例においては、定められた周波数の断続光PH
I,PH2を論理の“1”とする.論理“1”は、構成
素子の故障による誤りを含まないものとして扱う.その
他の状態は、構成素子の故障による誤りを含んでいる可
能性のある論理“O”として扱うことで、フェールセー
フな論理演算が実現できる.電源電位は、Vh>Vm>
Vj!の関係とされている.VCは、負荷Lにエネルギ
ーを供給する電源電位である(使用するサイリスタがP
ゲートの場合は、V c > V mなる関係に設定さ
れる.) この実施例では、入力部の入力回路1a1bのスイッチ
ング素子としてフォトトランジスタP T s , P
 T zが用いられている点を除くと、他の構成は、第
一実施例のものと同一である. 入力部のフォトトランジスタPT1 PTzに信号光が同時に入射することによって、P T
 s , P T 2が同時にオンする.出力部のスイ
ッチングトランジスタTR.のベース電位は、ほぼ正の
電源電位vhとなり、TR.はオンする.同時に、TR
2のベース電位はほぼ負の電源電位viとなり、TR2
はオフする,TR.がオンして、TR2がオフすると、
サイリスタT}{Pのゲート電位がカソードの接地電位
Vmよりも高くなるので、サイリスタTHPはオン状態
となる. さらに、両フォトトランジスタPT1 PT2共に信号光が入射しない状態では、p”rt ,
PT2はともにオフ状態にある.スイッチングトランジ
スタTRIのベース電位は接地電位Vmであり、TR1
はオフすると同時に、TR2のベース電位はほぼVmと
なり、TR2はオンする,TRIがオフしてTR2がオ
ンすると、サイリスタTHPのゲート電位はVmとなり
、THPはオフする.以上の動作の連続で、同期した断
続光をフォトトランジスタPT1とPT2に入力するこ
とによってのみ、出力端子OUTには入力した断続光に
同期した出力パルスが得られる.これに対して、例えば
、フォトトランジス夕PT1に断続光が入射し、フォト
トランジスタPT2には直流光が入射している場合を検
討してみる,PTIは断続光が入射しているので、オン
・オフを繰り返す.PT2は直流光が入射しているので
、オンしたままである,PT.がオンで、かつ、PT2
がオンの場合は、TR1とTR2はそれぞれオンしてい
るので、抵抗R,とReの抵抗値の比を1=1としてお
けば、サイリスタTHPのゲート電位はほぼVmであり
、THPの状態が変化する条件とはならない.また、P
T1がオフで、かつ、PT2がオンの場合は、TRIは
オフ、TR2がオンしているので、サイリスタTHPの
ゲート電位は負となり、サイリスタTHPをオフするこ
とができる.しかし、この場合には、THPオンの条件
が成立しないため、THPはスイッチング動作を行なう
ことはできない. このようにフォトトランジスタPT1とP T 2の入
射光のすべての組合せについて検討すれば、サイリスタ
THPのスイッチング動作は、同期した断続光が同時に
PT1とPT2に入力されているときのみであることが
わかる. さらに、この回路のどこかが断線したとしても、サイリ
スタTHPのスイッチング動作を行なうのは不可能であ
る.抵抗素子は、導通故障はなく、断線故障のみである
ことは周知であるから、抵抗器を除くトランジスタ・サ
イリスタが導通故障を起こしても、サイリスタTHPの
スイッチング動作は不可能である. 以上のことから、素子あるいは伝送線路上における故障
による誤りを含まない、定められた断続光を論理“1“
とし、直流光あるいは光のない状態を論理“O”とする
演算ができ、“1″は信頼できるとする安全情報の処理
に適している. 上記の各実施例では、入力部1の各入力回路1a,lb
に、2系統の電気信号又は光信号をそれぞれ入力するこ
とにより論理積演算器として用いた場合について説明し
たが、同一構成で、2系統の電気信号又は光信号をそれ
ぞれ両入力回路!a,lbに入力することにより、この
論理演算器を論理和演算器として用いることが可能であ
る. 第5図は、第三発明に係るフェールセーフ論理和演算器
の基本構成及びその論理和演算器を用いた制御装置の一
例の楕成を示す.この論理和演算器は、この演算器を動
作させるための電源電圧十VccとーVccの間に入力
部IEと出力部2Eを並列接続し、入力部1は、スイッ
チング素子T1と抵抗素子R1と直列接続して楕成し、
出力部2はスイッチング素子と抵抗素子T2 , Rs
 、T3 ,R4を直列接続してなる二つの出力回路2
a,2bを直列接続して構成し、さらに、入力部のスイ
ッチング素子/r1と抵抗素子R1どの中間点と、各出
力回路2a,2bのスイッチング素子T2 ,T3の制
御端子との間を抵抗素子R2を介して接続して楕成して
ある.この論理和演算器でも、入力エネルギーとして電
気エネルギーと光エネルギーのいずれに使用可能である
.第5図は光エネルギーを入力エネルギーに用いる場合
の実施例であるので、入力段のスイッチング素子T1に
は、フォトトランジスタを用いている.入力エネルギー
に電気エネルギーを用いる場合は、このフォトトランジ
スタに代えて、サイリスタを用いれば良いことは、上記
の説明から明らかである. 続いて、第5図の楕成による作用を説明する. フォトトランジスタT1に信号光が入射していない場合
は、トランジスタT2及びT3のベース電位は負の電源
電圧となるので、NPNトランジスタT2はオフ状態で
、PNPトランジスタT3はオン状態である,従って、
出力端子OUTの電位は負の電源電圧とほぼ等しくなる
.従って、出力端子OUTにスイッチング素子としてサ
イリスタT4を接続し、これに負荷Lを接続して構成さ
れた制御装置においては、サイリスタT4はオフ状態と
なる. これに対して、フォトトランジスタT1に信号光が入射
している場合は、トランジスタT2及びT,のベース電
位はほぼ正の電源電圧となるので、NPN}ランジスタ
T2はオン状態、PNPトランジスタT,はオフ状態で
ある.従って、出力端子OUTの電位は正の電源電圧と
ほぼ等しくなる.従って、サイリスタT4はオン状態と
なる. 以上の動作の連続で、断続光を入力信号として使用すれ
ば、入力信号に同期したエネルギーの断続としての出力
信号を得ることができるから、このフォトトランジスタ
T1へ同期した複数の断続光を入力すれば、論理和演算
を実行することができる. そして、この回路において、各トランジスタが短絡故障
あるいは開放故障を起こしても、出力端子OUTにエネ
ルギーの断続としての出力は出ないから、サイリスタT
4をスイッチングさせることは不可能である.また、各
抵抗が開放故障を起こしても、出力端子OUTの電位が
変化することはないから、サイリスタT4をスイッチン
グさせることは不可能である. また、サイリスタT4あるいはサイリスタの負荷Lに故
障があれば、エネルギーの断続としての出力は出ないの
は本回路からは明白であり、フェールセーフな論理和演
算器であると言うことができる. 以上のことから、素子あるいは伝送線路上における故障
による誤りを含まない定められた断続光を論理“1”と
し、それ以外を故障誤りを含む可能性のある論理“0”
とする演算ができ、論理“1”を信頼できる情報とする
安全情報の処理に使用できる. 上記実施例において、出力部のスイッチングトランジス
タはPNP型、NPN型の配置位置を図示の例と逆にす
ることによっても同様に作用することができる. また、制御装置の論理演算器の出力端子の後段に接続さ
れるスイッチング素子は、サイリスタに限定させず、回
路構成がやや複雑になるが、フェールセーフなトランジ
スタの結合回路を用いることもできる. 《発明の効果》 上述のように、第一発明に係る論理演算器によれば、フ
ェールセーフな論理積演算器の小型化と低価格化がもた
らされ、かつ、信号伝送線路での電磁誘導ノイズによる
影響を絶無とし、さらに組み込み装置の高機能化が促進
され、実用的にきわめて有用である.また、入力信号の
入力の仕方により、論理積演算器と論理和演算器のいず
れにも使用できる. さらに、最近の半導体技術の進歩によりワンチップ化す
ることも可能で、複雑な論理の演算器を構成しても、従
来の演算器と比較して著しく小型の演算器が実現できる
るたけてなく、高速の光半導体素子を使用することによ
り、演算速度も通常の制御用コンピュータと同等の速度
まで期待できる. また、第二発明によれば、フェールセーフな制御装置を
提供することができる. さらに、第三発明に係る論理演算器によれば、簡単な構
成でフヱールセーフな論理和演算器を得ることができる
. そして、第四発明によれば、上記第三発明を用いたフエ
ールセーブな制御装置の提供が可能である. 入力部に光センサを用いる場合は、伝送路の故障によっ
て例えば太陽光等の直流光が混入しても誤動作しないよ
うに、あるいは演算器の故障による誤り出力信号を含ま
ない、定められた周波数の断続光を論理“1”とし、故
障時の誤りを含む可能性のある直流光あるいは光がない
状態を論理“0”とすることにより、定められた周波数
の断続光は、自然界にあるいは演算器の設置された環境
に存在しない状態を選択できる.また、光論理演算器を
用いる制御装置においても、前段の演算器の出力段が正
常であると言う確認も同時にできる意味から、故障等の
誤りを含まないと仮定できる.論理“1″と論理“l”
との論埋積を取ることにより、演算器が正常な場合には
論理”1”を、それ以外の入力条件あるいは故障の場合
にはすべて論理″0”を出力することができる.
DETAILED DESCRIPTION OF THE INVENTION <<Industrial Application Field>> The present invention relates to a fail-safe logical arithmetic unit and a control device using the same arithmetic unit. <Prior Art> In recent years, the use of safety-conscious equipment has increased in many fields. Since human operations always involve errors, it is extremely important to prevent accidents caused by erroneous operations. To this end, a computing device that can process safety information reliably and without errors is essential. Even if the component parts of the computing unit that handle this safety information fail, the configuration of the computing unit performs fail-safe processing to safely control the current state of the equipment, and the structure of the equipment itself has a fail-safe structure. By doing so, it is possible to realize equipment that takes safety into consideration. Traditionally, a typical fail-safe logical operation unit is a signal relay used in railway signal equipment. Signal relays have been devised in various ways and have a proven track record as fail-safe computing devices. This is because this signal relay is specially designed so that the circuit can be constructed with the non-excitation state on the safe side, in principle, in case of power outages, disconnections, voltage drops, etc., and there is no possibility of false outputs. It is also possible to implement the function of a signal relay using an electronic circuit. For example, there is a fail-safe logic circuit described in Japanese Patent Laid-Open No. 60-68719. However, when using semiconductor elements like this logic circuit,
Since both short-circuit and open-circuit faults must be taken into account, it is necessary to devise a method to perform calculations while setting elements such as transistors in an oscillating state and making sure that the elements are not faulty. [Problems to be solved by the invention] Since signal relays use mechanical contacts, it is difficult to manufacture them in order to ensure that the state transitions to the safe side in the event of a failure, and it is difficult to miniaturize them. , it is also expensive. However, since the power used to drive the signal relay is used as the input signal, it has the advantage of completely eliminating malfunctions due to electromagnetic induction noise. On the other hand, the above fail-safe logic circuit (Japanese Patent Laid-Open No. 60-68
No. 719) is cheaper and smaller than signal relays, but since it does not use the power to drive the circuit as an input signal, it is not very long, considering the influence of electromagnetic induction noise in the signal transmission path. Not suitable for distance. For example, a fail-safe AND operator outputs an operation permission signal by ANDing a safety confirmation signal and an operation request signal, but the operation permission signal will not be output erroneously due to element failure, etc. , the operating rate is lower than that of non-failsafe computing devices. ! In places where there is a high possibility of magnetic induction noise occurring, upper and lower thresholds are certainly set for the input level, so electromagnetic induction noise will not cause malfunctions, but every time noise enters, it will be on the safe side. As the status changes to , it is inevitable that the operating rate will decrease. Furthermore, since the conversion between DC, AC, and DC is performed in each computing unit, the computing speed is limited, and it is not suitable for high-speed computing. Furthermore, in order to realize direct current/alternate current or alternating current/direct current conversion, a large amount of semiconductor elements are used, making the circuit unavoidable. Thus, the present invention maintains fail-safe properties by using an AC electric signal or intermittent light as an input signal.
Compact computing unit, lower price, improved electromagnetic induction noise resistance, improved reliability due to simplified computing unit configuration, high lii!
《Means for solving problems》 The purpose is to provide a fail-safe logical operation unit and a control device using the same operation unit that can meet the demands for higher efficiency, faster calculation and signal transmission, etc. In order to solve the above problems, a logical operator according to a first invention has: (a) an input section and an output section connected in parallel between positive and negative power supply voltages; (c) The output section is configured by connecting two input circuits in series, each consisting of a switching element operated by energy and a resistance element connected in series, and grounding the intermediate point of both human-powered circuits. , two output circuits each consisting of a switching element are connected in series, and an output terminal is connected to the midpoint of both output circuits in an elliptical configuration; In the input circuit and the output concave path on the same side with respect to positive and negative, the intermediate point between the switching element and the resistance element of the input circuit is connected to the control terminal 131l of the switching element of the output circuit. Furthermore, the fail-safe control device according to the second invention connects the output terminal of the output section of the logical operator according to the first invention to the control terminal of the switching element in the subsequent stage, and connects the switching element in the subsequent stage to the load and the power source. It is characterized by being connected in series. Furthermore, the logic operator according to the third invention has (a) an input section and an output section connected in parallel between positive and negative power supply voltages, and (a) the input section includes a switching element and a resistance element. (c) The output section is configured by connecting two output circuits each consisting of a switching element in series; (2) The switching element and the resistance element of the input section are connected in series. It is characterized in that the intermediate point and the control terminal of the switching element of each of the output circuits are connected. And, the fail-safe control device according to the fourth invention is
Connecting the output terminal of the output part of the OR'7i4 calculator according to the third invention to the control aui:t terminal of the switching element in the subsequent stage,
The feature is that the switching element in the subsequent stage is connected in series with the load and power supply. <<Operation>> In the logical arithmetic unit according to the first invention, when energy is simultaneously input to two input circuits of the input section, each input circuit is turned on. Based on this, one output circuit is turned on and the other output circuit a is turned off. Therefore, a positive or negative power supply voltage is output to the output terminal of the output section. Additionally, if no energy is input to either of the two input circuits in the input section, each input circuit is turned off.
Based on this, one output circuit of the output section is turned off and the other output circuit is turned on. Therefore, a negative or positive power supply voltage is output to the output terminal of the output section. In this way, if two input circuits have alternating inputs that are turned on and off at the same time, an alternating output that is synchronized with the inputs will be obtained at the output terminal. In the control device according to the second aspect of the invention, since the switching element connected in series with the load is coupled to the output terminal of the logical operator, only when there are alternating inputs to the two input circuits of the input section at the same time, The switching element performs a switching operation to operate a load. In the OR operator according to the third invention, when the switching element of the input section is turned on, one output circuit of the output section is turned on and the other output circuit is turned off, and the output terminal has a positive or negative signal. The voltage is output. When the switching element of the input section is off, one output circuit of the output section is off and the other output circuit is on, and a negative or positive voltage is output to the output terminal. Therefore, if the input section receives alternating input from even one of the multiple signal sources, an alternating output synchronized with the input can be obtained at the output terminal. In the control device according to the fourth aspect of the invention, a switching element connected in series with the load is coupled to the rear stage of the output terminal of the logical sum operator.
Only when there is an alternating input to the input circuit of the input section, the switching element performs a switching operation to operate the load. <<Example>> Next, an example of the present invention will be described with reference to the drawings. As shown in FIG. 1, the logic operation unit according to the first invention has positive and negative power supply voltages Vh and V1 for operating this operation unit.
Input section 1 and output section 2 are connected in parallel between the input section 1 and input section 1, and input circuit 1a and lb are connected in series, and input circuit 1a and lb are connected in series with switching elements and resistance elements operated by energy inputs INI and IN2. At the same time, the intermediate point of both input circuits is grounded, and the output section 2 is configured by connecting in series output circuits 2a and 2b consisting of switching elements operated by the input of an electric signal, and connecting both output circuits in series. It is configured by connecting the output terminal OUT to the midpoint of
The input section 1 and the output section 2 are connected to the intermediate point between the switching element and the resistance element of the input circuit and the control of the switching element of the output circuit in circuits 1a, 2a, lb, and 2b on the same side between the positive and negative sides of the power supply voltage. It consists of connecting terminals. The above midpoint does not mean the electrical midpoint with respect to positive and negative power supply voltages. Electrically, there may be some variation as long as it swings to the positive and negative sides depending on the input state. This logical operation unit can use both electrical energy and optical energy as input energy, but depending on which energy is used, the input circuits 1a, lb
The specific structure of the two is different. It is separated as follows. First Embodiment FIG. 2 shows an embodiment in which electrical energy is used as input energy. This will be explained in detail below. The input circuit 1a constituting the input section 1 includes a P-gate thyristor THP and a resistor R1, and the input circuit 1b includes an N-gate thyristor THN and a resistor R2. Moreover, the output circuit 2a is a PNP transistor TR
.. and a resistor element RS, and the output circuit 2b is composed of an NPN transistor TR2 and a resistor element Rs, respectively. In this embodiment, the alternating energy of a predetermined frequency is set to logic "1". Logic "1" is treated as not including errors due to component failures. Other conditions are
Fail-safe logical operations can be realized by treating it as a logic ``0'' that may contain errors due to component failures. Input times #! The P-gate thyristor THP 1a is turned on when the gate potential is made higher than the cathode potential, and is turned off when the gate potential is made lower than the cathode potential at a certain speed. When in the on state, the resistance value of the resistor element R1 is determined to ensure a current greater than the holding current, and the on state is latched. That is, switching occurs only when the gate of the thyristor THP receives an alternating input based on its cathode potential. Further, the N-gate thyristor THN of the input circuit 1b has P
Since it operates complementary to the gate thyristor THP, it switches only when there is an alternating input based on the anode potential, and the resistance value of the resistor R2 is also set to be the same as that of the resistor R1. The power supply potential is set so that Vh>Vm (ground potential)>V1, and the ratio of the resistance values of the output resistor elements RI1, R. , the potential of the output terminal OUT is set to be equal to Vm.The effect of the above-mentioned topology is that when a negative potential is simultaneously input to the input section, the thyristor THP of the input section is turned off, and the thyristor THP of the input section is turned off.
N is in the on state, and the transistor T R s of the output section
is in the off state and the transistor TR2 is in the on state, so the potential of the output signal OtJT with respect to the ground potential Vm becomes V1. On the other hand, if a positive potential is input to the input section at the same time, thyristor THP is turned on and THN is turned off.
Since the transistor T R 1 is in the on state and the transistor T R 2 is in the off state, the potential of the output signal OUT becomes vh. Therefore, by always keeping THP and THN in different states, the logic “
1" are input at the same time, an alternating output with respect to the ground potential Vm is obtained at the output terminal OUT, so a logic "1" is output as the calculation result. In the case of input signals of combinations other than the above, or the configuration In the case of an element failure, the output signal always takes only one potential with respect to the potential Vm, and a logic "0" is output.
》This is obvious when considering all cases since the configuration of the arithmetic unit is simple. For example, when the transistor TRI is always on and the transistor TR2 is on/off, the output OU
T becomes VM and vh, respectively, and the potential on the Vl side is not output. In addition, transistor TR1 is always in an off state,
When T R z is in on/off state, the output OUT
are Vm and Vf, respectively, and the potential on the vh side is not output. As described above, in this embodiment, alternating energy of a predetermined frequency is input as an input signal, and an AND operation is performed without performing any energy conversion such as rectification, and an output signal synchronized with the input signal is converted to alternating energy. This makes it possible to provide an AND operator that performs a fail-safe AND operation that outputs . In addition, Energy Manpower IN. By connecting IN2 and IN2 with a wired OR connection, it is possible to perform a multi-input OR operation. FIG. 3 shows an embodiment of an energy control device having a completely safe logic operation function using the logic operation unit described above. Again, it is assumed that logic '1' and logic '0' are the same as in the case of Fig. 2. In Fig. 3, THPa is a switching element operated by the output signal OUT of the logic operator. This is a P-gate thyristor, and the cathode potential is switched only by the alternating input of the gate to Vm (when the output of the logic operator is logic "1"), and Vc is the power supply potential that supplies energy to the load. If the thyristor to be used is a P-gate, set the relationship such that Vc>Vm, and if it is an N-gate, set the relationship Vc<Vm.For example, input this switching pulse to the primary side of an isolation transformer, and set it to the secondary side. If the output pulse is rectified,
It can be used as a fail-safe DC power supply. In addition, the above fail-safe logic circuit (Japanese Patent Laid-Open No. 60-68
Voltage doubler rectification may be performed using a rectifier circuit using capacitive coupling as shown in 719). In other words, thyristor TH
If the energy is output only when Pa is switching, fail-safe energy #
God will be realized. Second Embodiment FIG. 4 shows an example in which optical energy is used as the input energy of the fail-safe logic operator in FIG. 1. In FIG. Also shown is an energy control device using In this embodiment, intermittent light PH of a predetermined frequency is used.
Let I and PH2 be logical “1”. Logic "1" is treated as not including errors due to component failures. Fail-safe logical operations can be realized by treating other states as logic "O" that may contain errors due to component failures. The power supply potential is Vh>Vm>
Vj! It is said that there is a relationship between VC is the power supply potential that supplies energy to the load L (the thyristor used is P
In the case of a gate, the relationship is set such that V c > V m. ) In this embodiment, phototransistors P T s , P are used as switching elements of the input circuit 1a1b of the input section.
Except for the fact that Tz is used, the other configurations are the same as those of the first embodiment. By simultaneously inputting signal light to the phototransistors PT1 and PTz in the input section, P T
s and P T2 turn on at the same time. The switching transistor TR in the output section. The base potential of TR. becomes a substantially positive power supply potential vh, and the base potential of TR. turns on. At the same time, T.R.
The base potential of TR2 becomes almost a negative power supply potential vi, and TR2
is off, TR. turns on and TR2 turns off,
Since the gate potential of thyristor T}{P becomes higher than the ground potential Vm of the cathode, thyristor THP is turned on. Furthermore, when no signal light is incident on both phototransistors PT1 and PT2, p”rt,
Both PT2 are in the off state. The base potential of the switching transistor TRI is the ground potential Vm, and TR1
At the same time as TRI is turned off, the base potential of TR2 becomes approximately Vm, and TR2 is turned on. When TRI is turned off and TR2 is turned on, the gate potential of thyristor THP becomes Vm, and THP is turned off. Only by inputting synchronized intermittent light to the phototransistors PT1 and PT2 through the series of operations described above, an output pulse synchronized with the input intermittent light can be obtained at the output terminal OUT. On the other hand, consider, for example, the case where intermittent light is incident on the phototransistor PT1 and DC light is incident on the phototransistor PT2. Repeat off. Since DC light is incident on PT2, it remains on, and PT. is on and PT2
is on, TR1 and TR2 are both on, so if the ratio of the resistance values of resistors R and Re is set to 1=1, the gate potential of thyristor THP is approximately Vm, and the state of THP is It is not a condition that changes. Also, P
When T1 is off and PT2 is on, TRI is off and TR2 is on, so the gate potential of thyristor THP becomes negative and thyristor THP can be turned off. However, in this case, the THP on condition does not hold, so the THP cannot perform a switching operation. If we consider all the combinations of light incident on the phototransistors PT1 and PT2 in this way, we can see that the switching operation of the thyristor THP occurs only when synchronized intermittent light is simultaneously input to PT1 and PT2. .. Furthermore, even if a wire breaks somewhere in this circuit, it is impossible to perform the switching operation of the thyristor THP. It is well known that resistive elements do not have conduction failures, but only disconnection failures, so even if a transistor or thyristor other than a resistor suffers a conduction failure, the switching operation of the thyristor THP is impossible. From the above, it is clear that the prescribed intermittent light, which does not include errors due to failures in elements or transmission lines, is defined as a logic “1”.
It is suitable for processing safety information where DC light or no light is assumed to be a logic "O", and "1" is considered reliable. In each of the above embodiments, each input circuit 1a, lb of the input section 1
In the above, we explained the case where it was used as an AND operator by inputting two systems of electrical signals or optical signals, respectively. By inputting to a and lb, it is possible to use this logical operator as an OR operator. FIG. 5 shows the basic configuration of a fail-safe OR operator according to the third invention and the configuration of an example of a control device using the OR operator. This OR operator has an input part IE and an output part 2E connected in parallel between the power supply voltages 10Vcc and -Vcc for operating this operator, and the input part 1 has a switching element T1 and a resistance element R1. Connect in series to form an ellipse,
The output section 2 includes a switching element and a resistive element T2, Rs
, T3, and R4 are connected in series.
a and 2b are connected in series, and a resistive element is connected between the intermediate point between switching element /r1 and resistive element R1 of the input section and the control terminal of switching elements T2 and T3 of each output circuit 2a and 2b. They are connected via R2 in an oval configuration. This OR operator can also use either electrical energy or optical energy as input energy. Since FIG. 5 shows an embodiment in which optical energy is used as input energy, a phototransistor is used as the switching element T1 in the input stage. It is clear from the above explanation that when electrical energy is used as input energy, a thyristor can be used instead of this phototransistor. Next, we will explain the effect of the ellipse in Figure 5. When no signal light is incident on the phototransistor T1, the base potential of the transistors T2 and T3 becomes a negative power supply voltage, so the NPN transistor T2 is in an off state and the PNP transistor T3 is in an on state. Therefore,
The potential of the output terminal OUT is approximately equal to the negative power supply voltage. Therefore, in a control device configured by connecting the thyristor T4 as a switching element to the output terminal OUT and connecting the load L to the thyristor T4, the thyristor T4 is in an off state. On the other hand, when signal light is incident on the phototransistor T1, the base potentials of the transistors T2 and T are almost at the positive power supply voltage, so the NPN transistor T2 is in the on state and the PNP transistor T is in the on state. It is in the off state. Therefore, the potential of the output terminal OUT becomes approximately equal to the positive power supply voltage. Therefore, thyristor T4 is turned on. By continuing the above operations and using intermittent light as an input signal, it is possible to obtain an output signal as intermittent energy synchronized with the input signal. Therefore, by inputting multiple synchronized intermittent lights to phototransistor T1. For example, you can perform a logical sum operation. In this circuit, even if a short-circuit or open-circuit failure occurs in each transistor, no output as intermittent energy is output to the output terminal OUT, so the thyristor T
It is impossible to switch 4. Further, even if each resistor causes an open failure, the potential of the output terminal OUT does not change, so it is impossible to switch the thyristor T4. Furthermore, if there is a failure in the thyristor T4 or the load L of the thyristor, it is clear from this circuit that no output as intermittent energy will be output, so it can be said that this circuit is a fail-safe OR operator. From the above, a prescribed intermittent light that does not include errors due to failures on the element or transmission line is defined as logic "1", and others are defined as logic "0" that may include failure errors.
It can be used to process safety information where logic "1" is considered reliable information. In the above embodiment, the switching transistors in the output section can function similarly by reversing the arrangement positions of the PNP type and NPN type from the example shown. Furthermore, the switching element connected after the output terminal of the logical operator of the control device is not limited to a thyristor, but a fail-safe transistor combination circuit can also be used, although the circuit configuration is somewhat complicated. <<Effects of the Invention>> As described above, according to the logical operator according to the first invention, the fail-safe logical product operator can be made smaller and less expensive, and the electromagnetic induction in the signal transmission line can be reduced. It eliminates the effects of noise, and promotes higher functionality in embedded devices, making it extremely useful in practical terms. Also, depending on how the input signals are input, it can be used as either an AND operator or an OR operator. Furthermore, recent advances in semiconductor technology have made it possible to integrate into a single chip, making it possible to construct arithmetic units with complex logic that are significantly smaller than conventional arithmetic units. By using high-speed optical semiconductor elements, the calculation speed can be expected to be equivalent to that of a normal control computer. Further, according to the second invention, a fail-safe control device can be provided. Furthermore, according to the logical operator according to the third invention, a fail-safe logical sum operator can be obtained with a simple configuration. According to the fourth invention, it is possible to provide a fail-saving control device using the third invention. When using an optical sensor in the input section, it must be at a predetermined frequency so that it will not malfunction even if direct current light such as sunlight gets mixed in due to a failure in the transmission line, or will not include an erroneous output signal due to a failure in the arithmetic unit. By setting intermittent light to logic "1" and setting DC light or no light that may contain errors at the time of failure to logic "0", intermittent light at a predetermined frequency can be used in the natural world or in computing devices. You can select a state that does not exist in the environment in which it is installed. Furthermore, even in a control device using an optical logic processor, it can be assumed that there are no errors such as failures, since it is possible to simultaneously confirm that the output stage of the preceding processor is normal. Logic “1” and logic “l”
By taking the logic product with , it is possible to output a logical ``1'' when the arithmetic unit is normal, and a logical ``0'' under all other input conditions or when there is a failure.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は第一発明の基本構成を示すブロック図、第2図
は第一発明の一実施例である論理演算器の電気回路図、
第3図は第2図の論理演算器を用いた制御装置の構成を
示ず回路図、第4図は第二発明の一実施例を示す回路図
、第5図は第三発明及び第四発明の一実施例を示す回路
図である. 1・・・入力部、 la,lb・・・入力回路、 2・・・出力部、 2a.2b・・・出力回路、 vh,v,5・・・電源電圧、 IN.,IN2・・・入力エネルギー 特許出顧人 日本信号株式会社 vl 一71一 +Vcc vh 第4図
FIG. 1 is a block diagram showing the basic configuration of the first invention, FIG. 2 is an electric circuit diagram of a logical operator which is an embodiment of the first invention,
FIG. 3 is a circuit diagram showing the configuration of a control device using the logical operation unit of FIG. 2, FIG. 4 is a circuit diagram showing an embodiment of the second invention, and FIG. 1 is a circuit diagram showing an embodiment of the invention. 1... Input section, la, lb... Input circuit, 2... Output section, 2a. 2b...Output circuit, vh, v, 5...Power supply voltage, IN. , IN2... Input energy patent supplier Nippon Signal Co., Ltd. vl 1711 + Vcc vh Figure 4

Claims (4)

【特許請求の範囲】[Claims] (1) (イ)正負の電源電圧の間に並列接続された入力部と出
力部とを有し、 (ロ)前記入力部は、入力エネルギーにより動作される
スイッチング素子と抵抗素子とを直列接続してなる二つ
の入力回路を直列接続するとともに、両入力回路の中間
点を接地してなり、 (ハ)前記出力部は、スイッチング素子からなる二つの
出力回路を直列接続するとともに、両出力回路の中間点
に出力端子を接続してなり、 (ニ)前記入力部と前記出力部は、電源電圧の正負に関
して同一側の入力回路と出力回路同志において、入力回
路のスイッチング素子と抵抗素子との中間点と前記出力
回路のスイッチング素子の制御端子とが接続されている
、 論理演算器。
(1) (a) It has an input part and an output part connected in parallel between positive and negative power supply voltages, and (b) The input part has a switching element operated by input energy and a resistance element connected in series. (c) The output section has two output circuits each consisting of a switching element connected in series, and the intermediate point between both input circuits is grounded. (d) The input section and the output section are configured by connecting the switching element and the resistance element of the input circuit between the input circuit and the output circuit on the same side with respect to the positive and negative power supply voltages. A logical operator, in which an intermediate point and a control terminal of a switching element of the output circuit are connected.
(2) 特許請求の範囲第1項に記載の論理演算器の出力部の出
力端子を後段のスイッチング素子の制御端子に接続し、
その後段のスイッチング素子を負荷と、電源とアースの
間に直列接続してなるフェールセーフな制御装置。
(2) Connecting the output terminal of the output section of the logical operator according to claim 1 to the control terminal of the subsequent switching element,
A fail-safe control device in which the subsequent switching element is connected in series between the load, power supply, and ground.
(3) (イ)正負の電源電圧の間に並列接続された入力部と出
力部を有し、 (ロ)前記入力部は、スイッチング素子と抵抗素子とを
直列接続してなり、 (ハ)前記出力部は、スイッチング素子からなる二つの
出力回路を直列接続してなり、 (ニ)前記入力部のスイッチング素子と抵抗素子との中
間点と、前記各出力回路のスイッチング素子の制御端子
との間が接続されている、 論理和演算器。
(3) (a) It has an input part and an output part connected in parallel between positive and negative power supply voltages, (b) The input part is formed by connecting a switching element and a resistance element in series, and (c) The output section is formed by connecting two output circuits each consisting of a switching element in series, and (d) the intermediate point between the switching element and the resistance element of the input section is connected to the control terminal of the switching element of each of the output circuits. A logical summation unit connected between .
(4) 特許請求の範囲第3項に記載の論理和演算器の出力部の
出力端子を後段のスイッチング素子の制御端子に接続し
、その後段のスイッチング素子を負荷と、電源とアース
の間に直列接続してなるフェールセーフな制御装置。
(4) The output terminal of the output section of the logical OR operator according to claim 3 is connected to the control terminal of the switching element in the subsequent stage, and the switching element in the subsequent stage is connected between the load, the power supply, and the ground. A fail-safe control device connected in series.
JP11693989A 1989-05-10 1989-05-10 Logical operation unit and control device using the same Expired - Lifetime JP2774310B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11693989A JP2774310B2 (en) 1989-05-10 1989-05-10 Logical operation unit and control device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11693989A JP2774310B2 (en) 1989-05-10 1989-05-10 Logical operation unit and control device using the same

Publications (2)

Publication Number Publication Date
JPH02295313A true JPH02295313A (en) 1990-12-06
JP2774310B2 JP2774310B2 (en) 1998-07-09

Family

ID=14699453

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11693989A Expired - Lifetime JP2774310B2 (en) 1989-05-10 1989-05-10 Logical operation unit and control device using the same

Country Status (1)

Country Link
JP (1) JP2774310B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001206223A (en) * 2000-01-25 2001-07-31 Nippon Signal Co Ltd:The Moving body control device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001206223A (en) * 2000-01-25 2001-07-31 Nippon Signal Co Ltd:The Moving body control device

Also Published As

Publication number Publication date
JP2774310B2 (en) 1998-07-09

Similar Documents

Publication Publication Date Title
JP3660024B2 (en) System that disconnects from defects by switching power supply
US6600238B1 (en) Redundancy and component failure detection within a switching power system
US4365164A (en) Vital contact isolation circuit
JPH02295313A (en) Logical computing element and controller using the same element
WO2017056552A1 (en) Contact input control device
JP2573836B2 (en) Switch machine output signal polarity detection circuit
EP0618679A1 (en) High reliable integrated circuit structure for MOS power devices
JPH0989974A (en) Detecting device of connector falling-off and power source abnormality
JPH07101575B2 (en) Switch failure detection device
JPS63133818A (en) Failure detecting circuit for electric source
JPS6022401Y2 (en) Electronic controller input device
JPS5942706Y2 (en) Circuit element failure detection device
JPS647702B2 (en)
KR860003421Y1 (en) Power circuit
JPS646596Y2 (en)
JPS63148816A (en) Protective relay
JPS62245901A (en) Position detecting device
JPS5915865A (en) Voltage detector
JPS6184760A (en) Signal processing circuit
JPH0449212B2 (en)
JPS61122578A (en) Power supply circuit
JPS63290015A (en) Trouble detector for switch
JPS61229131A (en) Debugging device
JPS5866115A (en) Fault detection for process input and output interface
JPH0636522B2 (en) Alarm output circuit