JPH02288461A - Line image sensor - Google Patents
Line image sensorInfo
- Publication number
- JPH02288461A JPH02288461A JP1108988A JP10898889A JPH02288461A JP H02288461 A JPH02288461 A JP H02288461A JP 1108988 A JP1108988 A JP 1108988A JP 10898889 A JP10898889 A JP 10898889A JP H02288461 A JPH02288461 A JP H02288461A
- Authority
- JP
- Japan
- Prior art keywords
- shift register
- pixel
- scanning
- output
- pixel information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 238000010586 diagram Methods 0.000 description 9
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
- Facsimile Heads (AREA)
- Facsimile Scanning Arrangements (AREA)
Abstract
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、たとえばファクシミリ装置のスキャナー等に
用いられるラインイメージ・センサーに関する。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a line image sensor used, for example, in a scanner of a facsimile machine.
従来の技術
従来のこの種のラインイメージ・センサーは、第11図
に示すように、フォトダイオードなどの光センサー素子
を多数配列してなる受光素子列2と、この受光素子列2
から転送ゲート3を介して並列に転送された画素情報列
(PI〜Pn)を1画素分ずつ直列にシフトして出力す
ることによりライン走査を行なう走査用シフトレジスタ
41とを同−半導体基板10内に有し、上記走査用シフ
トレジスタ41の直列シフト出力をラインイメージ・セ
ンサー1の出力5outとして外部へ取り出させること
が行なわれていた(たとえば、日経BP社刊行「日経エ
レクトロニクス 1988年9月19日号 no。2. Description of the Related Art As shown in FIG. 11, a conventional line image sensor of this type includes a light-receiving element array 2 formed by arranging a large number of optical sensor elements such as photodiodes, and this light-receiving element array 2.
A scanning shift register 41 performs line scanning by serially shifting the pixel information string (PI to Pn) transferred pixel by pixel through the transfer gate 3 in parallel from the transfer gate 3 to the semiconductor substrate 10. The serial shift output of the scanning shift register 41 was taken out to the outside as the output 5out of the line image sensor 1 (for example, as described in "Nikkei Electronics, September 19, 1988," published by Nikkei BP). Day number no.
456 J 258頁(新製品速報)参照)。456 J, see page 258 (New Product Newsletter)).
発明が解決しようとする課題
しかし、かかる構成によれば、ラインイメージ・センサ
ーの出力を使用する外部装置あるいはシステムの構成が
複雑かつ大規模となるという問題があった。Problems to be Solved by the Invention However, with this configuration, there is a problem that the configuration of an external device or system that uses the output of the line image sensor becomes complicated and large-scale.
上述の問題は以下の理由で生じる。The above problem arises for the following reasons.
すなわち、ファクシミリ装置などにおいては、画質改善
などのために、ラインイメージ・センサーによって読み
取られた画情報を、輪郭補正や特徴抽出などの処理にか
ける場合が多い。この輪郭補正などを効果的に行なわせ
るためには、互いに近傍する複数の画素情報、とくにラ
イン間にまたがって二次元方向から近傍する複数の画素
情報が同時に必要になる。ところが、上述した従来のラ
インイメージ・センサーでは、1ライン分の画素情報列
を画素の配列順に1画素分ずつしか出力しない。このた
め、上記処理を行なう装置あるいはシステムは、二次元
方向から近傍する画素情報を同時に得るために、大容量
のバッファメモリーおよびこのメモリーを制御する周辺
回路などが必要になって、その構成がどうしても複雑か
つ大規模となってしまう。That is, in facsimile machines and the like, image information read by a line image sensor is often subjected to processing such as contour correction and feature extraction in order to improve image quality. In order to effectively perform this contour correction, etc., information on a plurality of pixels that are close to each other, particularly information on a plurality of pixels that are close to each other from a two-dimensional direction across lines, is simultaneously required. However, the conventional line image sensor described above outputs one line of pixel information string only one pixel at a time in the order in which the pixels are arranged. For this reason, devices or systems that perform the above processing require a large-capacity buffer memory and peripheral circuits to control this memory in order to simultaneously obtain information on neighboring pixels from a two-dimensional direction, making the configuration difficult. It becomes complicated and large-scale.
本発明は、上述の課題に鑑みてなされたもので、ファク
シミリ装置などの画像を取シ扱う装置あるいはシステム
の構成負担を軽減させることができるラインイメージ・
センサーを提供することを目的とする。The present invention has been made in view of the above-mentioned problems, and is a line image system that can reduce the configuration burden of a device or system that handles images such as a facsimile machine.
The purpose is to provide sensors.
課題を解決するだめの手段
本発明は上述の課題を解決するため、ラインイメージを
画素単位で光電変換する受光素子列と、この受光素子列
から並列に転送された画素情報列を1画素分ずつ直列に
シフトして出力することによ〉ライン走査を行なう走査
用シフトレジスタとともK、この走査用シフトレジスタ
から直列に出力された画素情報列を上記走査用シフトレ
ジスタ内の画素情報列とライン間での位置対応関係を保
ちながら1画素分ずつ直列にシフトして出力する遅延用
シフトレジスタを同一半導体基板内に集積形成させると
いう構成を備えたものである。Means for Solving the Problems In order to solve the above-mentioned problems, the present invention has a light-receiving element array that photoelectrically converts a line image pixel by pixel, and a pixel information array transferred in parallel from this light-receiving element array, one pixel at a time. By shifting and outputting the pixel information serially, the pixel information string outputted serially from the scanning shift register is connected to the pixel information string in the scanning shift register. This configuration has a structure in which delay shift registers that serially shift and output pixel by pixel while maintaining positional correspondence between them are integrated and formed within the same semiconductor substrate.
作用
本発明は、上述の構成によって、互いに近傍する複数の
画素情報、とくにライン間にまたがって近傍する複数の
画素情報が同時に得られるため、たとえば輪郭補正など
の画像処理が簡単に行なえるようになって、ファクシミ
リ装置などの画像を取り扱う装置あるいはシステムの構
成負担を軽減させることが可能となる。Effects of the present invention With the above-described configuration, information on a plurality of pixels in the vicinity of each other, especially information on a plurality of pixels in the vicinity across lines, can be obtained simultaneously, so that image processing such as contour correction can be easily performed. This makes it possible to reduce the burden on the configuration of a device or system that handles images, such as a facsimile machine.
実施例
第1図は本発明の一実施例によるラインイメージ・セン
サーの概略構成を示すものであって、1は同一半導体基
板10内に集積形成されたラインイメージ・センサー
2はフォトダイオードなどの光センサー素子をライン状
に多数配列した受光素子列、3は転送ゲート、41は上
記受光素子列2から並列に転送された画素情報列(PI
〜Pn)を1画素分ずつ直列にシフトして出力すること
によりライン走査を行なう走査用シフトレジスタ、42
および43は上記走査用シフトレジスタから直列に出力
された画素情報列(PI〜Pn)を上記走査用シフトレ
ジスタ41内の画素情報列とライン間での位置対応関係
を保ちながら1画素分ずつ直列にシフトして出力する遅
延用シフトレジスタ、4’ l−1各シフトレジスタ4
1〜43ごとにそれぞれライン方向(主走査方向)に隣
接する複数の画素情報出力(g、 h、 a)
(f、 x、 b) (e、 +L c)を
取り出すだめの並列出力タップ付シフトレジスタ部、5
は各レジスタ41〜42ごとに出力される複数の画素情
報出力(g、 h、 a) (f、 X、 b)
(e、 a、 c>を輪郭強調の処理にかける輪郭補
正回路である。Embodiment FIG. 1 shows a schematic configuration of a line image sensor according to an embodiment of the present invention, in which 1 indicates line image sensors integrated within the same semiconductor substrate 10.
2 is a light-receiving element array in which a large number of photosensor elements such as photodiodes are arranged in a line; 3 is a transfer gate; 41 is a pixel information array (PI) transferred in parallel from the light-receiving element array 2;
A scanning shift register 42 that performs line scanning by serially shifting and outputting pixels (~Pn) by one pixel;
and 43 serially outputs the pixel information string (PI to Pn) from the scanning shift register 41 one pixel at a time while maintaining the positional relationship between lines with the pixel information string in the scanning shift register 41. Delay shift register for shifting and outputting, 4' l-1 each shift register 4
Multiple pixel information outputs (g, h, a) adjacent to each other in the line direction (main scanning direction) for every 1 to 43
(f, x, b) (e, +L c) shift register section with parallel output taps, 5
is a plurality of pixel information outputs (g, h, a) (f, X, b) output for each register 41 to 42.
(e, a, c>) is a contour correction circuit that performs contour enhancement processing.
ここで、上記シフトレジスタ41〜43としては、CO
D (電荷結合素子)、BBD(パケット・ブリゲート
素子)等によるアナログ型のシフトレジスタが形成され
ている。各シフトレジスタ41〜43はそれぞれ、受光
素子列2内の素子数に相当するシフト段(Sl−Sn)
を有し、各受光素子によってそれぞれに光電変換された
アナログ画素情報を、ライン間での位置対応関係を保持
しながらライン方向に直列にシフトする。Here, as the shift registers 41 to 43, CO
An analog shift register is formed using D (charge coupled device), BBD (packet brigade device), and the like. Each of the shift registers 41 to 43 has shift stages (Sl-Sn) corresponding to the number of elements in the light receiving element array 2.
The analog pixel information photoelectrically converted by each light receiving element is serially shifted in the line direction while maintaining the positional correspondence between lines.
上記輪郭補正回路5は、上記画素情報出力(g。The contour correction circuit 5 outputs the pixel information (g.
h、 a+ f+ XI t)+ er d、C)にそ
れぞれ所定の係数(−γ、−α、−γ、−β、−1.−
β、−γ、−α。predetermined coefficients (-γ, -α, -γ, -β, -1.-
β, −γ, −α.
−r)を掛けて重みづけを行なう乗算回路列51と、こ
の乗算回路列51の出力(−γg、−αh、−γa。-r) for weighting, and the outputs of this multiplier circuit array 51 (-γg, -αh, -γa.
−βf、−x、−βb、−γe、−αd、 re)の総
和をとる加算回路52とによって構成され、輪郭強調処
理式%式%(
e+g)による輪郭補正処理を行なう。-βf, -x, -βb, -γe, -αd, re), and performs contour correction processing using the contour enhancement processing formula %(e+g).
以上のように構成されたラインイメージ・センサーにつ
いて、以下その動作を説明する。The operation of the line image sensor configured as described above will be explained below.
第2図は、第1図に示したラインイメージ・センサー1
において、走査用レジスタ41、遅延用レジスタ42,
43、および並列出力タップ付レジスタ4′のある時点
におけるシフト内容を示したものである。Figure 2 shows the line image sensor 1 shown in Figure 1.
, a scanning register 41, a delay register 42,
43 and the shift contents of the parallel output tapped register 4' at a certain point in time.
同図において、受光素子列から並列に転送された画素情
報列(PI〜Pn)は、走査用シフトレジスタ41によ
りてライン方向に直列にシフトされながら端から順に1
画素分ずつ出力される。上記走査用シフトレジスタ41
内をシフトされて順次出力された画素情報は、上記並列
出力タップ付レジスタ4′に直列にシフト入力され、こ
のレジスタ4′で直列にシフトされながら、各シフト段
の入出力側から並列に出力される。これにより、同一ラ
イン内で互いに隣接する3つの画素情報出力(g。In the figure, the pixel information strings (PI to Pn) transferred in parallel from the light-receiving element string are serially shifted in the line direction by the scanning shift register 41, and are sequentially shifted one by one from the end.
It is output pixel by pixel. The above scanning shift register 41
The pixel information shifted within and sequentially output is serially shifted into the parallel output tapped register 4', and while being serially shifted in this register 4', is output in parallel from the input/output side of each shift stage. be done. As a result, three pixel information outputs (g.
h、 a)が同時に取シ出されて外部へ出力される。h and a) are simultaneously taken out and output to the outside.
これとともに、走査用シフトレジスタ41から出力され
た画素情報は、1番目の遅延用シフトレジスタ42に直
列にシフト入力されて、この遅延用シフトレジスタ42
内を、上記走査用シフトレジスタ41のシフト動作と同
期しながら直列にシフトされながら端から順に1画素分
ずつ出力される。この1番目の遅延用シフトレジスタ4
2内をシフトされて出力された画素情報は、先の場合と
同様、並列出力タップ付レジスタ4′に直列にシフト入
力され、このレジスタ4°で直列にシフトされながら、
各シフト段の入出力側から並列に出力される。これによ
り、前回に読み取られたライン内で互いに隣接する3つ
の画素情報出力(b、x、f)が同時に取シ出されて外
部へ出力される。At the same time, the pixel information output from the scanning shift register 41 is serially shifted into the first delay shift register 42.
The inner pixels are serially shifted in synchronization with the shift operation of the scanning shift register 41 and output one pixel at a time from the end. This first delay shift register 4
As in the previous case, the pixel information shifted within 2 degrees and output is serially shifted into the parallel output tapped register 4', and while being serially shifted by this register 4 degrees,
They are output in parallel from the input and output sides of each shift stage. As a result, three pixel information outputs (b, x, f) adjacent to each other in the line read last time are simultaneously extracted and output to the outside.
さらに、1番目の遅延用シフトレジスタ42から順次出
力された画素情報は、2番目の遅延用シフトレジスタ4
3に直列にシフト入力されて、この遅延用シフトレジス
タ43内を、上記走査用シフトレジスタ41のシフト動
作と同期しながら直列にシフトされて端から順に1画素
分ずつ出力される。この2番目の遅延用シフトレジスタ
42内をシフトされて出力された画素情報も、先の場合
と同様、並列出力タップ付レジスタ4′に直列にシフト
入力され、このレジスタ4′で直列にシフトされながら
、各シフト段の入出力側から並列に出力される。これに
よシ、前々回に読み取られたライン内で互いに隣接する
3つの画素情報出力((!+ d+ 8)が同時に
取シ出されて外部へ出力される。Further, the pixel information sequentially output from the first delay shift register 42 is transferred to the second delay shift register 4.
3, are serially shifted in this delay shift register 43 in synchronization with the shift operation of the scanning shift register 41, and are output one pixel at a time from the end. The pixel information shifted in this second delay shift register 42 and output is also serially shifted into the parallel output tapped register 4', and is serially shifted by this register 4'. However, the signals are output in parallel from the input and output sides of each shift stage. As a result, three pixel information outputs ((!+d+8)) adjacent to each other in the line read two times before are simultaneously extracted and output to the outside.
以上のようにして、第3図に示すように、ラインイメー
ジ・センサー1の主走査方向(ライン方向)と副走査方
向(ライン間にまたがる方向)の二次元方向に近傍する
位置の画素情報出力(g。In the above manner, as shown in FIG. 3, pixel information at positions adjacent to the line image sensor 1 in the two-dimensional direction of the main scanning direction (line direction) and sub-scanning direction (direction spanning between lines) is output. (g.
h、 a、 f、 XI b、 e、 ct、 c)が
同時に取り出されて出力される。h, a, f, XI b, e, ct, c) are taken out and output at the same time.
これによシ、たとえば輪郭補正などの画像処理が簡単に
行なえるようになって、ファクシミリ装置などの画像を
取シ扱う装置あるいはシステムの構成負担を軽減させる
ことが可能となる。This makes it possible to easily perform image processing such as contour correction, thereby reducing the burden on the configuration of a device or system that handles images, such as a facsimile machine.
第4図は本発明の第2の実施例によるラインイメージ・
センサーの概略構成を示す。FIG. 4 shows a line image according to the second embodiment of the present invention.
The schematic configuration of the sensor is shown.
上述した実施例に対して、その主要な相違個所について
説明すると、同図に示すラインイメージ・センサー1で
は、輪郭補正回路5をなす乗算回路列51および加算回
路52が、受光素子列2、走査用シフトレジスタ、遅延
用シフトレジスタ41゜42などと共に、同一の半導体
基板lO内に集積形成されている。そして、上記輪郭補
正回路5にの補正出力Xoutが端子11によって半導
体基板10の外部へ取シ出されるようになっている。To explain the main differences from the embodiment described above, in the line image sensor 1 shown in the figure, the multiplication circuit array 51 and addition circuit 52 forming the contour correction circuit 5 are different from the light receiving element array 2, the scanning The delay shift register 41 and the delay shift register 41 and 42 are integrated in the same semiconductor substrate 10. The correction output Xout from the contour correction circuit 5 is taken out to the outside of the semiconductor substrate 10 through a terminal 11.
これによシ、ラインイメージ・センサー1の外部端子数
を増やさずにすむとともに、そのラインイメージ・セン
サー1からすでに輪郭補正済の出力X outが直接得
られることによシ、外部の装置あるいはシステムの構成
負担をさらに軽減させることができるようになる。This eliminates the need to increase the number of external terminals of the line image sensor 1, and since the contour-corrected output The configuration burden can be further reduced.
第5図は本発明の第3の実施例によるラインイメージ・
センサーの概略構成を示す。FIG. 5 shows a line image according to a third embodiment of the present invention.
The schematic configuration of the sensor is shown.
同図に示すラインイメージ・センサー1では、上下と左
右にそれぞれ隣接する画素情報出力(h。In the line image sensor 1 shown in the figure, pixel information outputs (h.
L Xt b、 d)が同時に取シ出されるように、並
列出力タップ付レジスタ4′が配置されている。A parallel output tapped register 4' is arranged so that L Xt b, d) can be taken out at the same time.
この画素情報出力(hl fl XI bl d)から
輪郭強調の処理を行なう補正回路5は、抵抗R1゜R2
,R3,R4による係数乗算回路列51と、バッファ抵
抗Riおよび演算増幅器53による加算回路52とによ
って構成され、Xout=x−α(d+h)−β(bl
f)の式による輪郭強調の補正処理を行なう。The correction circuit 5 that performs contour enhancement processing from this pixel information output (hl fl XI bl d) is connected to the resistor R1゜R2
, R3, R4, and an addition circuit 52 including a buffer resistor Ri and an operational amplifier 53, Xout=x-α(d+h)-β(bl
The edge enhancement correction process is performed using the formula f).
第6図は本発明の第4の実施例によるラインイメージ・
センサーの概略構成を示す。FIG. 6 shows a line image according to a fourth embodiment of the present invention.
The schematic configuration of the sensor is shown.
同図に示すラインイメージ・センサー1は、走査用シフ
トレジスタ41のほかに、4本の遅延用シフトレジスタ
42.43.44.45および4段ずつの並列出力タッ
プ付レジスタ4′を同一半導体基板lO内に有すること
により、第7図に示すように、二次元方向に5画素ずつ
近傍する計5の画素情報出力(A−Y)が同時に取シ出
されるようになっている。In addition to the scanning shift register 41, the line image sensor 1 shown in the figure has four delay shift registers 42, 43, 44, 45 and four stages of parallel output tapped registers 4' on the same semiconductor substrate. As shown in FIG. 7, a total of five pixel information outputs (A-Y) adjacent to each other by five pixels in the two-dimensional direction are simultaneously taken out.
このように多くの近傍画情報が同時に取り出されると、
輪郭強調以外の画像処理、たとえば画像の特徴を抽出す
る処理も効率良く行なえるようになる。When a lot of neighboring image information is extracted simultaneously in this way,
Image processing other than contour enhancement, such as processing for extracting image features, can also be performed efficiently.
第8図は本発明の第5の実施例によるラインイメージ・
センサーの概略構成を示す。FIG. 8 shows a line image according to a fifth embodiment of the present invention.
The schematic configuration of the sensor is shown.
同図に示すラインイメージ・センサー1は、走査用シフ
トレジスタ41の出力を並列出力タップ付シフトレジス
タ4′でシフトさせてから1番目の遅延用シフトレジス
タ42にシフト入力させ、同様に、1番目の遅延用シフ
トレジスタ42の出力も並列出力タップ付シフトレジス
タ4′でシフトさせてから2番目の遅延用シフトレジス
タ43にシフト入力させるようにしである。The line image sensor 1 shown in FIG. The output of the delay shift register 42 is also shifted by the parallel output tapped shift register 4' and then shifted into the second delay shift register 43.
このようにして複数ライン分の画素情報列を順次シフト
させることによっても、二次元方向に近傍した複数の画
素情報出力(L hl a、 L x、b。By sequentially shifting the pixel information string for multiple lines in this manner, multiple pixel information adjacent in the two-dimensional direction (L hl a, L x, b) can be output.
e、 d、 c)を同時に取シ出すことができる。e, d, and c) can be taken out at the same time.
第9図は本発明の第6の実施例によるラインイメージ・
センサーの概略構成を示す。FIG. 9 shows a line image according to the sixth embodiment of the present invention.
The schematic configuration of the sensor is shown.
同図に示すラインイメージ・センサー1では、走査用レ
ジスタ41の直列シフト出力にゲート6が介在させられ
ている。そして、そのゲート6が外部からの制御信号(
図示省略)によって開いたときだけ、走査用シフトレジ
スタ41に並列転送された画素情報列(p1〜Pn)が
直列にシフトされて出力され、これとともに各遅延用レ
ジスタ42.43内の画素情報列(P1=Pn)も直列
にシフトされて出力されるようになっている。In the line image sensor 1 shown in the figure, a gate 6 is interposed in the serial shift output of the scanning register 41. Then, the gate 6 receives an external control signal (
(not shown), the pixel information strings (p1 to Pn) transferred in parallel to the scanning shift register 41 are serially shifted and output, and together with this, the pixel information strings in each delay register 42 and 43 are opened. (P1=Pn) is also serially shifted and output.
上記ゲート6を設けたことによシ、受光素子列2から走
査用レジスタ4Iへの画素情報列の並列転送動作が、他
の動作から独立して行なえるようになる。つまり、受光
素子列2から走査用シフトレジスタ41への画情報列の
並列転送間隔と、ラインイメージ・センサーの出力間隔
とを、互いに切り離して設定することができる。By providing the gate 6, the parallel transfer operation of the pixel information string from the light receiving element array 2 to the scanning register 4I can be performed independently from other operations. That is, the parallel transfer interval of the image information sequence from the light receiving element array 2 to the scanning shift register 41 and the output interval of the line image sensor can be set separately from each other.
受光素子列2にCODなどの蓄積型光センサー素子を用
いた場合に、その光電変換出力、受光素子の感度と蓄積
時間すなわち蓄積された電荷が走査用シフトレジスタ4
1へ転送される時間間隔に依存する。上記ゲート6を設
けた理由は、光電変換出力を一定に保つように一定周期
で走査ならびに転送を行い、必要な期間のみをゲート6
で抽出して通過させることを可能とするためである。こ
のような機能は間欠副走査を行うG3ファクシミリに有
用である。When an accumulation-type photosensor element such as a COD is used in the light-receiving element array 2, the photoelectric conversion output, the sensitivity and accumulation time of the light-receiving element, that is, the accumulated charge are transferred to the scanning shift register 4.
1 depending on the time interval transferred. The reason for providing the gate 6 is that scanning and transfer are performed at regular intervals to keep the photoelectric conversion output constant, and the gate 6 is used only during necessary periods.
This is to enable extraction and passage. Such a function is useful for G3 facsimiles that perform intermittent sub-scanning.
以上、実施例について説明してきたが本発明は上記実施
例以外にも種々の変形が可能である。Although the embodiments have been described above, the present invention can be modified in various ways other than the above embodiments.
たとえば、画素情報出力が黒画素と白画素の2値出力で
よい場合には、上記シフトレジスタ41〜45および4
′はそれぞれデジタル・シフトレジスタで構成すること
ができる。For example, if the pixel information output is binary output of black pixels and white pixels, the shift registers 41 to 45 and 4
′ can each be configured with a digital shift register.
また、実施例ではCODを用い、転送ゲートで並列的に
走査用シフトレジスタに転送しているが、cdsイメー
ジセ/す等の非蓄積型光センサではこのような動作を行
うことなしに直列的な画素情報列が得られる。加えて、
MO8光センサのようにシフトレジスタを走査のための
スイッチ制御にのみ使用し、別系統で直列的な画素情報
列を得る場合にも適用できる。In addition, in the embodiment, COD is used and data is transferred to the scanning shift register in parallel using a transfer gate, but non-storage type photosensors such as CDS image sensors can be used in series without performing such an operation. A pixel information sequence can be obtained. In addition,
The present invention can also be applied to cases where a shift register is used only to control switches for scanning, such as in an MO8 optical sensor, and a serial pixel information string is obtained through a separate system.
さらに、上記輪郭補正回路5に代えて、第10図の(A
) (B) (C) (D)に示すように、二次
元方向に近傍する複数の画素情報から点や線などの画像
の特徴を抽出する画像処理回路を同一の半導体基板内に
集積形成する構成であってもよい。Furthermore, in place of the contour correction circuit 5, (A
) (B) (C) As shown in (D), image processing circuits that extract image features such as points and lines from information on multiple pixels adjacent in two dimensions are integrated on the same semiconductor substrate. It may be a configuration.
発明の効果
以上の説明から明らかなように、本発明は、ラインイメ
ージを画素単位で光電変換する受光素子列と、この受光
素子列から転送された画素情報列を1画素分ずつシフト
して出力することによりライン走査を行なう走査用シフ
トレジスタとともに、この走査用シフトレジスタから直
列に出力された画素情報列を上記走査用シフトレジスタ
内の画素情報列とライン間での位置対応関係を保ちなが
ら1画素分ずつ直列にシフトして出力する遅延用シフト
レジスタを同一半導体基板内に集積形成させることによ
って、互いに近傍する複数の画素情報、とくにライン間
にまたがって近傍する複数の画素情報が同時に得られる
ため、たとえば輪郭補正などの画像処理が簡単に行なえ
るようになって、ファクシミリ装置などの画像を取り扱
う装置あるいはシステムの構成負担を軽減させることが
できる、という効果を有するものである。Effects of the Invention As is clear from the above explanation, the present invention has a light-receiving element array that photoelectrically converts a line image pixel by pixel, and a pixel information array transferred from this light-receiving element array that is shifted by one pixel and output. By doing this, together with the scanning shift register that performs line scanning, the pixel information string serially output from this scanning shift register is transferred into one while maintaining the positional relationship between the lines with the pixel information string in the scanning shift register. By integrating delay shift registers that serially shift and output pixel by pixel parts on the same semiconductor substrate, information on multiple pixels in the vicinity of each other, especially information on multiple pixels in the vicinity across lines, can be obtained simultaneously. Therefore, it is possible to easily perform image processing such as contour correction, thereby reducing the burden on the configuration of a device or system that handles images, such as a facsimile machine.
第1図は本発明の一実施例によるラインイメージ・セン
サーの概略構成図、第2図は同装置の一部を動作説明の
ために抽出して示す図、第3図は同装置によって同時に
得られる近傍画素情報の位置関係を示す図、第4図は本
発明の第2の実施例によるラインイメージ・センサーの
概略構成図、第5図は本発明の第3の実施例によるライ
ンイメージ・センサーの概略構成図、第6図は本発明の
第4の実施例によるラインイメージ・センサーの概略構
成図、第7図は同装置によって同時に得られる近傍画素
情報の位置関係を示す図、第8図は本発明の第5の実施
例によるラインイメージ・センサーの概略構成図、第9
図は本発明の第6の実施例によるラインイメージ・セン
サーの概略構成図、第10図は輪郭補正以外の画像処理
の例を示す図である。卑11嘱+jfψイl−シ゛仁−
プの禮に圀C)う。
1・・・ラインイメージ・センサー、lO・・・半導体
基板、11・・・出力端子、2・・・受光素子列、吐・
・転送ゲート、41・・・走査用シフトレジスタ、42
.43.44゜45・・・遅延用シフトレジスタ、4°
・・・並列出力タップ付すレジスタ、5・・・画像処理
回路としての輪郭補正回路、6・・・ゲート。
代理人の氏名 弁理士 粟野重孝 ほか1名第
図
第
図
第
第
図
第
図
第
図
第
図
(A)
(C)
(D)
(表、)
(杉(彬
(樅S)
(@S)
第1f
図
゛フィンイメージて=ンプ l エ
〉7)しぢ×り
41′
/Q 竿シ―呵1不】鴎コ焉1(FIG. 1 is a schematic configuration diagram of a line image sensor according to an embodiment of the present invention, FIG. 2 is a diagram showing a part of the same device extracted for explaining the operation, and FIG. 4 is a schematic configuration diagram of a line image sensor according to a second embodiment of the present invention, and FIG. 5 is a diagram showing a line image sensor according to a third embodiment of the present invention. FIG. 6 is a schematic diagram of the line image sensor according to the fourth embodiment of the present invention, FIG. 7 is a diagram showing the positional relationship of neighboring pixel information obtained simultaneously by the same device, and FIG. 9 is a schematic configuration diagram of a line image sensor according to a fifth embodiment of the present invention.
This figure is a schematic configuration diagram of a line image sensor according to a sixth embodiment of the present invention, and FIG. 10 is a diagram showing an example of image processing other than contour correction. 11th birthday
C) U. DESCRIPTION OF SYMBOLS 1... Line image sensor, lO... Semiconductor substrate, 11... Output terminal, 2... Light receiving element array, ejection
・Transfer gate, 41...Scanning shift register, 42
.. 43.44°45...Delay shift register, 4°
. . . Register with parallel output taps, 5 . . . Contour correction circuit as an image processing circuit, 6 . . . Gate. Name of agent: Patent attorney Shigetaka Awano and one other person 1f Figure ゛Fin image te = pump l 〉7) Shiji × Ri 41' /Q rod sea ⑵ 1 fu] Kamikoen 1 (
Claims (1)
列と、この受光素子列から転送された画素情報列を1画
素分ずつシフトして出力することによりライン走査を行
なう走査用シフトレジスタと、この走査用シフトレジス
タから直列に出力された画素情報列を前記走査用シフト
レジスタ内の画素情報列とライン間での位置対応関係を
保ちながら1画素分ずつ直列にシフトして出力する遅延
用シフトレジスタとを同一半導体基板内に備えたライン
イメージ・センサー。 2、ラインイメージを画素単位で光電変換する受光素子
列と、この受光素子列から転送された画素情報列を1画
素分ずつシフトして出力することによりライン走査を行
なう走査用シフトレジスタと、この走査用シフトレジス
タから直列に出力された画素情報列を上記走査用シフト
レジスタ内の画素情報列とライン間での位置対応関係を
保ちながら1画素分ずつ直列にシフトして出力する遅延
用シフトレジスタと、前記走査用シフトレジスタと前記
遅延用シフトレジスタから同時に得られる複数の画素情
報によって画像処理を行なう回路とを同一半導体基板内
に集積形成したラインイメージ・センサー。[Claims] 1. Scanning in which line scanning is performed by a light-receiving element array that photoelectrically converts a line image pixel by pixel, and a pixel information array transferred from this light-receiving element array, shifted by one pixel and output. and a pixel information string serially output from the scanning shift register, and serially shifting the pixel information string one pixel at a time while maintaining the positional relationship between lines with the pixel information string in the scanning shift register. A line image sensor equipped with an output delay shift register on the same semiconductor substrate. 2. A light-receiving element array that photoelectrically converts a line image pixel by pixel, a scanning shift register that performs line scanning by shifting the pixel information array transferred from the light-receiving element array one pixel at a time and outputting it; A delay shift register that serially shifts the pixel information string serially output from the scanning shift register one pixel at a time while maintaining line-to-line positional correspondence with the pixel information string in the scanning shift register. and a circuit for performing image processing based on a plurality of pieces of pixel information obtained simultaneously from the scanning shift register and the delay shift register, which are integrated on the same semiconductor substrate.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1108988A JPH02288461A (en) | 1989-04-27 | 1989-04-27 | Line image sensor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1108988A JPH02288461A (en) | 1989-04-27 | 1989-04-27 | Line image sensor |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02288461A true JPH02288461A (en) | 1990-11-28 |
Family
ID=14498745
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1108988A Pending JPH02288461A (en) | 1989-04-27 | 1989-04-27 | Line image sensor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02288461A (en) |
-
1989
- 1989-04-27 JP JP1108988A patent/JPH02288461A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6133953A (en) | Color camera having a single imaging element and capable of restricting unwanted false color signal | |
CN100571326C (en) | Being matched with data provides speed to adjust the image processing apparatus and the method for image size | |
US5650862A (en) | Image signal processing apparatus with improved pixel parallel/line parallel conversion | |
US5285295A (en) | Line image sensor | |
JP2005012692A (en) | Image signal processor | |
US6667766B2 (en) | Method of removing noise from image signal | |
CN1312901C (en) | Imaging device | |
US6323901B1 (en) | Single CCD type color camera having high resolution and capable of restricting generation of ghost color | |
JPS61144961A (en) | Image detection and processing apparatus and method | |
US6028971A (en) | Scanner and method of generating interpolated pixels therein | |
JPH02288461A (en) | Line image sensor | |
JP2856940B2 (en) | Image reading device | |
JP3914633B2 (en) | Color signal processing apparatus and color signal processing method | |
JP2658089B2 (en) | Color image processing method | |
US5387931A (en) | Carrier level balancing circuit for color camera | |
US20080174840A1 (en) | Methods and apparatuses for changing driving sequence to output charge coupled device signal | |
US7538913B2 (en) | Stagger sensor and method for improving modulation transfer function | |
EP0542267B1 (en) | Image scanner | |
JP2002165062A (en) | Optical sensor array | |
JPH04217171A (en) | Mtf correcting method for charge coupled device and image reader | |
US5675623A (en) | Two dimensional image processing having linear filter within a CCD array | |
JP2658087B2 (en) | Color image processing method | |
JP2827695B2 (en) | Image correction circuit | |
JPS6038976A (en) | Picture input display device | |
JPH0242875A (en) | Color image reader |