JPH02287605A - Reset circuit of printed board unit - Google Patents
Reset circuit of printed board unitInfo
- Publication number
- JPH02287605A JPH02287605A JP1108918A JP10891889A JPH02287605A JP H02287605 A JPH02287605 A JP H02287605A JP 1108918 A JP1108918 A JP 1108918A JP 10891889 A JP10891889 A JP 10891889A JP H02287605 A JPH02287605 A JP H02287605A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- reset signal
- printed board
- reset
- board unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002265 prevention Effects 0.000 claims description 20
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 6
- 230000010365 information processing Effects 0.000 claims description 4
- 238000003780 insertion Methods 0.000 abstract description 7
- 230000037431 insertion Effects 0.000 abstract description 7
- 230000003449 preventive effect Effects 0.000 abstract 1
- 239000003990 capacitor Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 230000002411 adverse Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000004397 blinking Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
Abstract
Description
【発明の詳細な説明】
〔概 要〕
情報処理装置等におけるプリント板ユニットの回路に関
し、
情報処理装置等の動作中に装置に悪影響を与えることな
くプリント板ユニットの交換および増設を行うことを目
的とし、
複数のプリント板ユニットを−っの棚に収容して構成さ
れる情報処理システムにおいて、各プリント板ユニット
をバックパネルに接続するコネクタのピンに機械的シー
ケンスを持たせ、プリント板ユニットの挿入時に最初に
バックパネルのコネクタに接触するピンを、突入電流防
止抵抗を介してユニット電源を供給する第一の電源ビン
および接地ビンとし、その他のビンを、突入電源防止抵
抗を介さず直接ユニット電源を供給する第二の電源ビン
、および信号ビンとして割り付けると共に、前記突入電
流防止抵抗の両端に接続され、突入電流防止抵抗の両端
に電位差が闇値以上の間リセット信号を発生するりセッ
ト信号発生回路を備え、該リセット信号発生回路の発生
するリセット信号をもって各信号出力回路を制御し、リ
セット信号の存在の間は回路を高インビダンス状態に状
態に保持するように構成する。[Detailed Description of the Invention] [Summary] Regarding the circuit of a printed board unit in an information processing device, the purpose is to replace or add a printed board unit without adversely affecting the device while the information processing device is in operation. In an information processing system configured by storing a plurality of printed board units on a shelf, the pins of the connectors that connect each printed board unit to the back panel have a mechanical sequence, and the insertion of the printed board units is made easier. The pin that first contacts the connector on the back panel is the first power supply bin and ground bin that supplies the unit power via the inrush current prevention resistor, and the other bins are used to directly supply the unit power without going through the inrush current prevention resistor. is assigned as a second power supply bin that supplies power and a signal bin, and is connected to both ends of the inrush current prevention resistor, and generates a reset signal or a set signal while the potential difference between both ends of the inrush current prevention resistor exceeds the dark value. The circuit is configured to control each signal output circuit using a reset signal generated by the reset signal generating circuit, and to maintain the circuit in a high impedance state while the reset signal is present.
本発明は、電子計算機システムにおけるシステム動作状
態でのプリント板ユニットのの挿入に関する。The present invention relates to the insertion of a printed circuit board unit in an electronic computer system during system operation.
電子計算機システムにおいて、プリント板の障害時の交
換またはプリント板の増設を、システム動作状態におい
て実現する場合には、バス信号等の他のプリント板と共
通で使用している信号については、プリント板の挿入時
に、バス信号の競合が発生するので、対策が必要である
。In a computer system, when replacing a printed board in the event of a fault or adding a printed board while the system is in operation, signals that are used in common with other printed boards, such as bus signals, must be Since bus signal contention occurs when inserting the , a countermeasure is required.
［従来の技術〕
電子計算機システム等において、論理回路および記憶回
路を形成するプリント板ユニットを複数個内蔵する場合
、一般にシェルフ（棚）構造とし、プリント板ユニット
を挿入するコネクタを並べたバックパネルの裏側でプリ
ント板ユニット間配線を行う構成を採ることが多い。[Prior Art] When a computer system or the like has a plurality of built-in printed circuit board units forming logic circuits and memory circuits, it generally has a shelf structure, with a back panel lined with connectors into which the printed board units are inserted. A configuration in which wiring between printed board units is performed on the back side is often adopted.
一方、電子計算機システムの社会的重要性が増して来て
、システムの運用を停止ヒすることなく、システム運用
中において障害プリント板ユニットの交換、或いはプリ
ント板ユニットの増設を行いたいという要望が強くなっ
ている。しかし、上記のような構成のシステムの動作状
態において、プリント板ユニットを挿入するときは、バ
ス信号等のように他のプリント板ユニットと共通に使用
している信号線に対しては信号出力回路が出力方向に向
いていると、バスファイト（バス信号の競合）が発生し
、システムの動作異常を起こすおそれがある。On the other hand, as the social importance of computer systems increases, there is a strong desire to replace faulty printed circuit board units or install additional printed circuit board units during system operation without stopping system operation. It has become. However, when inserting a printed circuit board unit in the operating state of a system configured as described above, it is necessary to remove the signal output circuit for signal lines that are commonly used with other printed board units, such as bus signals. If it is facing the output direction, a bus fight (bus signal conflict) may occur, which may cause system malfunction.
従って、システム動作中で行うプリント板ユニットの増
設および交換のためには、プリント板ユニットの挿入時
に、全ての信号出力回路を高インピダンス状態にリセッ
トしておき、挿入完了後に始めて動作状態にセ７卜する
ことが必要である。Therefore, in order to add or replace a printed circuit board unit while the system is operating, all signal output circuits must be reset to a high impedance state when the printed board unit is inserted, and only after the insertion is completed, can the circuit be put into operation. It is necessary to read.
プリント板ユニットの挿入時に、ユニット内の回路をリ
セットする一つの方式として、第３図に示す方法が従業
されている。A method shown in FIG. 3 is used as one method for resetting the circuit inside the printed board unit when the unit is inserted.
この方式は、プリント板ユニットの外部からリセット信
号を送る方式であり、図に示すように制御回路を内蔵す
るプリント板ユニットから各プリント板ユニットにリセ
ット信号を出しておき、挿入が完全に終わった状態でプ
リント板ユニットから報告が上がり、制御回路がこれを
受けてリセット信号を落とすものである。This method is a method in which a reset signal is sent from outside the printed board unit.As shown in the figure, a reset signal is sent to each printed board unit from the printed board unit with a built-in control circuit, and the insertion is completed. A report is sent from the printed board unit in the current state, and the control circuit receives this and drops the reset signal.
上記に説明のように、システムの動作中にプリント板ユ
ニットの交換または増設を行うためには、プリント板ユ
ニット内回路をリセットしておく必要があるが、上記に
説明の方式では、各プリン）・仮ユニット毎にリセット
信号線が必要であり、プリント板ユニットの数が多くな
ると信号数が増加し、好ましくない。従って、システム
動作中におけるプリント板ユニットの増設・交換は殆ど
行われていないのが現状である。As explained above, in order to replace or add a printed board unit while the system is operating, it is necessary to reset the circuit inside the printed board unit. - A reset signal line is required for each temporary unit, and as the number of printed board units increases, the number of signals increases, which is not desirable. Therefore, at present, printed board units are rarely added or replaced while the system is in operation.
本発明が解決しようとする課題は、このような従来の問
題点を解消したリセット回路を提供しようとするもので
ある。The problem to be solved by the present invention is to provide a reset circuit that eliminates such conventional problems.
第１図は、本発明の構成を示すブロック図である。 FIG. 1 is a block diagram showing the configuration of the present invention.
図において、１はブリントキ反ユニットであり、２はバ
ックパネルである。In the figure, 1 is a blinking unit, and 2 is a back panel.
１１はプリント板ユニット用コネクタであり、ビン■、
■と他のビン■、■、■の間に機械的シーケンスを持た
せである。11 is a connector for the printed board unit, and the bins ■,
There is a mechanical sequence between ■ and the other bins ■, ■, ■.
１２は突入電流防止抵抗であり、第一の電源ピン■と第
二の電源ピン■の間に接続されプリント板ユニットｌの
挿入時における突入電流を緩和する。Reference numeral 12 denotes an inrush current prevention resistor, which is connected between the first power pin (2) and the second power pin (3) to reduce inrush current when the printed board unit 1 is inserted.
１３はリセット信号発生回路であり、突入電流防止抵抗
１２の両端に電位差が闇値以上の間リセット信号を発生
する。Reference numeral 13 denotes a reset signal generating circuit, which generates a reset signal while the potential difference across the inrush current prevention resistor 12 is equal to or higher than the dark value.
１４は信号出力回路であり、信号をバス等に出力するト
ライステート回路で構成され、リセット信号によって高
インピダンスに制御される。A signal output circuit 14 is composed of a tri-state circuit that outputs a signal to a bus or the like, and is controlled to have a high impedance by a reset signal.
〔作 用］
本発明では、プリント板ユニット１のコネクタ１１の二
つのピン■、■とその他のピン■、■、■との間に機械
的シーケンスを持たせ、プリント板ユニットの挿入時、
ピン■、■が最初にバックパネル２のコネクタ２１のピ
ンに接触し、その後その他のピン■、■、■が接触する
ようにする。[Function] In the present invention, a mechanical sequence is provided between the two pins ■, ■ of the connector 11 of the printed board unit 1 and the other pins ■, ■, ■, so that when the printed board unit is inserted,
The pins ■ and ■ first come into contact with the pins of the connector 21 of the back panel 2, and then the other pins ■, ■, ■ come into contact.
ピン■はグランド（接地）ピンとし、ピン■は第一の電
源ピンとして、突入電流防止抵抗１２を介してユニット
電源を供給する。Pin (2) is a ground pin, and pin (2) is a first power supply pin that supplies unit power through an inrush current prevention resistor 12.
ピン■は、第二の電源ピンとして、突入電源防止抵抗１
２を介さずユニット電源を供給する。これによって、プ
リント板ユニツト１挿入時には、ユニット電源は先ず、
突入電流防止抵抗１２を通じて供給され、ユニット内回
路の側路コンデンサＣを充電して電圧が上昇する。これ
によって、プリント板ユニット挿入時の回路への突入電
流は緩和される。その後挿入の第二段階でその他のピン
が接触し、電源ピン■によって、突入電流防１Ｆ抵抗１
２を介さず直接ユニット電源が供給される。Pin ■ is used as the second power supply pin to connect inrush power prevention resistor 1.
Unit power is supplied without going through 2. As a result, when the printed board unit 1 is inserted, the unit power supply is first turned on.
The voltage is supplied through the inrush current prevention resistor 12, charges the bypass capacitor C in the circuit within the unit, and increases the voltage. This alleviates the inrush current into the circuit when the printed board unit is inserted. Then, in the second stage of insertion, the other pins come into contact, and the inrush current prevention 1F resistor 1 is connected by the power pin ■.
Unit power is directly supplied without going through 2.
リセット信号発生回路１３には、突入電流防止抵抗１２
の両端が接続されており、この間の電位差は、プリント
板ユニット挿入時最初にピン■が接触したときは、上記
説明のように非常に大きい値であり、リセット信号発生
回路１３はリセット信号を発生する。突入電流防止抵抗
１２の両端の電位差は次第に低くなるがリセット信号発
生回路１３の闇値より・は大きく、リセット信号は発生
されている。第二の電源ピン■が接触すると、突入電流
防止抵抗１２の両端の電位差はゼロとなり、リセット信
号は停止する。The reset signal generation circuit 13 includes an inrush current prevention resistor 12.
are connected at both ends, and the potential difference between them is a very large value as explained above when the pin ■ first contacts when the printed board unit is inserted, and the reset signal generation circuit 13 generates a reset signal. do. Although the potential difference across the inrush current prevention resistor 12 gradually decreases, it is still larger than the dark value of the reset signal generating circuit 13, and a reset signal is generated. When the second power supply pin (2) comes into contact, the potential difference between both ends of the inrush current prevention resistor 12 becomes zero, and the reset signal stops.
信号出力回路１４は、バス等に信号を出力する回路であ
るが、トライステート回路であって、リセッＩ・信号が
存在しているときは、高インピダンス状態に制御される
。従って、第一の電源ピン■が接触すると同時にリセッ
ト状態に保持され、信号ピン■の接触時には、高インビ
ダンス状態となっていて、装置側には悪影響を与えない
。第二の電源ピン■が接触することにより、リセット信
号を停止するので、信号用ノ１回路１４はリセットを解
かれ、その後は正常に動作する。第二電源ピン■と信号
ピン■の間には機械的シーケンスはな（、同時に接触す
るので、信号ピン■の接触時に確実に信号出力回路１４
０を高インピダンス状態としておくために、リセット信
号発生回路１３のリセット信号停止には若干の遅延時間
を持たせることが望ましい。The signal output circuit 14 is a circuit that outputs a signal to a bus or the like, and is a tri-state circuit, and is controlled to a high impedance state when a reset I signal is present. Therefore, the reset state is maintained at the same time when the first power supply pin (2) comes into contact, and when the signal pin (2) comes into contact, it is in a high impedance state and does not have any adverse effect on the device side. Since the reset signal is stopped by the contact of the second power supply pin (2), the signal No. 1 circuit 14 is released from the reset state and operates normally thereafter. There is no mechanical sequence between the second power pin ■ and the signal pin ■ (they contact at the same time, so when the signal pin ■ contacts the signal output circuit 14
In order to keep 0 in a high impedance state, it is desirable to provide a slight delay time for stopping the reset signal from the reset signal generating circuit 13.
第２図は、本発明の一実施例の構成を示す図である。 FIG. 2 is a diagram showing the configuration of an embodiment of the present invention.
図において、１１はプリント板ユニットのコネクタであ
り、２１はバックパネルのコネクタである。In the figure, 11 is a connector of the printed board unit, and 21 is a connector of the back panel.
１２は突入電流防止抵抗である。12 is an inrush current prevention resistor.
１３はリセット信号発生回路であり、トランジスタ１３
１．１３４、抵抗１３２．１３３．１３６．１３７、コ
ンデンサ１３８およびダイオード１３５で構成される。13 is a reset signal generation circuit, and the transistor 13
1.134, resistor 132.133.136.137, capacitor 138 and diode 135.
１４０は信号出力回路であり、１４１は信号出力回路１
４０のリセット信号に設けられたＯＲ回路である。140 is a signal output circuit, 141 is a signal output circuit 1
This is an OR circuit provided for 40 reset signals.
プリント板ユニットが挿入されると、先ず第一の電源ピ
ン■およびグランドピン■が接触し、０点から突入防止
抵抗１２を通じてプリント板ユニット電源Ｖｃｃが供給
される。しかし、０点の電圧は最初はＯ■であり、突入
防止抵抗１４とユニット内回路の側路コンデンサＣの値
で決まる時定数で上昇してゆき、０点の電圧に近づいて
いく。When the printed board unit is inserted, the first power pin (2) and the ground pin (2) first come into contact, and the printed board unit power Vcc is supplied from the 0 point through the inrush prevention resistor 12. However, the voltage at the 0 point is initially O■, and increases with a time constant determined by the values of the inrush prevention resistor 14 and the bypass capacitor C in the circuit within the unit, approaching the voltage at the 0 point.
トランジスタ１３１のエミッタには０点の電圧が、ベー
スには抵抗１３２を通じて０点の電圧がかけられており
、ピン■の接触と同時にオンとなり、■点と０点の電位
差がトランジスタ１３１のベース・エミッタ間の闇値以
下となるまでオンしている。A voltage at point 0 is applied to the emitter of the transistor 131 and a voltage at point 0 is applied to the base through the resistor 132.The transistor 131 is turned on at the same time as the pin ■ is contacted, and the potential difference between the point ■ and the point 0 is applied to the base of the transistor 131. It remains on until the darkness value between the emitters falls below.
トランジスタ１３１がオンであれば、０点の電圧は０点
の電圧とはヌ′同じ電位となり、ダイオード１３５は導
通せず、トランジスタ１３４はオフとなっている。トラ
ンジスタ１３４がオフであるから、抵抗１３６の電圧は
Ｏ■であり、従ってリセット信号＊Ｒ５Ｔは０■である
。リセット信号＊Ｒ３Ｔは負論理となっており、低レベ
ル（Ｌ）のときはリセット状態である。リセット信号＊
Ｒ３ＴはＯＲ回路１４１を通じて信号出力回路１４０に
加えられており、低レベルのときは信号出力回路１４０
を高インビダンス状態に制御する。ＯＴ＜回路１４１の
もう一つの入力ＣＴＬは、プリント板ユニットの回路に
おいて、信号出力回路１４０から出力を送出しない状態
のときリセットするための制御信号である。When the transistor 131 is on, the voltage at the 0 point is the same potential as the voltage at the 0 point, the diode 135 is not conductive, and the transistor 134 is off. Since transistor 134 is off, the voltage across resistor 136 is O■, and therefore reset signal *R5T is 0■. The reset signal *R3T has a negative logic, and is in a reset state when it is at a low level (L). Reset signal*
R3T is added to the signal output circuit 140 through an OR circuit 141, and when it is at a low level, it is added to the signal output circuit 140.
is controlled to a high impedance state. Another input CTL of the OT< circuit 141 is a control signal for resetting the circuit of the printed board unit when the signal output circuit 140 is not outputting an output.
プリント板ユニットの挿入が進み、ビン■、■。Insertion of the printed board unit progresses, and the bins ■ and ■.
■が接触すると、電源はビン■から直接供給され、■点
と０点の電位差はゼロとなり、トランジスタ１３１はオ
フとなる。トランジスタ１３１がオフになると０点の電
位が下がり、トランジスタ１３４がオンとなる。トラン
ジスタ１３４がオンとなることによって、■の電位は０
点の電位とはり同じくなり、抵抗１３７を通じてコンデ
ンサ１３８を充電する。コンデンサ１３８の電圧Ｖｃは
、第３図（ａ）に示すように、抵抗１３７とコンデンサ
１３８の値で決まる時定数によってＬ昇する。コンデン
サ１３８の電圧Ｖｃがリセット信号＊Ｒ３Ｔとなってお
り、この値が閾値ＶＴ１１を越えると品レベル（＋（）
となり、リセットが解除される。即ち、リセット信号＊
Ｒ５Ｔのタイミングは、第３図（ｂ）に示すようになり
、ビン■の接触と同時に低レベル（Ｌ）（リセット）と
なり、ビン■、■の接触後一定時間の後高レヘル（Ｈ）
（非リセット）となる。When the point (2) comes into contact, power is supplied directly from the bottle (2), the potential difference between the point (2) and the point 0 becomes zero, and the transistor 131 is turned off. When the transistor 131 is turned off, the potential at the 0 point decreases, and the transistor 134 is turned on. By turning on the transistor 134, the potential of ■ becomes 0.
The potential at the point becomes exactly the same, and the capacitor 138 is charged through the resistor 137. The voltage Vc of the capacitor 138 increases by L according to a time constant determined by the values of the resistor 137 and the capacitor 138, as shown in FIG. 3(a). The voltage Vc of the capacitor 138 is the reset signal *R3T, and when this value exceeds the threshold VT11, the product level (+()
The reset will be canceled. That is, the reset signal *
The timing of R5T is as shown in Fig. 3 (b), and it becomes low level (L) (reset) at the same time as the bottle ■ comes into contact with it, and after a certain period of time after the contact with the bottles ■ and ■, it goes to a high level (H).
(non-reset).
これによって、信号ビン■、■が接触するときは、確実
にリセット状態にあり、ビン０，０，０間に多少のばら
つきがあって、ビン■よりビン■の方が一瞬し早く接触
するような場合でも、確実にリセットしておくことが出
来る。As a result, when the signal bins ■ and ■ come into contact, they are definitely in the reset state, and there is some variation between the bins 0, 0, and 0, so that the pin ■ contacts momentarily faster than the pin ■. Even in such a case, you can definitely reset it.
リセットが解除されれば、このプリント板ユニットは動
作可能状態となる。When the reset is released, this printed board unit becomes operational.
以上の説明から明らかなように本発明によれば、システ
ムの運用中に、システムに悪影響を与えることなくプリ
ント板ユニットの交換および増設を行うことが可能とな
るという著しい工業的効果がある。As is clear from the above description, the present invention has a significant industrial effect in that it becomes possible to replace or add printed board units while the system is in operation without adversely affecting the system.
１３はリセット信号発生回路、
１４、１４０は信号出力回路、
１３Ｌ １３４はトランジスタ、 １３５はダイオード
、１３２、１３３．１３６．１３７は抵抗、１３８はコ
ンデンサ、１４１はＯＲ回路１、
を示す。13 is a reset signal generation circuit, 14 and 140 are signal output circuits, 13L 134 is a transistor, 135 is a diode, 132, 133, 136, and 137 are resistors, 138 is a capacitor, and 141 is an OR circuit 1.
第１図は本発明の構成を示すブロック図、第２図は本発
明の一実施例の構成を示す図、第３図は本発明の一実施
例におけるリセット信号のタイミングを示す図、
第４図はリセット方式の従来例を示す図である。
図において、
１はプリント板ユニット、 ２はバックパネル、１１
はプリント板ユニットコネクタ、
２１はバックパネルコネクタ、
１２は突入電流防止抵抗、
本発明の構成を示すブロック図FIG. 1 is a block diagram showing the configuration of the present invention, FIG. 2 is a diagram showing the configuration of an embodiment of the present invention, FIG. 3 is a diagram showing the timing of a reset signal in an embodiment of the present invention, and FIG. The figure shows a conventional example of a reset method. In the figure, 1 is a printed board unit, 2 is a back panel, 11
1 is a printed board unit connector, 21 is a back panel connector, 12 is an inrush current prevention resistor, and is a block diagram showing the configuration of the present invention.
Claims (1)
構成される情報処理システムにおいて、各プリント板ユ
ニット（１）をバックパネル（２）に接続するコネクタ
（１１）のピンに機械的シーケンスを持たせ、 プリント板ユニット（１）の挿入時に最初にバックパネ
ルのコネクタ（２１）に接触するピン［１］、［５］を
、突入電流防止抵抗（１２）を介してユニット電源を供
給する第一の電源ピンおよび接地ピンとし、その他のピ
ン［２］、［３］、［４］を、突入電源防止抵抗（１２
）を介さず直接ユニット電源を供給する第二の電源ピン
、および信号ピンとして割り付けると共に、前記突入電
流防止抵抗（１２）の両端に接続され、突入電流防止抵
抗（１２）の両端に電位差が閾値以上の間リセット信号
を発生するリセット信号発生回路（１３）を備え、 該リセット信号発生回路（１３）の発生するリセット信
号をもって各信号出力回路（１４）を制御し、リセット
信号の存在の間は回路を高インピダンス状態に状態に保
持するよう構成したことを特徴とするプリント板ユニッ
トのリセット回路。[Claims] In an information processing system configured by housing a plurality of printed board units (1) on one shelf, a connector (11) connects each printed board unit (1) to a back panel (2). The pins [1] and [5], which first contact the connector (21) on the back panel when the printed circuit board unit (1) is inserted, are connected through the inrush current prevention resistor (12). The first power supply pin and ground pin are used to supply unit power, and the other pins [2], [3], and [4] are connected to inrush power prevention resistors (12
) is assigned as a second power supply pin that directly supplies unit power without going through the inrush current prevention resistor (12), and is assigned as a signal pin. A reset signal generation circuit (13) is provided which generates a reset signal during the above period, each signal output circuit (14) is controlled by the reset signal generated by the reset signal generation circuit (13), and while the reset signal is present, A reset circuit for a printed board unit, characterized in that the circuit is configured to maintain a high impedance state.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1108918A JPH02287605A (en) | 1989-04-27 | 1989-04-27 | Reset circuit of printed board unit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1108918A JPH02287605A (en) | 1989-04-27 | 1989-04-27 | Reset circuit of printed board unit |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02287605A true JPH02287605A (en) | 1990-11-27 |
Family
ID=14496952
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1108918A Pending JPH02287605A (en) | 1989-04-27 | 1989-04-27 | Reset circuit of printed board unit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02287605A (en) |
-
1989
- 1989-04-27 JP JP1108918A patent/JPH02287605A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5317697A (en) | Method and apparatus for live insertion and removal of electronic sub-assemblies | |
| US4079440A (en) | Printed circuit board capable of being inserted and withdrawn on on-line status | |
| US5432916A (en) | Precharge for non-disruptive bus live insertion | |
| US5210855A (en) | System for computer peripheral bus for allowing hot extraction on insertion without disrupting adjacent devices | |
| EP0426663B1 (en) | Apparatus for defined switching of a microcomputer to standby mode | |
| US20020178321A1 (en) | Programmable system including self locking memory circuit for a tristate data bus | |
| US7839026B2 (en) | Power discharge control system | |
| US5386363A (en) | Aircraft load management center | |
| US5983298A (en) | Industrial controller permitting removal and insertion of circuit cards while under power | |
| EP0241905A2 (en) | Circuit board for on-line insertion in computer system | |
| JPH03187169A (en) | Ic card connecting device | |
| JP2830786B2 (en) | Hot-swap circuit | |
| JPH02287605A (en) | Reset circuit of printed board unit | |
| US20040017642A1 (en) | Diode fault detection system and method | |
| US5463663A (en) | Controlling synchronization in a system having a plurality of units when a unit is disconnected from or connected to the system that is active | |
| JP2864911B2 (en) | Hot-swap method | |
| US5866958A (en) | Power control device for redundant reset outputs in an ATM system and method of power control thereof | |
| JPH02297616A (en) | Resetting system for active maintenance printed board | |
| JPS5944852B2 (en) | power supply | |
| JPH0794878A (en) | Power supply connection equipment of plug-in unit | |
| KR100452503B1 (en) | Apparatus for error protection in parellel bus system | |
| KR0183197B1 (en) | An electronic switching system | |
| JP3110125B2 (en) | Hot-swap control | |
| JP2000010659A (en) | Live wire insertion/ejection protector | |
| JPH02126580A (en) | Signal line noise preventing method when package is inserted and pulled out |