JPH02278482A - Dividing circuit - Google Patents

Dividing circuit

Info

Publication number
JPH02278482A
JPH02278482A JP10125389A JP10125389A JPH02278482A JP H02278482 A JPH02278482 A JP H02278482A JP 10125389 A JP10125389 A JP 10125389A JP 10125389 A JP10125389 A JP 10125389A JP H02278482 A JPH02278482 A JP H02278482A
Authority
JP
Japan
Prior art keywords
circuit
output
signal
signal level
dividing resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10125389A
Other languages
Japanese (ja)
Inventor
Shigeaki Wachi
滋明 和智
Sadamasa Satou
佐藤 禎昌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP10125389A priority Critical patent/JPH02278482A/en
Publication of JPH02278482A publication Critical patent/JPH02278482A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To surely execute dividing operation with simple configuration by controlling the selecting operation of each output selecting circuit according to an output counted by an addition / subtraction counting circuit and sending an output signal, for which the signal level of a second input signal is divided by the signal level of a first input signal, from the second output selecting circuit. CONSTITUTION:A dividing circuit is composed of first-third signal input terminals 10, 20 and 30, first-third potential dividing resistance circuits 11, 21 and 31, first-third potential dividing output selecting circuits 12, 22 and 32, comparator 13, addition / subtraction counting circuit 14 and signal output terminals 23 and 24. The selecting operation of the respective output selecting circuits 12, 22 and 32 is controlled by the output counted by the addition / subtraction counting circuit 14 and the output signal, for which the signal level of the second input signal is divided by the signal level of the first input signal, is obtained from the second output selecting circuit 22. Thus, the divided output can be surely obtained with the simple configuration.

Description

【発明の詳細な説明】 A 産業上の利用分野 本発明は、第1の入力信号の信号レベルXにて第2の入
力信号の信号レベルYを割り算した出力信号Z=Y/X
を形成する割算回路に関し、例えば記録媒体として光デ
ィスクを用いる光デイスク装置におけるフォー力ッシン
グサーボ系やトラッキングサーボ系等に適用される。
Detailed Description of the Invention A. Industrial Field of Application The present invention provides an output signal Z=Y/X obtained by dividing the signal level Y of a second input signal by the signal level X of the first input signal.
The present invention relates to a dividing circuit that forms an optical disk, and is applied to, for example, a forcing servo system or a tracking servo system in an optical disk device that uses an optical disk as a recording medium.

B 発明の概要 本発明は、第1.の入力信号の信号レベルXにて第2の
入力信号の信号レベルYを割り算した出力信号Z=Y/
Xを形成する割算回路において、上記第1の入力信号の
信号レベルXを第1の抵抗分圧回路にてl/Nに分圧す
るとともに、上記第1の入力信号の信号レベルYを第2
の抵抗分圧回路にて1/Nに分圧し、上記第1の抵抗分
圧回路の出力の信号レベルX/Nが基準信号レベルに一
致するように上記各抵抗分圧回路の分圧比1/Nを制御
することによって、簡単な構成にて出力信号Z=Y/X
を得ることができるようにしたものである。
B. Summary of the Invention The present invention consists of the following aspects: 1. The output signal Z is obtained by dividing the signal level Y of the second input signal by the signal level X of the input signal of
In the division circuit forming the first input signal X, the signal level
The voltage division ratio of each resistor voltage divider circuit is set to 1/N so that the signal level X/N of the output of the first resistor voltage divider circuit matches the reference signal level. By controlling N, the output signal Z=Y/X can be obtained with a simple configuration.
It was designed so that it could be obtained.

C従来の技術 −gに、記録媒体として光ディスクを用いる光デイスク
装置では、情報の記録再生用の光学ヘッドからの光スポ
ットを上記光ディスクの記録トランク上に適正にフォー
カッシングさせるためのフォーカッシングサーボ系や、
上記光スポットにて上記記録トラックを走査するための
トラッキングサーボ系等を備えている。
C. Prior Art - g. In an optical disk device using an optical disk as a recording medium, a focusing servo system is used to appropriately focus a light spot from an optical head for recording and reproducing information onto a recording trunk of the optical disk. or,
A tracking servo system and the like are provided for scanning the recording track with the optical spot.

上記フォーカンシングサーポ系やトランキングサーボ系
等は、上記光学ヘッドにより検出される上記光ディスク
による反射光の検出出力に基づいてフォー力ッシングエ
ラー信号やトラッキングエラー信号を得て、サーボが掛
かるように構成されている。
The focusing servo system, trunking servo system, etc. obtain a focusing error signal or a tracking error signal based on the detection output of the light reflected by the optical disk detected by the optical head, and apply the servo. It is configured.

ところで、光磁気ディスク等の情報の書き換え可能な光
ディスクを用いる光デイ・スフ装置では、情報の記録や
消去に必要な照射光量と情報の再生に必要な照射光量と
が異なり、上記光ディスクによる反射光量も動作モード
に応じて変化する。また、光ディスクの反射率は、製造
メーカや製造ロフト等によって相違している。このため
、光デイスク装置におけるフォー力ッシングサーボ系や
トラッキングサーボ系等では、上記光ディスクの反射率
の変化や上記動作モードに応じた光ディスクの反射光量
の変化によるサーボゲインの変動による不安定さを除去
して安定したサーボ動作を行うために、例えば特開昭6
3−224034号公報に開示されているように、第4
図のブロック図に示すような構成として、光ディスクに
よる反射光量レベルXでエラー信号の信号レベルYを割
り算することにより、エラー信号の信号レベルを補正す
るようにしている。
By the way, in an optical disk drive using a rewritable optical disk such as a magneto-optical disk, the amount of irradiation light required for recording and erasing information is different from the amount of irradiation light necessary for reproducing information, and the amount of light reflected by the optical disk is different. also changes depending on the operating mode. Further, the reflectance of an optical disk differs depending on the manufacturer, manufacturing loft, etc. For this reason, in the forcing servo system, tracking servo system, etc. in an optical disk device, instability caused by fluctuations in servo gain due to changes in the reflectance of the optical disk or changes in the amount of reflected light from the optical disk depending on the operation mode is eliminated. For example, in order to perform stable servo operation,
As disclosed in Publication No. 3-224034, No. 4
As shown in the block diagram, the signal level of the error signal is corrected by dividing the signal level Y of the error signal by the level X of the amount of light reflected by the optical disc.

第4図のブロック図は、トラッキングサーボ系の要部構
成を示しており、光ディスクによる反射光を光学ヘッド
の4分割フォトディテクタ(40)にて検出し、上記4
分割フォトディテクタ(40)による各検出出力SA+
Sl+Sc、Soに基づいて、トラソ+ングエラー信号
形成回路(41)において、5TE=(SA+S8) 
 (SC+SO)にて光スポットのトラッキングエラー
iYを示すトラッキングエラー信号30を形成するとと
もに、全反射光量信号形成回路(42)において、S 
AL = S A + S s + S c +S 。
The block diagram in FIG. 4 shows the configuration of the main parts of the tracking servo system, in which the reflected light from the optical disk is detected by the four-part photodetector (40) of the optical head.
Each detection output SA+ by the split photodetector (40)
Based on Sl+Sc, So, in the trussing error signal forming circuit (41), 5TE=(SA+S8)
(SC+SO) to form a tracking error signal 30 indicating the tracking error iY of the optical spot, and in the total reflection light amount signal forming circuit (42), S
AL = S A + S s + S c +S.

にて全反射光IYを示す全反射光量信号SALを形成し
、割算回路(43)にてZ=Y/Xなる割り算を行うこ
とにより、上記トラッキングエラー信号S〒【の信号レ
ベルを補正したレベル補正済のトラッキングエラー信号
syt。を得るようになっている。
The signal level of the above-mentioned tracking error signal S was corrected by forming a total reflection light amount signal SAL indicating the total reflection light IY at , and performing division as Z=Y/X at a division circuit (43). Level-corrected tracking error signal syt. It is now possible to obtain

従来、上記割算回路(43)としては、集積回路化した
構成が複雑で高価なアナログ演算処理回路が用いられて
いた。また、サーボ制御用の信号処理系をディジタル化
して、マイクロコンピュータにて上述の如き演算処理を
行うようにしたものも提案されている。
Conventionally, as the division circuit (43), an analog arithmetic processing circuit, which is integrated circuit and has a complicated configuration and is expensive, has been used. Furthermore, it has been proposed that the signal processing system for servo control is digitized so that the above-mentioned arithmetic processing is performed by a microcomputer.

D 発明が解決しようとする課題 上述のように従来の光デイスク装置では、トラッキング
サーボ系等の動作を安定化させるために、光ディスクに
よる反射光を検出するフォトディテクタの検出出力に基
づいて形成されるエラー信号の信号レベルYを上記フォ
トディテクタにて検出される全反射光量レベルXで割り
算する割算回路が設けられ、この割算回路として構成が
複雑で高価なアナログ演算処理回路が用いられていたの
で、上記割算回路が光デイスク装置の価格を上昇させる
要因となっていた。
D Problems to be Solved by the Invention As mentioned above, in conventional optical disk devices, in order to stabilize the operation of the tracking servo system, etc., errors are generated based on the detection output of a photodetector that detects light reflected by the optical disk. A division circuit is provided to divide the signal level Y of the signal by the level of total reflection light amount X detected by the photodetector, and as this division circuit, a complex and expensive analog arithmetic processing circuit has been used. The above-mentioned division circuit has been a factor in increasing the price of optical disk devices.

そこで、本発明は、上述の如き従来の光デイスク装置の
実情に鑑み、例えばトラッキングサーボ系等の動作を安
定化させるために用いる割算回路の構成を簡略化して、
低価格の光デイスク装置を実現することを目的とし、簡
単な構成にて割算出力を確実に得ることができるように
した割算回路を提供するものである。
Therefore, in view of the actual situation of conventional optical disk devices as described above, the present invention simplifies the configuration of a division circuit used for stabilizing the operation of, for example, a tracking servo system.
Aiming at realizing a low-cost optical disk device, the present invention provides a division circuit that can reliably obtain a division output with a simple configuration.

E 課題を解決するための手段 本発明に係る割算回路は、上述の目的を達成するために
、第1の入力信号が供給される第1の分圧抵抗回路と、
上記第1の分圧抵抗回路による分圧出力を選択する第1
の出力選択回路と、上記第1の出力選択回路による選択
出力の信号レベルを基準信号レベルと比較する比較回路
と、上記比較回路による比較出力により加算動作とX算
動作とに切り換え制御される加減算計数回路と、第2の
入力信号が供給される第2の分圧抵抗回路と、上記第2
の分圧抵抗回路による分圧出力を選択する第2の出力選
択回路とを備え、上記加減算計数回路による計数出力に
て上記各出力選択回路の選択動作を制御して、上記第1
の入力信号の信号レベルにて上記第2の入力信号の信号
レベルを割り算した出力信号を上記第2の出力選択回路
より得る構成を特徴としている。
E. Means for Solving the Problems In order to achieve the above-mentioned object, the division circuit according to the present invention includes a first voltage dividing resistor circuit to which a first input signal is supplied;
A first selector for selecting the divided voltage output by the first voltage dividing resistor circuit.
an output selection circuit, a comparison circuit that compares the signal level of the selected output from the first output selection circuit with a reference signal level, and an addition/subtraction operation controlled by switching between an addition operation and an X-calculation operation by the comparison output from the comparison circuit. a counting circuit, a second voltage dividing resistor circuit to which a second input signal is supplied, and the second
a second output selection circuit that selects the divided voltage output from the voltage dividing resistor circuit, and controls the selection operation of each of the output selection circuits using the counting output from the addition/subtraction counting circuit;
The second output selection circuit obtains an output signal obtained by dividing the signal level of the second input signal by the signal level of the input signal.

F 作用 本発明に係る割算回路において、第1の入力信号が供給
される第1の分圧抵抗回路による分圧出力を選択する第
1の出力選択回路は、その選択出力の信号レベルを基準
信号レベルと比較する比較回路の比較出力により制御さ
れる加減算計数回路による計数出力にて、上記選択出力
の信号レベルと基準信号レベルとが一致する状態に選択
動作が帰還制御される。そして、第2の入力信号が供給
される第2の分圧抵抗回路による分圧出力を選択する第
2の出力選択回路は、上記加減算計数回路による計数出
力にて選択動作が制御されることにより、上記第1の分
圧抵抗回路による分圧比と同分圧比の分圧出力を選択す
る。これにより、上記第1の入力信号の信号レベルにて
上記第2の入力信号の信号レベルを割り算した出力信号
が、上記第2の分圧抵抗回路から、上記第2の出力選択
回路を介して得られる。
F Function In the division circuit according to the present invention, the first output selection circuit that selects the divided voltage output from the first voltage dividing resistor circuit to which the first input signal is supplied has a signal level of the selected output as a reference. The selection operation is feedback-controlled to a state where the signal level of the selection output matches the reference signal level by the counting output of the addition/subtraction counting circuit controlled by the comparison output of the comparison circuit that compares the signal level. The second output selection circuit that selects the divided voltage output from the second voltage dividing resistor circuit to which the second input signal is supplied has a selection operation controlled by the counting output from the addition/subtraction counting circuit. , selects a divided voltage output having the same voltage dividing ratio as the voltage dividing ratio by the first voltage dividing resistor circuit. As a result, an output signal obtained by dividing the signal level of the second input signal by the signal level of the first input signal is transmitted from the second voltage dividing resistor circuit to the second output selection circuit. can get.

また、本発明に係る割算回路では、 R、l=c、Roe”’ 〔ただし、Cは任意の定数、eは自然定数〕なる抵抗値
R7を有するn+1個の抵抗の直列接続回路にて前記各
分圧抵抗回路をそれぞれ構成しすることによって、動作
の安定化が図られる。
In addition, in the division circuit according to the present invention, in a series connection circuit of n+1 resistors having a resistance value R7 of R, l=c, Roe''' [where C is an arbitrary constant and e is a natural constant]. By configuring each of the voltage dividing resistor circuits, the operation can be stabilized.

G 実施例 以下、本発明に係る割算回路の一実施例について、図面
に従い詳細に説明する。
G. Embodiment Hereinafter, an embodiment of the division circuit according to the present invention will be described in detail with reference to the drawings.

第1図のブロック図に示す実施例は、本発明を光デイス
ク装置のフォー力ノンングサーボ系およびトランキング
サーボ系に適用したもので、光ディスクによる反射光を
検出する光ヘッドのフォトディテクタによる検出出力に
基づいて、図示しない全反射光量信号形成回路にて得ら
れる全反射光量信号SALが第1の信号入力端子(10
)に供給され、また、図示しないトラッキングエラー信
号形成回路にて得られるトラッキングエラー信号Sア、
が第2の信号入力端子(20)に供給され、さらに、図
示しないフォー力ッシングエラー信号形成回路にて得ら
れるフォー力ッシングエラー信号SFEが第3の信号入
力端子(30)に供給されている。
The embodiment shown in the block diagram of FIG. 1 is an example in which the present invention is applied to a four-force non-nursing servo system and a trunking servo system of an optical disk device, and is based on the detection output of a photodetector of an optical head that detects reflected light from an optical disk. Then, the total reflected light amount signal SAL obtained by the total reflected light amount signal forming circuit (not shown) is input to the first signal input terminal (10
) and obtained by a tracking error signal forming circuit (not shown).
is supplied to the second signal input terminal (20), and further, a forcing error signal SFE obtained from a forcing error signal forming circuit (not shown) is supplied to the third signal input terminal (30).

上記第1の信号入力端子(10)は、第1の分圧抵抗回
路(11)を構成するn+1個の抵抗(R,、) 、 
(R,。
The first signal input terminal (10) is connected to n+1 resistors (R, , ) constituting the first voltage dividing resistor circuit (11),
(R,.

1)、〜(Ro)の直列接続回路を介して接地されてい
る。上記第1の分圧抵抗回路(11)は、上記各抵抗(
R,) 、 (Rfi−+)、〜(Ro)の接続点が、
上記第1の信号入力端子(10)に供給される全反射光
量信号SALの各分圧出力端として、第1の出力選択回
路(12)の各入力端(IN、、)、 (IN、、)、
〜(IN、)に接続されている。
1) and are grounded through a series connection circuit of (Ro). The first voltage dividing resistor circuit (11) includes each of the resistors (
The connection point of R, ), (Rfi-+), ~(Ro) is
Each input terminal (IN, ), (IN, , ),
~(IN,).

また、上記第2の信号入力端子(20)は、第2の分圧
抵抗回路(21)を構成するn+1個の抵抗(R,)(
R,、)、〜(Ro)の直列接続回路を介して接地され
ている。上記第2の分圧抵抗回路(21)は、上記各抵
抗(R,)、(R,I)、〜(Ro)の接続点が、上記
第2の信号入力端子(2σ)に供給されるトラッキング
エラ−信号Sttの各分圧出力端として、第2の出力選
択回路(22)の各入力端(IN、、)、(IN、l)
、〜(INK)に接続されている。
Further, the second signal input terminal (20) is connected to n+1 resistors (R,)(
It is grounded through a series connection circuit of R, , ), and (Ro). In the second voltage dividing resistor circuit (21), the connection point of each of the resistors (R, ), (R, I), ~(Ro) is supplied to the second signal input terminal (2σ). Each input terminal (IN, , ), (IN, l) of the second output selection circuit (22) serves as each divided voltage output terminal of the tracking error signal Stt.
, ~(INK).

さらに、上記第3の信号入力端子(30)は、第3の分
圧抵抗回路(31)を構成するn+1個の抵抗(R、、
)、(R,l)、〜(Ro)の直列接続回路を介して接
地されている。上記第3の分圧抵抗回路(31)は、上
記各抵抗(R,、) 、 (R,l) 、〜(Ro)の
接続点が、上記第3の信号入力端子(30)に供給され
るフォーカスエラー信号SF!の各分圧出力端として、
第3の出力選択回路(32)の各入力端(IN、、)、
 (IN、、)、〜(INK)に接続されている。
Furthermore, the third signal input terminal (30) is connected to n+1 resistors (R, , .
), (R, l), and (Ro) connected in series. The third voltage dividing resistor circuit (31) is configured such that the connection points of the resistors (R, , ), (R,l), ~(Ro) are supplied to the third signal input terminal (30). Focus error signal SF! As each partial voltage output terminal of
Each input terminal (IN, , ) of the third output selection circuit (32),
(IN, , ), ~(INK).

上記第1の出力選択回路(12)は、その制御入力端(
CTL)に与えられる制御データによって上記各入力端
(INfi)、(IN、I)、〜(IN、)を択一的に
出力端(OUT)に切り換え接続するアナログスイッチ
にて構成されており、上記第1の分圧抵抗回路(11)
による分圧出力に対する選択出力を上記出力端(OLI
T)から比較回路(13)の第1の入力端に供給する。
The first output selection circuit (12) has a control input terminal (
It is composed of analog switches that selectively connect the input terminals (INfi), (IN, I), to (IN,) to the output terminal (OUT) according to control data given to the output terminal (OUT), The first voltage dividing resistor circuit (11)
The selected output for the divided voltage output by the above output terminal (OLI
T) to the first input terminal of the comparator circuit (13).

上記比較回路(13)は、その第2の入力端子に比較基
準電圧V REFが与えられており、上記第1の入力端
に供給される上記第1の出力選択回路(12)による選
択出力の信号レベルを上記比較基準電圧V REFと比
較して、その比較出力を計数制御データとして加減算計
数回路(■4)の制御入力端([1/D)に供給してい
る。
The comparison circuit (13) has a comparison reference voltage V REF applied to its second input terminal, and outputs selected by the first output selection circuit (12) supplied to the first input terminal. The signal level is compared with the comparison reference voltage VREF, and the comparison output is supplied as counting control data to the control input terminal ([1/D) of the addition/subtraction counting circuit (4).

上記加減算計数回路(14)は、その制御入力端(U/
D)に供給される計数制御信号すなわち上記比較回路(
13)による比較出力の極性に応じて加算動作と減算動
作とに切り換え制御されて、クロックパルスCKを計数
するmピントのアップダウンカウンタにて構成されてお
り、その計数出力を選択制御信号として上記各出力選択
回路(12) 、 (22) 、 (32)3の各制御
入力端CTLに供給している。
The addition/subtraction counting circuit (14) has a control input terminal (U/
D), that is, the counting control signal supplied to the comparator circuit (
It consists of an m-pint up/down counter that counts clock pulses CK by switching between addition and subtraction operations according to the polarity of the comparison output by 13), and uses the counting output as the selection control signal described above. It is supplied to each control input terminal CTL of each output selection circuit (12), (22), (32)3.

上記第1の出力選択回路(12)は、上記加減算計数回
路(14)による計数出力が選択制御データとして制御
入力端CTLに与えられることにより、上記選択出力の
信号レベルが上記比較基準電圧V IIEFと一致した
状態となる分圧比1/Nの分圧出力、すなわち、上記第
1の信号入力端子(10)に供給される全反射光量信号
SALにて示される信号レベルXに対シテ、1 / N
 = V REF / X ナル分圧比1/Nの分圧出
力をi!沢するように選択動作が帰還制御される。
In the first output selection circuit (12), the counting output from the addition/subtraction counting circuit (14) is applied to the control input terminal CTL as selection control data, so that the signal level of the selection output is set to the comparison reference voltage V IIEF. A partial voltage output with a partial voltage ratio of 1/N that matches the state, that is, a signal level X indicated by the total reflected light amount signal SAL supplied to the first signal input terminal (10), 1 / N
= V REF / X The partial pressure output of the null partial pressure ratio 1/N is i! The selection operation is feedback-controlled to increase the number of selections.

また、上記第2の出力選択回路(22)は、その制’t
lll入力端(CTL)に与えられる選択制御データよ
って上記各入力端(IN、、)、(tN、、)、 〜(
IN、)を択一的に出力端(OUT)に切り換え接続す
るアナログスイッチにて構成されており、上記選択制御
データすなわち上記加減算計数回路(14)による計数
出力にて、分圧比1/Nの分圧出力を選択するように選
択動作が制御されることにより、上記第2の分圧抵抗回
路(31)による分圧出力に対する選択出力をレベル補
正済のトラッキングエラー信号5rtoとして上記出力
端(OUT)から第1の信号出力端子(23)に出力す
る。
Further, the second output selection circuit (22)
According to the selection control data given to the lll input terminal (CTL), each of the above input terminals (IN, , ), (tN, , ), ~(
It is composed of an analog switch that selectively connects IN, ) to the output terminal (OUT), and the voltage division ratio of 1/N is determined by the selection control data, that is, the counting output from the addition/subtraction counting circuit (14). By controlling the selection operation to select the divided voltage output, the selected output for the divided voltage output by the second voltage dividing resistor circuit (31) is outputted to the output terminal (OUT) as the level-corrected tracking error signal 5rto. ) to the first signal output terminal (23).

上記第1の信号出力端子(23)に得られるトラッキン
グエラー信号S TtOは、上記第2の信号入力端子(
20)に供給されるトラッキングエラー信号Sれの信号
レベルy、を1 / N = V REF / Xに分
圧したもので、 y+/ N= v□、・ Y、 /X すなわち上記トラッキングエラー信号SALの信号レベ
ルY1を上記全反射光量信号SALの信号レベルXで割
り算したものとなる。
The tracking error signal S TtO obtained at the first signal output terminal (23) is transmitted to the second signal input terminal (23).
20) is obtained by dividing the signal level y of the tracking error signal S supplied to 1/N = V REF / The signal level Y1 is divided by the signal level X of the total reflected light amount signal SAL.

さらに、上記第3の出力選択回路(32)は、その制御
入力端(CTいに与えられる制御データによって上記各
入力端(IN、) 、 (IL−、)、〜()NO)を
択一的に出力端(OIIT)に切り換え接続するアナロ
グスイッチにて構成されており、上記選択制御データす
なわち上記加減算計数回路(14)による計数出力にて
、分圧比1/Nの分圧出力を選択するように選択動作が
制御されることにより、上記第3の分圧抵抗回路(31
)による分圧出力に対する選択出力をレベル補正済のフ
ォーカスエラー信号SF!。として上記出力端(OUT
)から第2の信号出力端子(33)に出力する。
Further, the third output selection circuit (32) selects each of the input terminals (IN,), (IL-,), ~()NO) according to control data provided to its control input terminal (CT). It is composed of an analog switch that is selectively connected to the output terminal (OIIT), and selects a divided voltage output with a dividing ratio of 1/N based on the selection control data, that is, the counting output from the addition/subtraction counting circuit (14). By controlling the selection operation in this manner, the third voltage dividing resistor circuit (31
) is the focus error signal SF! whose level has been corrected for the selected output with respect to the partial voltage output. . as the above output terminal (OUT
) to the second signal output terminal (33).

上記第2の信号出力端子(33)に得られるフォーカス
エラー信号s rtoは、上記第3の信号入力端子(3
0)に供給されるフォーカスエラー信号srEの信号レ
ベルY2をl/ N−VIIEF /Xに分圧したもの
で、 Y z/ N −V utr、Y 2 / Xすなわち
上記フォーカスエラー信号SALの信号レベルY2を上
記全反射光量信号SALの信号レベルXで割り算したも
のとなる。
The focus error signal srto obtained at the second signal output terminal (33) is transmitted to the third signal input terminal (33).
The signal level Y2 of the focus error signal srE supplied to 0) is divided into l/N-VIIEF/X; It is obtained by dividing Y2 by the signal level X of the total reflection light amount signal SAL.

ここで、上記各分圧抵抗回路(11) 、 (21) 
、 (31)は、原理的に上記各抵抗(It、) 、 
(R,I)、〜(Ro)に互いに等しい抵抗値Rのもの
を用いて、第2図に示すように分圧出力端における合成
抵抗が直線的な特性を呈するようにすれば良いのである
が、このように直線的な分圧特性とした場合には、上記
第1の信号入力端子(10)に供給される上記全反射光
量信号S ALの信号レベルXにより、上記帰還制御ル
ープのゲインが変化する。
Here, each of the above voltage dividing resistor circuits (11), (21)
, (31) theoretically represents each of the above resistances (It, ),
It is sufficient to use resistance values R that are equal to each other for (R, I) and ~(Ro), so that the combined resistance at the divided voltage output terminal exhibits linear characteristics as shown in Figure 2. However, when the voltage division characteristic is linear in this way, the gain of the feedback control loop is determined by the signal level X of the total reflected light amount signal SAL supplied to the first signal input terminal (10). changes.

そこで、この実施例では、上記帰還制御ループのゲイン
を一定に保つために、 R,=c−R,e”。
Therefore, in this embodiment, in order to keep the gain of the feedback control loop constant, R,=c-R,e''.

〔ただし、Cは任意の定数、eは自然定数〕なる抵抗値
RAを有するn+1個の抵抗の直列接続回路にて上記各
分圧抵抗回路(11) 、 (21) 、 (31)を
それぞれ構成するようにしている。
[However, C is an arbitrary constant, and e is a natural constant.] Each of the voltage dividing resistor circuits (11), (21), and (31) is configured by a series-connected circuit of n+1 resistors having a resistance value RA of [where C is an arbitrary constant and e is a natural constant]. I try to do that.

すなわち、上記帰還制御ループのゲインを一定に保つた
めには、 R n 二 C なる関係式を満たすようにすれば良く、この関係式より
、 RogR=c−n R= e c °n であるから各段の抵抗値を n なる式にて設定して、第3図に示すような指数関数的な
特性を呈するようにすれば、上記帰還制御ループのゲイ
ンを一定に保って、安定した割り算動作を行うことがで
きる。
That is, in order to keep the gain of the feedback control loop constant, it is sufficient to satisfy the relational expression R n 2 C, and from this relational expression, RogR=c−n R=ec °n. If the resistance value of each stage is set using the formula n to exhibit an exponential characteristic as shown in Figure 3, the gain of the feedback control loop can be kept constant and stable division operation can be achieved. It can be performed.

なお、上述の実施例では本発明を光デイスク装置におけ
るトラッキングサーボ系およびフォーカノシングサーボ
系に適用したが、本発明は、上記実施例のみに適用し得
るものでなく、第1の入力信号の信号レベルXにて第2
の入力信号の信号レベルYを割り算した出力信号Z=Y
/Xを形成する割算回路に広く適用することができる。
In the above embodiment, the present invention was applied to a tracking servo system and a focussing servo system in an optical disk device, but the present invention is not applicable only to the above embodiment. 2nd at signal level
The output signal Z = Y divided by the signal level Y of the input signal of
It can be widely applied to division circuits forming /X.

11  発明の効果 本発明に係る割算回路では、各分圧抵抗回路、上記各分
圧抵抗回路による分圧出力を選択する各出力選択回路、
比較回路および加減算計数回路による簡単な構成で割算
動作を行うことができる。
11 Effects of the Invention In the division circuit according to the present invention, each voltage dividing resistor circuit, each output selection circuit that selects the divided voltage output from each voltage dividing resistor circuit,
A division operation can be performed with a simple configuration consisting of a comparison circuit and an addition/subtraction counting circuit.

また、本発明に係る割算回路では、 Rn −C’ Ro e ” ’ [ただし、Cは任意の定数、eは自然定数]なる抵抗値
R0を有するn+1個の抵抗の直列接続回路にて各分圧
抵抗回路をそれぞれ構成しするごとによって、安定した
割算動作を行うことがで
In addition, in the division circuit according to the present invention, each of Stable division operation can be performed by configuring each voltage dividing resistor circuit.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明を光デイスク装置のトランキングサーボ
系およびフォーカンンングナーポ系に適用した実施例の
要部構成を示す回路図、第2図は上記実施例における分
圧抵抗回路の原理的な特性を示す特性線図、第3図は上
記実施例における分圧抵抗回路の具体的な特性を示す特
性線図である。 第4図は一般的な光デイスク装置のトラッキングサーボ
系の要部構成を示すブロック図である。
Fig. 1 is a circuit diagram showing the main part configuration of an embodiment in which the present invention is applied to a trunking servo system and a focusing system of an optical disk device, and Fig. 2 shows the principle of the voltage dividing resistor circuit in the above embodiment. FIG. 3 is a characteristic diagram showing specific characteristics of the voltage dividing resistor circuit in the above embodiment. FIG. 4 is a block diagram showing the main structure of a tracking servo system of a general optical disk device.

Claims (2)

【特許請求の範囲】[Claims] (1)第1の入力信号が供給される第1の分圧抵抗回路
と、 上記第1の分圧抵抗回路による分圧出力を選択する第1
の出力選択回路と、 上記第1の出力選択回路による選択出力の信号レベルを
基準信号レベルと比較する比較回路と、上記比較回路に
よる比較出力により加算動作と減算動作とに切り換え制
御される加減算計数回路と、 第2の入力信号が供給される第2の分圧抵抗回路と、 上記第2の分圧抵抗回路による分圧出力を選択する第2
の出力選択回路とを備え、 上記加減算計数回路による計数出力にて上記各出力選択
回路の選択動作を制御して、上記第1の入力信号の信号
レベルにて上記第2の入力信号の信号レベルを割り算し
た出力信号を上記第2の出力選択回路より得る構成を特
徴とする割算回路。
(1) A first voltage dividing resistor circuit to which a first input signal is supplied; and a first voltage dividing resistor circuit that selects a divided voltage output by the first voltage dividing resistor circuit.
an output selection circuit; a comparison circuit that compares the signal level of the selected output from the first output selection circuit with a reference signal level; and an addition/subtraction counter that is controlled to be switched between an addition operation and a subtraction operation by the comparison output from the comparison circuit. a second voltage dividing resistor circuit to which a second input signal is supplied; and a second voltage dividing resistor circuit for selecting a divided voltage output by the second voltage dividing resistor circuit.
and an output selection circuit, the selection operation of each of the output selection circuits is controlled by the counting output of the addition/subtraction counting circuit, so that the signal level of the second input signal is determined by the signal level of the first input signal. A division circuit characterized in that the second output selection circuit obtains an output signal obtained by dividing .
(2)R_n=c・R_0e^c^・^n 〔ただし、cは任意の定数、eは自然定数〕なる抵抗値
R_nを有するn+1個の抵抗の直列接続回路にて前記
各分圧抵抗回路をそれぞれ構成したことを特徴とする請
求項(1)に記載の割算回路。
(2) Each of the voltage dividing resistor circuits is formed by a series connection circuit of n+1 resistors having a resistance value R_n of R_n=c・R_0e^c^・^n [where c is an arbitrary constant and e is a natural constant]. 2. The division circuit according to claim 1, wherein the dividing circuit comprises:
JP10125389A 1989-04-20 1989-04-20 Dividing circuit Pending JPH02278482A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10125389A JPH02278482A (en) 1989-04-20 1989-04-20 Dividing circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10125389A JPH02278482A (en) 1989-04-20 1989-04-20 Dividing circuit

Publications (1)

Publication Number Publication Date
JPH02278482A true JPH02278482A (en) 1990-11-14

Family

ID=14295752

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10125389A Pending JPH02278482A (en) 1989-04-20 1989-04-20 Dividing circuit

Country Status (1)

Country Link
JP (1) JPH02278482A (en)

Similar Documents

Publication Publication Date Title
JP2759686B2 (en) Device for scanning record carriers
KR100380786B1 (en) A tracking error balance controlling circuit and current controlling circuit for use in optical disk reproducing apparatus, and optical disk reproducing apparatus mounting the same
US4819219A (en) Track jump control system for optical disk apparatus
JPH0279224A (en) Tracking servo device
US5592448A (en) Access control apparatus for optical disk according change of track pitch
US5291466A (en) Automatic control system for a tracking servo unbalance of optical disk player
JPH01135082A (en) Semiconductor laser controller
JP3372674B2 (en) Optical information recording / reproducing device
JPH02278482A (en) Dividing circuit
JPS59207470A (en) Head feed controller
US5067118A (en) Position detecting device for use by switching plural alternating signals having different phases from each other
US6016294A (en) AGC circuit with a digital divider for an optical disc drive unit
US5402404A (en) Optical disc apparatus having automatic gain control circuit of open loop type
JP3101465B2 (en) Automatic gain control device for radial servo signal
KR100425465B1 (en) Brake signal generating circuit for improving ability for lens brake in optical disk reproducing system and method thereof
JPS6089837A (en) Optical disc record reproducer
JP3578016B2 (en) Laser output control device and optical disk device
US7352665B2 (en) Tracking gain control method and tracking control circuit
JPH0528525A (en) Track positional deviation signal generator for optical disk device and tracking controller
JPS6076066A (en) Generating circuit of tracking error signal
JPS6180530A (en) Tracking servo circuit
JPH04125821A (en) Optical linear scale device
JPH0676315A (en) Track jump control device for information recording device
JPH09320074A (en) Optical disk apparatus
JPH04345926A (en) Optical head controller