JPH02245862A - バスアービトレーション集中管理方式 - Google Patents
バスアービトレーション集中管理方式Info
- Publication number
- JPH02245862A JPH02245862A JP6721389A JP6721389A JPH02245862A JP H02245862 A JPH02245862 A JP H02245862A JP 6721389 A JP6721389 A JP 6721389A JP 6721389 A JP6721389 A JP 6721389A JP H02245862 A JPH02245862 A JP H02245862A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- priority
- adapter
- arbiter
- internal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 5
- 238000007726 management method Methods 0.000 description 3
- 238000013523 data management Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔目次〕
概要
産業上の利用分野
従来の技術（第４図）
発明が解決しようとする課題
課題を解決するための手段（第１図）
作用
実施例（第２図、第３図）
発明の効果
〔概要〕
バスアービトレーション集中管理方式に関し、内部バス
に複数のＩ１０バスアダプタが接続されたとき、これら
Ｉ１０バスアダプタの配下の複数のＩ１０バス使用要求
を１台のバスアービタで集中管理し、Ｉ１０１００優先
度で内部バス使用可能とすることを目的とし、 プロセッサと、主メモリが接続されている内部バスに接
続された複数のＩ１０バスアダプタと、これらのＩ１０
バスアダプタに接続されるＩ１０バスを具備するデータ
処理装置において、各Ｉ１０バスに接続された複数のＩ
／Ｏからの優先度を持つバス使用権要求を集中管理する
１台のバスアーとりを設け、このバスアービタによりＩ
１０バスアダプタ間の内部バスの使用権の決定にこのＩ
／Ｏからのバス使用権要求の優先度を反映させるように
構成する。
に複数のＩ１０バスアダプタが接続されたとき、これら
Ｉ１０バスアダプタの配下の複数のＩ１０バス使用要求
を１台のバスアービタで集中管理し、Ｉ１０１００優先
度で内部バス使用可能とすることを目的とし、 プロセッサと、主メモリが接続されている内部バスに接
続された複数のＩ１０バスアダプタと、これらのＩ１０
バスアダプタに接続されるＩ１０バスを具備するデータ
処理装置において、各Ｉ１０バスに接続された複数のＩ
／Ｏからの優先度を持つバス使用権要求を集中管理する
１台のバスアーとりを設け、このバスアービタによりＩ
１０バスアダプタ間の内部バスの使用権の決定にこのＩ
／Ｏからのバス使用権要求の優先度を反映させるように
構成する。
本発明はバスアービトレーション管理方式に係り、特に
内部バスに複数のＩ１０アダプタが接続されているデー
タ管理装置において、各Ｉ１０アダプタ配下のＩ／Ｏか
らの複数の優先度のバス要求をシステムについて１つの
バスアービタで集中管理し、Ｉ１０１００優先度を保証
するようにしたものである。
内部バスに複数のＩ１０アダプタが接続されているデー
タ管理装置において、各Ｉ１０アダプタ配下のＩ／Ｏか
らの複数の優先度のバス要求をシステムについて１つの
バスアービタで集中管理し、Ｉ１０１００優先度を保証
するようにしたものである。
データ処理装置では複数の装置からのバス使用権要求に
対してその１つに使用権を与えるため、バスアービタが
使用されている０例えば第３図（Ａ）に示す如く、内部
バス２０にプロセッサ２１、主メモリ２２、Ｉ１０バス
アダプタ２３．２４を接続するとともに、Ｉ１０バスア
ダプタ２３にはｌ１０２４．２５．２６とバスアービタ
２７を接続し、Ｉ１０バスアダプタ２９にはｌ１０３０
１３１とバスアービタ３２を接続する。
対してその１つに使用権を与えるため、バスアービタが
使用されている０例えば第３図（Ａ）に示す如く、内部
バス２０にプロセッサ２１、主メモリ２２、Ｉ１０バス
アダプタ２３．２４を接続するとともに、Ｉ１０バスア
ダプタ２３にはｌ１０２４．２５．２６とバスアービタ
２７を接続し、Ｉ１０バスアダプタ２９にはｌ１０３０
１３１とバスアービタ３２を接続する。
ここでＩ１０バスアダプタ２３は、内部バス２０とＩ１
０バス２８を連結するものであり、これらの各バスは転
送方式などの仕様が異なるため、このＩ１０バスアダプ
タ２３でマツチングさせるものである。Ｉ１０バスアダ
プタ２９も、同様に内部バス２０とＩ１０バス３３を連
結するものである。
０バス２８を連結するものであり、これらの各バスは転
送方式などの仕様が異なるため、このＩ１０バスアダプ
タ２３でマツチングさせるものである。Ｉ１０バスアダ
プタ２９も、同様に内部バス２０とＩ１０バス３３を連
結するものである。
ところで、Ｉ１０バス２８におイテ、ｌ１０２４〜２６
の複数のものから同時にＩ１０バスの使用要求が行われ
たとき、予め定められた優先度により特定の１つに使用
権を与えるためバスアービタ２７が用意されている。ま
たＩ１０バスアダプタ２９側においても、同様にバスア
ービタ３２が設けられている。
の複数のものから同時にＩ１０バスの使用要求が行われ
たとき、予め定められた優先度により特定の１つに使用
権を与えるためバスアービタ２７が用意されている。ま
たＩ１０バスアダプタ２９側においても、同様にバスア
ービタ３２が設けられている。
このバス使用権獲得状態を、第４図（Ｂ）、（Ｃ）に基
づき、Ｉ１０バス２８側について、ｌ１０２４と２５よ
り同時にバス使用要求が出力された例について説明する
。このときｌ１０２４がｌ１０２５より優先度が高いも
のとし、また第４図（Ｂ）ではｌ１０２６を図示省略し
た。そして、第４図（Ｂ）に示す如く、Ｉ１０バス２８
に接続されたバスアービタ２７には、Ｉ１０バスアダプ
タ２３やすべてのＩ／Ｏ２４．２５・・・のバス使用権
要求信号（ＢＲＱ）が伝達される。各バス使用権要求信
号（ＢＲＱ）はすべて異なる優先度を持ち、各ＢＲＱに
は１対１に対応するバス使用許可信号（Ｂ Ｇ）がバス
アービタ２７よりそれぞれに伝達される。またＩ１０バ
スアダプタ２３、ｌ１０２４．２５−はハスビジー信号
（Ｂ Ｂ Ｓ Ｙ）が伝達される。このＢＢＳＹが出力
されているときはＩ１０バスが使用することを示し、バ
スアービトレーションの際に使用し、ＢＢＳＹが「１」
の間はバスアービトレーションは行われない。
づき、Ｉ１０バス２８側について、ｌ１０２４と２５よ
り同時にバス使用要求が出力された例について説明する
。このときｌ１０２４がｌ１０２５より優先度が高いも
のとし、また第４図（Ｂ）ではｌ１０２６を図示省略し
た。そして、第４図（Ｂ）に示す如く、Ｉ１０バス２８
に接続されたバスアービタ２７には、Ｉ１０バスアダプ
タ２３やすべてのＩ／Ｏ２４．２５・・・のバス使用権
要求信号（ＢＲＱ）が伝達される。各バス使用権要求信
号（ＢＲＱ）はすべて異なる優先度を持ち、各ＢＲＱに
は１対１に対応するバス使用許可信号（Ｂ Ｇ）がバス
アービタ２７よりそれぞれに伝達される。またＩ１０バ
スアダプタ２３、ｌ１０２４．２５−はハスビジー信号
（Ｂ Ｂ Ｓ Ｙ）が伝達される。このＢＢＳＹが出力
されているときはＩ１０バスが使用することを示し、バ
スアービトレーションの際に使用し、ＢＢＳＹが「１」
の間はバスアービトレーションは行われない。
なお、第４図（Ｃ）において、数字Ｏの付加された信号
（ＢＲＱＯ，ＢＧＯ）はｌ１０２４に関するものであり
、１つの付加された信号（ＢＲＱｌ、ＢＧＩ）はｌ１０
２５に関するものである。
（ＢＲＱＯ，ＢＧＯ）はｌ１０２４に関するものであり
、１つの付加された信号（ＢＲＱｌ、ＢＧＩ）はｌ１０
２５に関するものである。
■ 第４図（Ｃ）において、他のＩｌｏ （例えばｌ１
０２６）がＩ１０バス２８の使用中にｌ１０２４と２５
からバス使用権要求信号ＢＲＱＯ１ＢＲＱＩをそれぞれ
ｒｌＪとして使用要求が行われたとき、ＢＢＳＹがｒＯ
Ｊなので、バスアービタ２７は優先度の高いＢＧＯを「
１」としてｌ１０２４にバス使用権を与える。
０２６）がＩ１０バス２８の使用中にｌ１０２４と２５
からバス使用権要求信号ＢＲＱＯ１ＢＲＱＩをそれぞれ
ｒｌＪとして使用要求が行われたとき、ＢＢＳＹがｒＯ
Ｊなので、バスアービタ２７は優先度の高いＢＧＯを「
１」としてｌ１０２４にバス使用権を与える。
■ ｌ１０２４はバスアービタ２７より伝達されたＢＧ
ＯｒｌＪにより、使用許可されたことを認識してＢＲＱ
ＯｒｌＪをｒＯＪに落とし、さらにＢＢＳＹを「１」に
して、他のｌ１０２５等に対し次にＩ１０バスを使用す
ることを示す。このＢＢＳＹ ｒｌＪをみてバスアービ
タ２７はＢＧＯ「１」を「０」にする。これによりｌ１
０２４は他により使用中のＩ１０バス２８が空き次第、
ＢＢＳＹをｒＯＪとし、Ｉ１０バス２８を使用できる。
ＯｒｌＪにより、使用許可されたことを認識してＢＲＱ
ＯｒｌＪをｒＯＪに落とし、さらにＢＢＳＹを「１」に
して、他のｌ１０２５等に対し次にＩ１０バスを使用す
ることを示す。このＢＢＳＹ ｒｌＪをみてバスアービ
タ２７はＢＧＯ「１」を「０」にする。これによりｌ１
０２４は他により使用中のＩ１０バス２８が空き次第、
ＢＢＳＹをｒＯＪとし、Ｉ１０バス２８を使用できる。
■ このようにしてｌ１０２４がＩ１０バス２８を使用
したとき、ｌ１０２５から出力されているＢＲＱＩが「
１」のままであり、このときＢ５５Ｙは「０」なので、
バスアービタ２７はＢＧＩをｒｌＪとしてｌ１０２５に
バス使用許可を与える。
したとき、ｌ１０２５から出力されているＢＲＱＩが「
１」のままであり、このときＢ５５Ｙは「０」なので、
バスアービタ２７はＢＧＩをｒｌＪとしてｌ１０２５に
バス使用許可を与える。
■ ｌ１０２５はＢＧＩが「１」になったことによりＩ
１０バス使用許可が与えられたことを認識し、ＢＢＳＹ
を「１」として他のＩｌｏ等に対し次にＩ１０バスを使
用することを示し、またＢＲＱＩを「０」に落とす。こ
のＢＢＳＹ ｒｌＪをみてバスアービタ２７はＢＧｌを
「１」から「Ｏ」にする。そしてｌ１０２６はＩ１０バ
ス２８が空き次第、ＢＢＳＹを「０」にし、これを使用
できる。
１０バス使用許可が与えられたことを認識し、ＢＢＳＹ
を「１」として他のＩｌｏ等に対し次にＩ１０バスを使
用することを示し、またＢＲＱＩを「０」に落とす。こ
のＢＢＳＹ ｒｌＪをみてバスアービタ２７はＢＧｌを
「１」から「Ｏ」にする。そしてｌ１０２６はＩ１０バ
ス２８が空き次第、ＢＢＳＹを「０」にし、これを使用
できる。
このように、バスアーとりにより、Ｉ１０バス使用権の
割当をＢＲＱの優先度により識別して、緊急処理やオー
バランの発生し易いＩｌｏ等の優先度を高くして対処す
ることが、同一Ｉ／Ｏバス内では可能となる。
割当をＢＲＱの優先度により識別して、緊急処理やオー
バランの発生し易いＩｌｏ等の優先度を高くして対処す
ることが、同一Ｉ／Ｏバス内では可能となる。
しかし、第４図（Ａ）に示す如く、内部バス２０にＩ１
０バスアダプタが複数接続されている装置では、各Ｉ／
Ｏバスアダプタ２３．２９の配下のＩｌｏが同時にプロ
セッサ２１や主メモリ２２にアクセスしようとした場合
、今度はＩ１０バスアダプタ２３．２９間の優先度によ
り内部バス２０を使用するＩ１０バスアダプタが決まる
ことになる。
０バスアダプタが複数接続されている装置では、各Ｉ／
Ｏバスアダプタ２３．２９の配下のＩｌｏが同時にプロ
セッサ２１や主メモリ２２にアクセスしようとした場合
、今度はＩ１０バスアダプタ２３．２９間の優先度によ
り内部バス２０を使用するＩ１０バスアダプタが決まる
ことになる。
このため、Ｉ／Ｏバス内では優先度を高くしたＩｌｏの
アクセス要求も、そのＩ１０バスアダプタが他のＩ１０
バスアダプタより優先度が低い場合、それに接続された
優先度が低いＩｌｏに内部バス２０の使用権が与えられ
ることがある。
アクセス要求も、そのＩ１０バスアダプタが他のＩ１０
バスアダプタより優先度が低い場合、それに接続された
優先度が低いＩｌｏに内部バス２０の使用権が与えられ
ることがある。
これは内部バス２０とＩ１０バス２８．３３のプロトコ
ルが異なり、独立して制御されるためである。
ルが異なり、独立して制御されるためである。
それ故、複数のＩ１０バスを持つ装置では、接続されて
いるＩ１０全体としてバス使用要求に対して優先度を保
証することができなかった。
いるＩ１０全体としてバス使用要求に対して優先度を保
証することができなかった。
したがって本発明の目的は、複数のＩ１０バスに接続さ
れているすべてのＩ／’Ｏのバス使用権要求をデータ処
理装置全体として、１つのバスアービタで一括して優先
順位を判別するようにした集中管理方式を提供すること
である。
れているすべてのＩ／’Ｏのバス使用権要求をデータ処
理装置全体として、１つのバスアービタで一括して優先
順位を判別するようにした集中管理方式を提供すること
である。
前記目的を達成するため、本発明では、第１図に示す如
く、プロセッサ１、主メモリ２、Ｉ１０バスアダプタ３
、Ｉ１０バスアダプタ４等を内部バス５に接続し、Ｉ１
０バスアダプタ３に接続されるＩ１０バス１１にはｌ１
０６．７−を、Ｉ／Ｏバスアダプタ４に接続されるＩ１
０バス１２には、ｌ１０８．９−・を接続し、Ｉ１０バ
スアダプタ３．４、ｌ１０６．７．８．９−を共通のバ
スアービタ１０に接続する。そして総てのｌ１０６．７
．８．９−及びＩ１０バスアダプタ３．４のバス使用権
要求信号（Ｂ ＲＱ）に対し一括して優先順位を判別す
る。
く、プロセッサ１、主メモリ２、Ｉ１０バスアダプタ３
、Ｉ１０バスアダプタ４等を内部バス５に接続し、Ｉ１
０バスアダプタ３に接続されるＩ１０バス１１にはｌ１
０６．７−を、Ｉ／Ｏバスアダプタ４に接続されるＩ１
０バス１２には、ｌ１０８．９−・を接続し、Ｉ１０バ
スアダプタ３．４、ｌ１０６．７．８．９−を共通のバ
スアービタ１０に接続する。そして総てのｌ１０６．７
．８．９−及びＩ１０バスアダプタ３．４のバス使用権
要求信号（Ｂ ＲＱ）に対し一括して優先順位を判別す
る。
即ち、バスアービタ１０では、このデータ処理装置全体
のｌ１０６．７．８．９−に基づいてバス使用権に対す
る優先度を付与し、これを判別する。
のｌ１０６．７．８．９−に基づいてバス使用権に対す
る優先度を付与し、これを判別する。
本発明によれば、複数のＩ１０バスアダプタを使用した
データ処理装置において、Ｉ１０バス単位ではなく、全
Ｉ１０に対する優先度を与えてこれに基づきバス使用許
可を与えることができるので、実際に優先度の高いもの
が低いものより後廻しにされることがない。
データ処理装置において、Ｉ１０バス単位ではなく、全
Ｉ１０に対する優先度を与えてこれに基づきバス使用許
可を与えることができるので、実際に優先度の高いもの
が低いものより後廻しにされることがない。
本発明の一実施例を第２図及び第３図に基づき詳述する
。
。
第２図は本発明の一実施例構成図、第３図は本発明の動
作説明図である。
作説明図である。
第２図において第１図と同記号は同一部分を示す。
プロセッサ１、主メモリ２、Ｉ１０バスアダプタ３、Ｉ
１０バスアダプタ４、内部バス５は、それぞれ第４図（
Ａ）に示すプロセッサ２１、主メモリ２２、Ｉ１０バス
アダプタ２３、Ｉ１０バスアダプタ２９、内部バス２０
に対応する。そしてｌ１０６．７は第４図（Ａ）に示す
ｌ１０２４．２５に対応し、ｌ１０８．９は第４図（Ａ
）に示すｌ１０３０．３１に対応する。そしてＩ１０バ
ス１１．１２は、第４図（Ａ）に示すＩ１０バス２８．
３３に対応する。
１０バスアダプタ４、内部バス５は、それぞれ第４図（
Ａ）に示すプロセッサ２１、主メモリ２２、Ｉ１０バス
アダプタ２３、Ｉ１０バスアダプタ２９、内部バス２０
に対応する。そしてｌ１０６．７は第４図（Ａ）に示す
ｌ１０２４．２５に対応し、ｌ１０８．９は第４図（Ａ
）に示すｌ１０３０．３１に対応する。そしてＩ１０バ
ス１１．１２は、第４図（Ａ）に示すＩ１０バス２８．
３３に対応する。
本発明では、Ｉ１０バス１１．１２に対し、共通のバス
アービタ１０を設け、これらに接続されるｌ１０６．７
−８．９− 夏１０バスアダフ。
アービタ１０を設け、これらに接続されるｌ１０６．７
−８．９− 夏１０バスアダフ。
り３．４のバス使用要求に対する優先度を管理する。こ
のためバスアービタ１０には、全Ｉ／Ｏ優先順位判定部
１３を設け、各Ｉ／Ｏ及びＩ１０バスアダプタに対して
予め設定された優先度に基づき、Ｉ１０バスに対する使
用要求が競合したときその優先度に高いものに使用権を
付与する。
のためバスアービタ１０には、全Ｉ／Ｏ優先順位判定部
１３を設け、各Ｉ／Ｏ及びＩ１０バスアダプタに対して
予め設定された優先度に基づき、Ｉ１０バスに対する使
用要求が競合したときその優先度に高いものに使用権を
付与する。
この全Ｉ／Ｏ優先順位判定部１３は、全Ｉ／Ｏ及びＩ１
０バスアダプタに対する優先順位が記入された優先順位
テーブルが用意され、Ｉ１０バスに対して使用要求が競
合したとき、これを参照して優先度を定める。
０バスアダプタに対する優先順位が記入された優先順位
テーブルが用意され、Ｉ１０バスに対して使用要求が競
合したとき、これを参照して優先度を定める。
本発明の動作を、第３図によりｌ１０６．７．８．９か
ら同時にバス使用要求が出力された例について示す。な
お優先度は、ｌ１０６＞ｌ１０８＞Ｉ／Ｏ７＞ｌ１０９
の順度であり、第２図、第３図において数字００の付加
された信号（ＢＲＱｏｏ、ＢＧＯＯ）はｌ１０６に関す
るものであり、数字０１の付加された信号（ＢＲＱＯＩ
、ＢＧＯｌ）はｌ１０８に関するものであり、数字ｌＯ
の付加された信号（ＢＲＱＩＯ２ＢＧＩＯ）はｌ１０７
に関するものであり、数字１１の付加された信号（ＢＲ
ＱＩＩ、ＢＧＩＩ）はｌ１０９に関するものである。
ら同時にバス使用要求が出力された例について示す。な
お優先度は、ｌ１０６＞ｌ１０８＞Ｉ／Ｏ７＞ｌ１０９
の順度であり、第２図、第３図において数字００の付加
された信号（ＢＲＱｏｏ、ＢＧＯＯ）はｌ１０６に関す
るものであり、数字０１の付加された信号（ＢＲＱＯＩ
、ＢＧＯｌ）はｌ１０８に関するものであり、数字ｌＯ
の付加された信号（ＢＲＱＩＯ２ＢＧＩＯ）はｌ１０７
に関するものであり、数字１１の付加された信号（ＢＲ
ＱＩＩ、ＢＧＩＩ）はｌ１０９に関するものである。
■ 第３図において、図示省略した他のＩｌｏがＩ１０
バス１１または１２の使用中にｌ１０６．８．７．９か
らバス使用権要求信号ＢＲＱＯ０１ＢＲＱＯ１、ＢＲＱ
Ｉ ０１ＢＲＱＩ １をそれぞれ「１」としてバス使用
要求が行われたとき、ＢＢＳＹがｒＯＪなので、バスア
ービタ１０は、その全Ｉ／Ｏ優先順判定部１３がこれら
を判別してＢＲＱＯＯを高優先度と認識するので、バス
アービタ１０は優先度の高いＢＧＯＯをｒｌＪとしてｌ
１０６にバス使用権を与える。
バス１１または１２の使用中にｌ１０６．８．７．９か
らバス使用権要求信号ＢＲＱＯ０１ＢＲＱＯ１、ＢＲＱ
Ｉ ０１ＢＲＱＩ １をそれぞれ「１」としてバス使用
要求が行われたとき、ＢＢＳＹがｒＯＪなので、バスア
ービタ１０は、その全Ｉ／Ｏ優先順判定部１３がこれら
を判別してＢＲＱＯＯを高優先度と認識するので、バス
アービタ１０は優先度の高いＢＧＯＯをｒｌＪとしてｌ
１０６にバス使用権を与える。
■ ｌ１０６はバスアービタ１０より伝達されたＢＧＯ
ＯｒｌＪにより使用許可されたことを認識してＢＲＱＯ
ＯｒｌＪを「０」に落とし、さらにＢＢＳＹを「１」に
して、他のｌ１０８等に対し、次にバスを使用すること
を示す。このＢＢＳＹ「１」をみてバスアービタ１０は
ＢＧＯＯｒｌ」を「０」とする。かくしてｌ１０６は他
が使用中のＩ１０バスが空き次第、ＢＢＳＹをｒＯＪと
して、Ｉ１０バスを使用できる。
ＯｒｌＪにより使用許可されたことを認識してＢＲＱＯ
ＯｒｌＪを「０」に落とし、さらにＢＢＳＹを「１」に
して、他のｌ１０８等に対し、次にバスを使用すること
を示す。このＢＢＳＹ「１」をみてバスアービタ１０は
ＢＧＯＯｒｌ」を「０」とする。かくしてｌ１０６は他
が使用中のＩ１０バスが空き次第、ＢＢＳＹをｒＯＪと
して、Ｉ１０バスを使用できる。
■ このようにｌ１０６がＩ１０バスを使用したとき、
ｌ１０８．７．９から出力されているＢＲＱＯ１、ＢＲ
ＱＩＯｌＢＲＱＩ １が「１」のままであり、このとき
ＢＢＳＹは「０」なので、バスアービタ１０は、優先順
位にしたがって今度はＢＧＯ１を「１」にしてｌ１０８
にバス使用許可を与える。ｌ１０８はＢＧＯ１が「１」
になったので使用許可の与えられたことを認識し、ＢＲ
ＱｏｌをｒＯＪに落とし、ＢＢＳＹを「１」にし、次に
バスを使用することを示す。このＢＢＳＹ「１」をみて
バスアービタ１０はＢＧＯ１を「０」にする。か（して
ｌ１０８はｌ１０６の使用中のＩ１０バスが空き次第Ｂ
ＢＳＹを「０」としてＩ１０バスを使用することができ
る。
ｌ１０８．７．９から出力されているＢＲＱＯ１、ＢＲ
ＱＩＯｌＢＲＱＩ １が「１」のままであり、このとき
ＢＢＳＹは「０」なので、バスアービタ１０は、優先順
位にしたがって今度はＢＧＯ１を「１」にしてｌ１０８
にバス使用許可を与える。ｌ１０８はＢＧＯ１が「１」
になったので使用許可の与えられたことを認識し、ＢＲ
ＱｏｌをｒＯＪに落とし、ＢＢＳＹを「１」にし、次に
バスを使用することを示す。このＢＢＳＹ「１」をみて
バスアービタ１０はＢＧＯ１を「０」にする。か（して
ｌ１０８はｌ１０６の使用中のＩ１０バスが空き次第Ｂ
ＢＳＹを「０」としてＩ１０バスを使用することができ
る。
このようなことが第３図に示すタイムチャートにしたが
って行われて、順次Ｉ／Ｏ７、ｌ１０９がＩ１０バスを
使用することになる。
って行われて、順次Ｉ／Ｏ７、ｌ１０９がＩ１０バスを
使用することになる。
この結果、接続されているＩ１０バスに関わらず、Ｉ１
０全体全優先度の低いＩｌｏは、それより優先度の高い
ＩｌｏのＢＲＱがなくなるまでＩ１０バスの使用権が待
たされる。従って内部バス上でも必ず優先度の高いＩｌ
ｏのアクセス要求から受は付けられることになる。
０全体全優先度の低いＩｌｏは、それより優先度の高い
ＩｌｏのＢＲＱがなくなるまでＩ１０バスの使用権が待
たされる。従って内部バス上でも必ず優先度の高いＩｌ
ｏのアクセス要求から受は付けられることになる。
６．７．８、９−・ｌ１０
１０・−・バスアービタ
〔発明の効果〕
このように本発明によれば、Ｉｌｏのプロセッサ、主メ
モリへのアクセス等、内部バス使用潅の優先度を、複数
のＩ１０バスとそれに接続されたＩｌｏを持つデータ処
理装置においても、全Ｉ１０の優先度に基づき総合的に
定めることができる。
モリへのアクセス等、内部バス使用潅の優先度を、複数
のＩ１０バスとそれに接続されたＩｌｏを持つデータ処
理装置においても、全Ｉ１０の優先度に基づき総合的に
定めることができる。
特許出願人 富士通株式会社
代理人弁理士 山 谷 晧 榮
【図面の簡単な説明】
第１図は本発明の原理説明図、
第２図は本発明の一実施例構成図、
第３図は本発明の動作を示すタイミ
ド、
第４図は従来例を示す。
ングチャー
■−・−プロセッサ ２・−主メモリ３．４・・
・Ｉ１０バスアダプタ ５−内部バス １３１？Ｑ ００ ＞ ＩＭＱＯｆ ＲＱ１０ Ｂｌ？（２１／ 第１図 ｆ−￥明刀原理Ｚ 第３図 本発明の動イ乍鋭朗２
・Ｉ１０バスアダプタ ５−内部バス １３１？Ｑ ００ ＞ ＩＭＱＯｆ ＲＱ１０ Ｂｌ？（２１／ 第１図 ｆ−￥明刀原理Ｚ 第３図 本発明の動イ乍鋭朗２
Claims (1)
- 【特許請求の範囲】 プロセッサ（１）と、主メモリ（２）が接続されている
内部バス（５）に接続された複数のＩ／Ｏバスアダプタ
（３）、（４）と、これらのＩ／Ｏバスアダプタ（３）
、（４）に接続されるＩ／Ｏバス（１１）、（１２）を
具備するデータ処理装置において、 各Ｉ／Ｏバス（１１）、（１２）に接続された複数のＩ
／Ｏからの優先度を持つバス使用権要求を集中管理する
１台のバスアービタ（１０）を設け、 このバスアービタ（１０）によりＩ／Ｏバスアダプタ（
３）、（４）間の内部バス（５）の使用権の決定にこの
Ｉ／Ｏからのバス使用権要求の優先度を反映させるよう
にしたことを特徴とするバスアービトレーション集中管
理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6721389A JPH02245862A (ja) | 1989-03-18 | 1989-03-18 | バスアービトレーション集中管理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6721389A JPH02245862A (ja) | 1989-03-18 | 1989-03-18 | バスアービトレーション集中管理方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02245862A true JPH02245862A (ja) | 1990-10-01 |
Family
ID=13338409
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6721389A Pending JPH02245862A (ja) | 1989-03-18 | 1989-03-18 | バスアービトレーション集中管理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02245862A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001084215A (ja) * | 1999-07-12 | 2001-03-30 | Matsushita Electric Ind Co Ltd | データ処理装置 |
-
1989
- 1989-03-18 JP JP6721389A patent/JPH02245862A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001084215A (ja) * | 1999-07-12 | 2001-03-30 | Matsushita Electric Ind Co Ltd | データ処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5621897A (en) | Method and apparatus for arbitrating for a bus to enable split transaction bus protocols | |
| EP0537899B1 (en) | Bus arbitration architecture incorporating deadlock detection and masking | |
| US4972313A (en) | Bus access control for a multi-host system using successively decremented arbitration delay periods to allocate bus access among the hosts | |
| US6393506B1 (en) | Virtual channel bus and system architecture | |
| US5276887A (en) | Bus arbitration system for granting bus access to devices following two-wire bus arbitration protocol and devices following three-wire bus arbitration protocol | |
| US5996037A (en) | System and method for arbitrating multi-function access to a system bus | |
| US6801971B1 (en) | Method and system for shared bus access | |
| US10437773B2 (en) | SPI devices with multi-master capabilities | |
| US4979099A (en) | Quasi-fair arbitration scheme with default owner speedup | |
| US5649209A (en) | Bus coupling information processing system for multiple access to system bus | |
| US6697904B1 (en) | Preventing starvation of agents on a bus bridge | |
| US5249297A (en) | Methods and apparatus for carrying out transactions in a computer system | |
| JPH0683763A (ja) | 中央アービタをスレーブアービタに変換する方法およびシステム | |
| US20030229743A1 (en) | Methods and structure for improved fairness bus arbitration | |
| US4901226A (en) | Inter and intra priority resolution network for an asynchronous bus system | |
| US5680554A (en) | Method and apparatus for arbitrating among processors for access to a common bus | |
| US7080174B1 (en) | System and method for managing input/output requests using a fairness throttle | |
| EP1187029B1 (en) | Peripheral component interconnect arbiter implementation with dynamic priority scheme | |
| US6571306B1 (en) | Bus request mechanism for bus master which is parked on a shared bus | |
| US5931931A (en) | Method for bus arbitration in a multiprocessor system | |
| US6430641B1 (en) | Methods, arbiters, and computer program products that can improve the performance of a pipelined dual bus data processing system | |
| JPH02245862A (ja) | バスアービトレーション集中管理方式 | |
| KR100973419B1 (ko) | 버스 중재 방법 및 장치 | |
| JPH0210459A (ja) | バス使用権決定方式 | |
| CN111026699B (zh) | 基于环形总线的多核网络通信方法、装置及系统 |