JPH02244752A - Static electricity protection circuit of semiconductor integrated circuit - Google Patents
Static electricity protection circuit of semiconductor integrated circuitInfo
- Publication number
- JPH02244752A JPH02244752A JP6391989A JP6391989A JPH02244752A JP H02244752 A JPH02244752 A JP H02244752A JP 6391989 A JP6391989 A JP 6391989A JP 6391989 A JP6391989 A JP 6391989A JP H02244752 A JPH02244752 A JP H02244752A
- Authority
- JP
- Japan
- Prior art keywords
- base
- bipolar transistor
- input
- static electricity
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 32
- 230000005611 electricity Effects 0.000 title abstract description 25
- 230000003068 static effect Effects 0.000 title abstract description 24
- 230000015556 catabolic process Effects 0.000 claims abstract description 26
- 238000010586 diagram Methods 0.000 description 10
- 238000007599 discharging Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 3
- 230000006378 damage Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 230000001105 regulatory effect Effects 0.000 description 3
- 238000005259 measurement Methods 0.000 description 2
- 206010011224 Cough Diseases 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
Description
【発明の詳細な説明】
〔概要〕
半導体集積回路に発生する静電気を放電させる効果が大
きくなるように改良された半導体集積回路の静電気保護
回路に関し、
半導体集積回路に於ける端子に加わる静電気の極性の如
何に拘わらず、高い耐電圧を示す半導体集積回路保護素
子を得ることを目的とし、コレクタが入出力端子に且つ
エミッタが接地端子にそれぞれ接続されたバイポーラ・
トランジスタと、該バイポーラ・トランジスタのベース
と前記入出力端子との間に該ベースに向かって逆方向と
なる向きに挿入されたブレーク・ダウン素子と、前記バ
イポーラ・トランジスタのベースと前記接地端子との間
に挿入された抵抗とを備えるか、或いは、コレクタが電
源端子に且つエミッタが入出力端子にそれぞれ接続され
たバイポーラ・トランジスタと、該バイポーラ・トラン
ジスタのベースと前記電源端子との間に該ベースに向か
って逆方向となる向きに挿入されたブレーク・ダウン素
子とを備えるよう構成する。[Detailed Description of the Invention] [Summary] Regarding an electrostatic protection circuit for a semiconductor integrated circuit that has been improved to increase the effect of discharging static electricity generated in a semiconductor integrated circuit, the polarity of static electricity applied to a terminal in a semiconductor integrated circuit is In order to obtain a semiconductor integrated circuit protection element that exhibits high withstand voltage, regardless of the
a breakdown element inserted between the base of the bipolar transistor and the input/output terminal in an opposite direction toward the base; and a breakdown element inserted between the base of the bipolar transistor and the ground terminal. or a bipolar transistor whose collector is connected to a power supply terminal and whose emitter is connected to an input/output terminal, and the base is connected between the base of the bipolar transistor and the power supply terminal. and a break down element inserted in a direction opposite to the direction shown in FIG.
[産業上の利用分野〕
本発明は、半導体集積回路に発生する静電気を放電させ
る効果が大きくなるように改良された半導体集積回路の
静電気保護回路に関する。[Industrial Field of Application] The present invention relates to an electrostatic protection circuit for semiconductor integrated circuits that is improved so as to be more effective in discharging static electricity generated in semiconductor integrated circuits.
現在、半導体集積回路は産業機器や民生機器への使用が
急速に増加しつつあり、今後もこの傾向は変わらないと
考えられる。Currently, the use of semiconductor integrated circuits in industrial equipment and consumer equipment is rapidly increasing, and this trend is expected to continue in the future.
これに伴い、半導体集積回路の使用環境は更に悪化する
ことが予想され、既に、その兆しは見え始めている。As a result, the environment in which semiconductor integrated circuits are used is expected to deteriorate further, and signs of this are already beginning to appear.
その使用環境に依る問題の一つに静電破壊が挙げられ、
それについては従来から種々の対策が考えられ且つ実施
されてきた。例えば半導体集積回路の入出力部分に保護
素子を形成し、静電気を該保護素子を介して放電させ、
内部の諸素子には影響を与えないようにすることが行わ
れているが、その効果については、未だ充分とは言えな
い状態にある。One of the problems caused by the usage environment is electrostatic damage.
Various countermeasures have been considered and implemented for this purpose. For example, a protection element is formed at the input/output part of a semiconductor integrated circuit, and static electricity is discharged through the protection element.
Efforts have been made to prevent the internal elements from being affected, but their effectiveness is still far from satisfactory.
第7図は保護素子が組み込まれた半導体集積回路の従来
例を解説する為の要部回路説明図を表している。FIG. 7 shows an explanatory diagram of a main circuit for explaining a conventional example of a semiconductor integrated circuit incorporating a protection element.
図に於いて、TVDは電源端子、TIOは入出力端子、
’Tvsは接地端子、Ql及びQ2は保護素子、Qr、
oは被保護素子をそれぞれ示している。In the figure, TVD is a power supply terminal, TIO is an input/output terminal,
'Tvs is the ground terminal, Ql and Q2 are protection elements, Qr,
o indicates each protected element.
図示例では、半導体集積回路の内部素子である被保護素
子QGI)と入出力端子TIOとの間にバイポーラ・ト
ランジスタである保護素子Q1及びQ2を挿入し、入出
力端子TIoから侵入する静電気を電源配線或いは接地
配線に放電させることで被保護素子QG5の破壊を防い
でいる。In the illustrated example, protection elements Q1 and Q2, which are bipolar transistors, are inserted between the protected element (QGI), which is an internal element of the semiconductor integrated circuit, and the input/output terminal TIO, and the static electricity that enters from the input/output terminal TIo is removed from the power source. The protected element QG5 is prevented from being destroyed by discharging it into the wiring or the ground wiring.
通常、静電気が半導体集積回路の数ある端子のうちのど
れに加わるかは全く予測できないので、加わった静電気
をその都度適切な放電経路を選択して放電させることは
実際上不可能である。従って、一般には、放電光として
電源配線或いは接地配線を採用している。この再配線は
、半導体集積回路の内部では比較的大きな静電容量を有
していることから溜池のような役割を果たすことができ
る。そこで、この再配線に放電することで入出力端子の
電圧は大幅に低下し、被保護素子の静電気に依る破壊は
回避される。Normally, it is completely unpredictable to which of the many terminals of a semiconductor integrated circuit static electricity will be applied, so it is practically impossible to discharge the applied static electricity by selecting an appropriate discharge path each time. Therefore, generally, a power supply wiring or a ground wiring is used as the discharge light. Since this rewiring has a relatively large capacitance inside the semiconductor integrated circuit, it can act as a reservoir. Therefore, by discharging this rewiring, the voltage at the input/output terminal is significantly reduced, and destruction of the protected element due to static electricity is avoided.
一般に、保護素子Q1及びQ2をバイポーラ・トランジ
スタとし、それを例えば入出力端子TIOと接地端子’
rvsとの間に挿入する場合(図示例では保護素子Q2
)、コレクタは入出力端子TIGに接続し、ベースは抵
抗R2を介して接地端子T”vsに接続し、エミッタは
接地端子’r”vsに直接接続する。尚、ここでは、バ
イポーラ・トランジスタの導電型がnpnであるが、p
npであっても同様に考えることができる。In general, the protection elements Q1 and Q2 are bipolar transistors, which are connected to an input/output terminal TIO and a ground terminal', for example.
rvs (in the illustrated example, the protective element Q2
), the collector is connected to the input/output terminal TIG, the base is connected to the ground terminal T"vs via a resistor R2, and the emitter is directly connected to the ground terminal 'r"vs. Here, the conductivity type of the bipolar transistor is npn, but p
The same can be considered for np.
前記構成の回路に於ける入出力端子T、。と接地端子T
v!との間に極性が正である高電圧の静電気が加わった
場合の動作を解析すると次の通りである。咳高電圧は、
保護素子Q2のコレクタ・ベース間の接合に印加され、
その空乏層内に於ける電界を強める。この空乏層内の電
界が成る程度以上の場合には、空乏層内での衝突電離に
依ってキャリヤ、即ち、電子並びに正札が発生する。こ
のうち、正孔はベースに流れ込んでから抵抗R2を介し
て接地端子1.へと流れ出るのであるが、これと同時に
ベース電位を上昇させる。従って、エミッタ・ベース接
合は順方向にバイアスされるので、エミッタから電子が
注入される。その注入された電子の大部分はコレクタ・
ベース接合に流れ込んで新たな衝突電離を発生させる引
き金の働きをする。これは一種の正帰還であって、抵抗
R2を流れる電子に注入電子を加えた電子数と新たに発
生する電子数とがバランスするまで保護素子Q2を流れ
る電流は増加を続ける。このようなメカニズムでコレク
タ・ベース接合のブレーク・ダウン電圧は低下し、単な
るダイオードだけの場合よりも短時間で静電気を放電さ
せることができる。Input/output terminals T in the circuit having the above configuration. and ground terminal T
v! The analysis of the operation when high voltage static electricity with positive polarity is applied between the two is as follows. cough high voltage
Applied to the collector-base junction of the protection element Q2,
The electric field within the depletion layer is strengthened. When the electric field within the depletion layer is greater than the level at which the electric field is generated, carriers, that is, electrons and genuine tags are generated due to impact ionization within the depletion layer. Among these, the holes flow into the base and then pass through the resistor R2 to the ground terminal 1. At the same time, the base potential increases. Therefore, the emitter-base junction is forward biased and electrons are injected from the emitter. Most of the injected electrons go to the collector
It flows into the base junction and acts as a trigger to generate new impact ionization. This is a type of positive feedback, and the current flowing through the protection element Q2 continues to increase until the number of newly generated electrons is balanced with the number of electrons flowing through the resistor R2 plus the injected electrons. This mechanism lowers the breakdown voltage of the collector-base junction, allowing static electricity to be discharged in a shorter time than with a simple diode.
また、前記した回路に於いて、例えば保護素子Q2のベ
ースと接地端子T”vsとの間に挿入されている抵抗R
2を除去し、ベースを直接接地することも行われている
。この場合には、ベースそのものがもつ内部抵抗が抵抗
R2の役割を果たし、効果としては不充分であるが、前
記同様のメカニズムに依る放電動作を期待できる。Further, in the above-mentioned circuit, for example, a resistor R inserted between the base of the protection element Q2 and the ground terminal T''vs
2 and grounding the base directly has also been done. In this case, the internal resistance of the base itself plays the role of resistor R2, and although the effect is not sufficient, a discharge operation based on the same mechanism as described above can be expected.
前記説明した保護素子の動作メカニズムは、バイポーラ
・トランジスタに於ける本来の動作メカニズムではなく
、従って、バイポーラ・トランジスタがもつ電流駆動能
力を充分に出し切っていない。従って、前記したような
動作メカニズムでは、放電能力が不足する虞がある。The operating mechanism of the protection element described above is not the original operating mechanism of a bipolar transistor, and therefore does not fully utilize the current driving ability of the bipolar transistor. Therefore, with the above-mentioned operating mechanism, there is a possibility that the discharge capacity will be insufficient.
ところで、近年、Bi −0MO3(b ipo 1a
r complementary metalox
ide semiconductor)は、今後、半
導体集積回路として多用される趨勢にある。本発明者は
、Bi−0MO3に於ける出力端子並びに接地端子間に
第7図について説明したようなバイポーラ・トランジス
タ挿入型静電気保護回路を設けたものについて、その静
電気に対する強度(耐電圧)を測定したが、その耐電圧
は、出力端子側が正極性になった場合には負極性になっ
た場合に比較して著しく低い値であった。By the way, in recent years, Bi-0MO3 (bipo 1a
r complementary metalox
IDE semiconductors are likely to be widely used as semiconductor integrated circuits in the future. The present inventor measured the strength against static electricity (withstand voltage) of a Bi-0MO3 in which a bipolar transistor insertion type static electricity protection circuit as explained in FIG. 7 was provided between the output terminal and the ground terminal. However, the withstand voltage was significantly lower when the output terminal side had positive polarity than when it had negative polarity.
その理由は、勿論、前記した保護回路の能力不足に起因
するものであり、これについて、更に詳細に記述する。The reason for this is, of course, the insufficient ability of the protection circuit described above, and this will be described in more detail.
第8図は測定に用いた試験回路の要部回路説明図である
。FIG. 8 is an explanatory diagram of the main part of the test circuit used for measurement.
図に於いて、VPは出力電圧可変の直流電源、Cは容量
が10(pF)であるキャパシタ、Sはスイッチ、■及
び■は端子、TPは試料である半導体集積回路をそれぞ
れ示している。In the figure, VP is a DC power source with variable output voltage, C is a capacitor with a capacity of 10 (pF), S is a switch, ■ and ■ are terminals, and TP is a semiconductor integrated circuit as a sample.
この試験回路で測定を行うには、当初、スイッチSの端
子■側を閉成し、10(pF)のキャパシタCに直流電
源VPからの電圧を印加して電荷を蓄積する。次いで、
スイッチSの端子■側を閉成し、キャパシタCに蓄積さ
れている電荷を半導体集積回路TPに流し込むようにす
る。そして、この操作を直流電源■から出力される電圧
を上昇させでは繰り返し、その都度、半導体集積回路T
Pが破壊されたか否かを確認し、静電気に対する強度を
判定する。To perform measurements with this test circuit, first, the terminal (2) side of the switch S is closed, and a voltage from the DC power supply VP is applied to the capacitor C of 10 (pF) to accumulate charge. Then,
The terminal (2) side of the switch S is closed to allow the charge stored in the capacitor C to flow into the semiconductor integrated circuit TP. Then, this operation is repeated by increasing the voltage output from the DC power supply ■, and each time, the semiconductor integrated circuit T
Check whether P is destroyed or not, and determine its strength against static electricity.
このようにして測定を行った結果、出力端子側が負極性
となる電圧を印加した場合には2300(V)の電圧に
耐えることができたが、逆に正極性となる電圧を印加し
た場合には1700(V)になると半導体集積回路TP
は破壊された。As a result of measuring in this way, it was possible to withstand a voltage of 2300 (V) when a negative polarity voltage was applied to the output terminal side, but on the contrary, when a positive polarity voltage was applied. When becomes 1700 (V), the semiconductor integrated circuit TP
was destroyed.
本発明は、半導体集積回路に於ける端子に加わる静電気
の極性の如何に拘わらず、高い耐電圧を示す半導体集積
回路の静電気保護回路を提供しようとする。The present invention aims to provide an electrostatic protection circuit for a semiconductor integrated circuit that exhibits a high withstand voltage regardless of the polarity of electrostatic electricity applied to terminals in the semiconductor integrated circuit.
前記したような問題を解消する為には、異常電荷を放電
させる為に準備されているトランジスタが半導体集積回
路の入出力端子に定格電圧よりも高い電圧が加わった際
に正常な動作をするように各部分の電位を適切に設定し
てやれば良い。In order to solve the above-mentioned problems, it is necessary to make sure that the transistors prepared for discharging abnormal charges operate normally when a voltage higher than the rated voltage is applied to the input/output terminals of the semiconductor integrated circuit. All you have to do is set the potential of each part appropriately.
第1図及び第2図は本発明に依る静電気保護回路の原理
を説明する為の要部回路説明図を表し、第7図に於いて
用いた記号と同記号は同部分を表すか或いは同じ意味を
持つものとする。Figures 1 and 2 are circuit explanatory diagrams of main parts for explaining the principle of the electrostatic protection circuit according to the present invention, and the same symbols as those used in Figure 7 represent the same parts or are the same. It shall have meaning.
図に於いて、Qは保護素子であるバイポーラ・トランジ
スタ、Dはブレーク・ダウン素子、RBは抵抗をそれぞ
れ示している。In the figure, Q represents a bipolar transistor which is a protection element, D represents a breakdown element, and RB represents a resistor.
第1図と第2図とが相違するところは、静電気保護回路
を入出力端子Tl(lと接地端子Tvsとの間に挿入し
たか、或いは、電源端子Tvoと入出力端子T10との
間に挿入したかの点のみである。The difference between FIG. 1 and FIG. 2 is that an electrostatic protection circuit is inserted between the input/output terminal Tl (l and the grounding terminal Tvs), or between the power supply terminal Tvo and the input/output terminal T10. The only point is whether or not it was inserted.
第1図に見られる静電気保護回路に於いては、バイポー
ラ・トランジスタQのコレクタを入出力端子TIOに、
そして、エミッタを接地端子Tv!にそれぞれ接続して
あり、また、入出力端子T、。とバイポーラ・トランジ
スタQのベースとの間には定格電圧以上の電圧が加わる
と電流が流れるブレーク・ダウン素子りをベースに向か
って逆方向動作となる向きに接続し、更にまた、バイポ
ーラ・トランジスタQのベースと接地端子T1.との間
には抵抗RBを接続しである。In the electrostatic protection circuit shown in Figure 1, the collector of the bipolar transistor Q is connected to the input/output terminal TIO.
Then, connect the emitter to the ground terminal Tv! and input/output terminals T, respectively. A breakdown element through which a current flows when a voltage higher than the rated voltage is applied is connected between the base of the bipolar transistor Q and the base of the bipolar transistor base and ground terminal T1. A resistor RB is connected between the two.
第2図に見られる静電気保護回路に於いては、バイポー
ラ・トランジスタQのコレクタを電源端子TvI、に、
そして、エミッタを入出力端子T1oにそれぞれ接続し
てあり、また、電源端子’T”vnとバイポーラ・トラ
ンジスタQのベースとの間に前記と同様なブレーク・ダ
ウン素子りをベースに向かって逆方向動作となる向きに
接続し、更にまた、バイポーラ・トランジスタQのベー
スと入出力端子Tloとの間には抵抗RBを接続しであ
る。In the electrostatic protection circuit shown in FIG. 2, the collector of the bipolar transistor Q is connected to the power supply terminal TvI,
The emitters are connected to the input/output terminal T1o, and a break-down element similar to the above is connected between the power supply terminal 'T'vn and the base of the bipolar transistor Q in the opposite direction toward the base. Furthermore, a resistor RB is connected between the base of the bipolar transistor Q and the input/output terminal Tlo.
第1図並びに第2図に見られる静電気保護回路とを合体
、即ち、入出力端子T、。と接地端子T’vsとの間、
及び、電源端子T%l+1と入出力端子TIOとの間に
それぞれ静電気保護回路を挿入しても良いことは勿論で
あり、また、ブレーク・ダウン素子りの数を適切に選択
してブレーク・ダウン電圧を所望の値に制御することが
できる。The electrostatic protection circuit shown in FIGS. 1 and 2 is combined, that is, the input/output terminal T. and the ground terminal T'vs,
Of course, it is also possible to insert an electrostatic protection circuit between the power supply terminal T%l+1 and the input/output terminal TIO, and also to appropriately select the number of breakdown elements. The voltage can be controlled to a desired value.
このようなことから、本発明に依る半導体集積回路の静
電気保護回路では、コレクタが入出力端子(例えば入出
力端子T + o )に且つエミッタが接地端子(例え
ば接地端子Tvs)にそれぞれ接続されたバイポーラ・
トランジスタ(例えばバイポーラ・トランジスタQ)と
、コ亥バイポーラ・トランジスタのベースと前記入出力
端子との間に酸ベースに向かって逆方向となる向きに挿
入されたブレーク・ダウン素子(例えばブレーク・ダウ
ン素子D)と、前記バイポーラ・トランジスタのベース
と前記接地端子との間に挿入された抵抗(例えば抵抗R
B)とを備えるか、或いは、コレクタが電源端子(例え
ば電源端子TvD)に且つエミッタが入出力端子にそれ
ぞれ接続されたバイポーラ・トランジスタと、該バイポ
ーラ・トランジスタのベースと前記電源端子との間に該
ベースに向かって逆方向となる向きに挿入されたブレー
ク・ダウン素子と、前記バイポーラ・トランジスタのベ
ースと前記入出力端子との間に挿入された抵抗とを備え
るか、或いは、前記した構成の全てを備えるよう構成す
る。For this reason, in the electrostatic protection circuit for a semiconductor integrated circuit according to the present invention, the collector is connected to the input/output terminal (for example, the input/output terminal T + o), and the emitter is connected to the ground terminal (for example, the ground terminal Tvs). bipolar·
A transistor (e.g. bipolar transistor Q) and a break down element (e.g. a break down element) inserted between the base of the bipolar transistor and the input/output terminal in the opposite direction towards the acid base. D) and a resistor inserted between the base of the bipolar transistor and the ground terminal (for example, a resistor R
B), or a bipolar transistor whose collector is connected to a power supply terminal (for example, power supply terminal TvD) and whose emitter is connected to an input/output terminal, and between the base of the bipolar transistor and the power supply terminal. a breakdown element inserted in a direction opposite to the base; and a resistor inserted between the base of the bipolar transistor and the input/output terminal; or Configure to have everything.
前記手段を採ることに依り、バイポーラ・トランジスタ
Qは良好な保護動作を行うことが可能であり、これを更
に詳細に説明する。By taking the above measures, the bipolar transistor Q can perform a good protection operation, which will be explained in more detail.
第3図は第1図或いは第2図に見られる静電気保護回路
を動作解析し易いように具体化した要部回路説明図であ
り、第1図並びに第2図に於いて用いた記号と同記号は
同部分を表すか或いは同じ意味を持つものとする。Figure 3 is an explanatory diagram of the main part of the electrostatic protection circuit shown in Figures 1 and 2 to facilitate operational analysis, and the same symbols as those used in Figures 1 and 2 are used. Symbols shall represent the same part or have the same meaning.
図に於いて、A並びにBは端子、R3は配線などが持つ
直流抵抗成分を示している。In the figure, A and B indicate the terminals, and R3 indicates the DC resistance component of the wiring.
図示の静電気保護回路に於いて、端子Bを接地した状態
で端子Aに静電気に依る電圧VAが印加されたとする。In the illustrated electrostatic protection circuit, it is assumed that a voltage VA due to static electricity is applied to terminal A while terminal B is grounded.
ブレーク・ダウン素子りに加わる電圧が、そのブレーク
・ダウン電圧BVよりも高くなると、抵抗RBに電流が
流れ、ベース電位は上昇し、ベース・エミッタ接合は順
方向にバイアスされる。この回路構成では、コレクタ電
位はベース電位よりも必ずBVだけ高くなり、各バイア
ス電圧はトランジスタQをオン状態にする。即ち、トラ
ンジスタQは本来の電流駆動状態となる為、端子Aに加
わる静電気の大部分を短時間に接地端子B側へ放電する
ことができ、従って、この静電気保護回路を有する半導
体集積回路は高い静電気耐圧をもつことになる。When the voltage applied to the break-down element becomes higher than its break-down voltage BV, current flows through the resistor RB, the base potential rises, and the base-emitter junction becomes forward biased. In this circuit configuration, the collector potential is always higher than the base potential by BV, and each bias voltage turns on the transistor Q. That is, since the transistor Q is in its original current drive state, most of the static electricity applied to the terminal A can be discharged to the ground terminal B side in a short time. Therefore, a semiconductor integrated circuit having this static electricity protection circuit has a high It has static electricity resistance.
第4図は第3図に見られる静電気保護回路がどの程度の
電流を流し得るかを説明する為の線図を表し、横軸に電
圧Vを、また、縦軸に電流Iをそれぞれ採ってあり、第
1図乃至第3図に於いて用いた記号と同記号は同部分を
示すか或いは同じ意味を持つものとする。Figure 4 shows a diagram to explain how much current can flow through the electrostatic protection circuit shown in Figure 3, with voltage V on the horizontal axis and current I on the vertical axis. The same symbols as those used in FIGS. 1 to 3 indicate the same parts or have the same meaning.
図に於いて、細い実線Q′はトランジスタQの1−V特
性を示す特性線、破線R3’は抵抗R3に依って規制さ
れるI−V特性を示す特性線、Kは特性線Q′と特性線
R3’との交点である動作点、VKは交点Kに対応する
電圧、BVI及びBV2はブレーク・ダウン素子りのブ
レーク・ダウン電圧、K1はブレーク・ダウン電圧BV
Iに対応する特性線R5’上の動作点をそれぞれ示して
いる。In the figure, the thin solid line Q' is the characteristic line showing the 1-V characteristic of transistor Q, the broken line R3' is the characteristic line showing the IV characteristic regulated by resistor R3, and K is the characteristic line Q'. The operating point is the intersection with the characteristic line R3', VK is the voltage corresponding to the intersection K, BVI and BV2 are the break down voltages of the break down elements, and K1 is the breakdown voltage BV.
The operating points on the characteristic line R5' corresponding to I are shown.
図から明らかであるが、ブレーク・ダウン素子りのブレ
ーク・ダウン電圧BVが電圧VKよりも高い電圧B V
’ 1である場合には動作点はKlとなり、トランジス
タQは電流駆動能力に未だ余力を残している状態にある
が先に抵抗R3に依って放電電流は規制されてしまう。As is clear from the figure, the breakdown voltage BV of the breakdown element is higher than the voltage VK.
'1, the operating point is Kl, and although the transistor Q still has some remaining current drive capacity, the discharge current is first regulated by the resistor R3.
ブレーク・ダウン電圧BVが電圧VKよりも低い電圧B
V2である場合の放電電流は、まずトランジスタQに依
って規制されるが、最終的には抵抗R3に依って決まり
、動作点はKに落ち着くことになる。従って、動作点K
に対応する電流値以上に放電電流を流すことはできない
。抵抗RBを大きくしてベース電位を深くすれば、動作
点Kを上昇させることが可能である。然しなから、ブレ
ーク・ダウン電圧BVは(電源電圧+マージン)より高
くなければならないので、抵抗RBを無闇に大きくして
も、動作点はブレーク・ダウン電圧BVで決まってしま
う点に1と同様に状況で固定されてしまう。しかも、抵
抗R3には、次に説明するような規制も存在する。即ち
、端子Aに負極性の静電気が加わった際には、トランジ
スタQのコレクタ・ベース接合が順方向状態になって放
電を行うのであるが、このとき、抵抗RBは前記放電経
路に直列抵抗として挿入されてしまうので、高い放電能
力を確保するには抵抗RBの値は小さいほうが望ましい
ことになる。従って、本発明の効果を最大限に発揮する
為には、ブレーク・ダウン素子りのブレーク・ダウン電
圧BVを(電源電圧+マージン)に設定して、抵抗RB
はブレーク・ダウン素子りに電流が流れ過ぎて破壊され
るのを防止できる程度の低い値に設定することが肝要で
ある。Voltage B whose breakdown voltage BV is lower than voltage VK
The discharge current when the voltage is V2 is first regulated by the transistor Q, but ultimately it is determined by the resistor R3, and the operating point settles at K. Therefore, the operating point K
It is not possible to flow a discharge current higher than the current value corresponding to . The operating point K can be raised by increasing the resistance RB and deepening the base potential. However, the breakdown voltage BV must be higher than (power supply voltage + margin), so even if you increase the resistance RB arbitrarily, the operating point will be determined by the breakdown voltage BV, as in 1. It becomes fixed depending on the situation. Moreover, the resistor R3 also has regulations as described below. That is, when negative static electricity is applied to terminal A, the collector-base junction of transistor Q becomes a forward state and discharges. At this time, resistor RB acts as a series resistor in the discharge path. Therefore, in order to ensure a high discharge capacity, it is desirable that the value of the resistor RB be small. Therefore, in order to maximize the effects of the present invention, the breakdown voltage BV of the breakdown element should be set to (power supply voltage + margin), and the resistance RB
It is important to set the value to a low enough value to prevent the break-down element from being destroyed by excessive current flowing through it.
第5図は本発明一実施例の要部回路説明図を表し、第1
図乃至第4図、第7図及び第8図に於いて用いた記号と
同記号は同部分を示すか或いは同じ意味を持つものとす
る。FIG. 5 shows an explanatory diagram of the main part circuit of one embodiment of the present invention.
The same symbols as those used in FIGS. 4, 7, and 8 indicate the same parts or have the same meanings.
図に於いて、DI及びD2はブレーク・ダウン素子、C
Iは保護されるべきB1−CMOS構成の内部回路をそ
れぞれ示している。In the figure, DI and D2 are break down elements, C
I each indicate an internal circuit of the B1-CMOS configuration to be protected.
本実施例に於けるブレーク・ダウン素子DI並びにD2
は内部回路CI内のバイポーラ・トランジスタに於ける
エミッタ・ベースと同一構造をもつツェナー・ダイオー
ドを二段直列接続してあって、そのブレーク・ダウン電
圧BVは14(V)であり、また、抵抗RBO値は約1
(KΩ〕程度である。Breakdown elements DI and D2 in this embodiment
has two Zener diodes connected in series with the same structure as the emitter-base of the bipolar transistor in the internal circuit CI, the breakdown voltage BV of which is 14 (V), and the resistor RBO value is approximately 1
(KΩ).
第6図は第5図に見られる実施例の具体的構造を説明す
る為の要部切断側面図を表し、第1図乃至第5図、第7
図及び第8図に於いて用いた記号と同記号は同部分を示
すか或いは同じ意味を持つものとする。FIG. 6 shows a cutaway side view of essential parts for explaining the specific structure of the embodiment shown in FIG.
The same symbols as those used in the figures and FIG. 8 indicate the same parts or have the same meanings.
図←於いて、1はp型シリコン半導体基板、2はn型不
純物領域、3はp型不純物領域、4はn型不純物領域、
5はn型不純物領域、6はp型不純物領域、7はn型コ
レクタ領域、8はp型べl大領域、9はn型エミッタi
iI域をそれぞれ示している。In the figure, 1 is a p-type silicon semiconductor substrate, 2 is an n-type impurity region, 3 is a p-type impurity region, 4 is an n-type impurity region,
5 is an n-type impurity region, 6 is a p-type impurity region, 7 is an n-type collector region, 8 is a p-type large region, 9 is an n-type emitter i
The iI region is shown respectively.
第5図及び第6図について説明した実施例に対し、第8
図について説明した試験回路を用いて耐電圧の測定を行
ったところ、約2100(V)程度の電圧まで耐えるこ
とができた。第7図に見られる従来例では、約1700
(V)程度であったから、約400[V)程度も耐電圧
性が向上したことになる。In contrast to the embodiment described in FIGS. 5 and 6, FIG.
When the withstand voltage was measured using the test circuit described in the figure, it was found that it could withstand voltages of about 2100 (V). In the conventional example shown in Figure 7, approximately 1700
(V), this means that the voltage resistance has improved by about 400 [V].
また、前記従来例では、入出力端子TIOに25(V)
以上の電圧を印加するとバイポーラ・トランジスタQ2
を介して接地端子TV、への放電が開始されるのに対し
、前記実施例では、14(V)以上になるとバイポーラ
・トランジスタQを介して接地端子TVSへの放電が開
始される。これは、本発明に依る静電気保護回路のほう
が、従来のそれに比較し、より効果的に動作し得ること
を示している。In addition, in the conventional example, 25 (V) is applied to the input/output terminal TIO.
When a voltage higher than the voltage applied, the bipolar transistor Q2
In contrast, in the embodiment described above, when the voltage exceeds 14 (V), discharge to the ground terminal TVS is started via the bipolar transistor Q. This indicates that the electrostatic protection circuit according to the present invention can operate more effectively than the conventional one.
本発明に依る半導体集積回路保護素子に於いては、コレ
クタが入出力端子に且つエミッタが接地端子にそれぞれ
接続されたバイポーラ・トランジスタと、該バイポーラ
・トランジスタのベースと前記入出力端子との間に該ベ
ースに向かって逆方向となる向きに挿入されたブレーク
・ダウン素子と、前記バイポーラ・トランジスタのベー
スと前記接地端子との間に挿入された抵抗とを備えるか
、或いは、コレクタが電源端子に且つエミッタが入出力
端子にそれぞれ接続されたバイポーラ・トランジスタと
、該バイポーラ・トランジスタのベースと前記電源端子
との間に該ベースに向かって逆方向となる向きに挿入さ
れたブレーク・ダウン素子と、前記バイポーラ・トラン
ジスタのベースと前記入出力端子との間に挿入された抵
抗とを備えるか、或いは、前記した構成の全てを備える
よう構成する。In the semiconductor integrated circuit protection device according to the present invention, there is provided a bipolar transistor whose collector is connected to an input/output terminal and whose emitter is connected to a ground terminal, and between the base of the bipolar transistor and the input/output terminal. A breakdown element inserted in a direction opposite to the base, and a resistor inserted between the base of the bipolar transistor and the ground terminal, or a collector connected to the power supply terminal. and a bipolar transistor whose emitters are respectively connected to input and output terminals, and a break down element inserted between the base of the bipolar transistor and the power supply terminal in a direction opposite to the base. The device may include a resistor inserted between the base of the bipolar transistor and the input/output terminal, or may include all of the above configurations.
前記構成を採ることに依り、半導体集積回路の端子に加
わる静電気を本来の標準的動作をするバイポーラ・トラ
ンジスタを介して短時間で放電させることができるから
、半導体集積回路の破壊を有効に阻止することができ、
その使用可能環境の拡大が可能である。By adopting the above configuration, static electricity applied to the terminals of the semiconductor integrated circuit can be discharged in a short time through the bipolar transistor that operates in its original standard manner, thereby effectively preventing destruction of the semiconductor integrated circuit. It is possible,
It is possible to expand the environment in which it can be used.
第1図並びに第2図は本発明に依る静電気保護回路の原
理を説明する為の要部回路説明図、第3図は第1図或い
は第2図に見られる静電気保護回路を動作解析し易いよ
うに具体化した要部回路説明図、第4図は第3図に見ら
れる静電気保護回路に流し得る電流を説明する為の線図
、第5図は本発明一実施例の要部回路説明図、第6図は
第5図に見られる実施例の具体的構造を説明する為の要
部切断側面図、第7図は従来例の要部回路説明図、第8
図は静電保護回路の測定に用いた試験回路の要部回路説
明図をそれぞれ表している。
図に於いて、Tvoは電源端子、TIOは入出力端子、
Tvsは接地端子、Ql及びQ2は保護素子、QGDは
被保護素r、Qは保護素tであるバイポーラ・トランジ
スタ、Dはブレーク・ダウン素子、RBは抵抗をそれぞ
れ示している。
特許出願人 冨士通株式会社
代理人弁理士 相 谷 昭 司Figures 1 and 2 are main circuit explanatory diagrams for explaining the principle of the electrostatic protection circuit according to the present invention, and Figure 3 is an illustration for easy operation analysis of the electrostatic protection circuit shown in Figures 1 and 2. FIG. 4 is a diagram for explaining the current that can flow through the electrostatic protection circuit shown in FIG. 3, and FIG. 5 is an explanation of the main circuit according to an embodiment of the present invention. 6 is a cutaway side view of the main part for explaining the specific structure of the embodiment shown in FIG. 5, FIG. 7 is an explanatory diagram of the main part circuit of the conventional example, and FIG.
The figures each show an explanatory diagram of the main parts of the test circuit used to measure the electrostatic protection circuit. In the figure, Tvo is the power supply terminal, TIO is the input/output terminal,
Tvs is a ground terminal, Ql and Q2 are protection elements, QGD is a protected element r, Q is a bipolar transistor which is a protection element t, D is a breakdown element, and RB is a resistor. Patent Applicant Fujitsu Co., Ltd. Representative Patent Attorney Shoji Aitani
Claims (2)
にそれぞれ接続されたバイポーラ・トランジスタと、 該バイポーラ・トランジスタのベースと前記入出力端子
との間に該ベースに向かって逆方向となる向きに挿入さ
れたブレーク・ダウン素子と、 前記バイポーラ・トランジスタのベースと前記接地端子
との間に挿入された抵抗と を備えてなることを特徴とする半導体集積回路の静電気
保護回路。(1) A bipolar transistor whose collector is connected to an input/output terminal and whose emitter is connected to a ground terminal, and a bipolar transistor whose collector is connected to an input/output terminal and whose emitter is connected to a ground terminal; An electrostatic protection circuit for a semiconductor integrated circuit, comprising: a break down element inserted; and a resistor inserted between the base of the bipolar transistor and the ground terminal.
にそれぞれ接続されたバイポーラ・トランジスタと、 該バイポーラ・トランジスタのベースと前記電源端子と
の間に該ベースに向かって逆方向となる向きに挿入され
たブレーク・ダウン素子と、前記バイポーラ・トランジ
スタのベースと前記入出力端子との間に挿入された抵抗
と を備えてなることを特徴とする半導体集積回路の静電気
保護回路。(2) A bipolar transistor whose collector is connected to a power supply terminal and whose emitter is connected to an input/output terminal, and inserted between the base of the bipolar transistor and the power supply terminal in the opposite direction toward the base. 1. An electrostatic protection circuit for a semiconductor integrated circuit, characterized in that the electrostatic protection circuit comprises: a break-down element having a conductive structure, and a resistor inserted between the base of the bipolar transistor and the input/output terminal.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6391989A JPH02244752A (en) | 1989-03-17 | 1989-03-17 | Static electricity protection circuit of semiconductor integrated circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6391989A JPH02244752A (en) | 1989-03-17 | 1989-03-17 | Static electricity protection circuit of semiconductor integrated circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02244752A true JPH02244752A (en) | 1990-09-28 |
Family
ID=13243230
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6391989A Pending JPH02244752A (en) | 1989-03-17 | 1989-03-17 | Static electricity protection circuit of semiconductor integrated circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02244752A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06151695A (en) * | 1992-11-12 | 1994-05-31 | Sansha Electric Mfg Co Ltd | Power transistor |
US7294542B2 (en) | 2000-05-15 | 2007-11-13 | Nec Electronics Corporation | Method of fabricating a semiconductor device having CMOS transistors and a bipolar transistor |
US7629210B2 (en) | 2000-05-15 | 2009-12-08 | Nec Corporation | Method for fabricating an ESD protection apparatus for discharging electric charge in a depth direction |
JP2011018685A (en) * | 2009-07-07 | 2011-01-27 | Renesas Electronics Corp | Esd protective element |
-
1989
- 1989-03-17 JP JP6391989A patent/JPH02244752A/en active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06151695A (en) * | 1992-11-12 | 1994-05-31 | Sansha Electric Mfg Co Ltd | Power transistor |
US7294542B2 (en) | 2000-05-15 | 2007-11-13 | Nec Electronics Corporation | Method of fabricating a semiconductor device having CMOS transistors and a bipolar transistor |
US7629210B2 (en) | 2000-05-15 | 2009-12-08 | Nec Corporation | Method for fabricating an ESD protection apparatus for discharging electric charge in a depth direction |
JP2011018685A (en) * | 2009-07-07 | 2011-01-27 | Renesas Electronics Corp | Esd protective element |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW478134B (en) | Bi-directional ESD diode structure | |
US6069782A (en) | ESD damage protection using a clamp circuit | |
US7288450B1 (en) | General protection of an integrated circuit against permant overloads and electrostatic discharges | |
US5465190A (en) | Circuit and method for protecting power components against forward overvoltages | |
US4994904A (en) | MOSFET having drain voltage detection function | |
CN102884697B (en) | Overvoltage protection circuit for an integrated circuit | |
US6671147B2 (en) | Double-triggered electrostatic discharge protection circuit | |
US20080278872A1 (en) | Electrostatic Discharge Protection Circuit | |
US20080285199A1 (en) | Circuit Arrangement and Method For Protecting an Integrated Semiconductor Circuit | |
US9036312B2 (en) | Semiconductor device | |
KR980006248A (en) | Integrated circuit with high voltage protection circuit | |
US6674129B1 (en) | ESD diode structure | |
JPH07321628A (en) | Static discharge protection using hysteresis trigger circuit | |
EP0166581A2 (en) | Cmos circuit overvoltage protection | |
US5347185A (en) | Protection structure against latch-up in a CMOS circuit | |
US20130286516A1 (en) | Gate dielectric protection | |
US11824349B2 (en) | Electrostatic discharge protection circuit | |
CN109792147A (en) | ESD for low leakage application protects charge pump active clamp | |
EP0512605A1 (en) | Power device having reverse-voltage protection | |
EP0042581B1 (en) | Integrated circuit | |
US8508892B2 (en) | Integrated circuit with DC-DC converter and ESD protection | |
JPH02244752A (en) | Static electricity protection circuit of semiconductor integrated circuit | |
US6529059B1 (en) | Output stage ESD protection for an integrated circuit | |
US7405914B2 (en) | Electrostatic discharge protection circuit | |
US6069493A (en) | Input circuit and method for protecting the input circuit |