JPH02241288A - Synchronizing clock generator - Google Patents

Synchronizing clock generator

Info

Publication number
JPH02241288A
JPH02241288A JP1062526A JP6252689A JPH02241288A JP H02241288 A JPH02241288 A JP H02241288A JP 1062526 A JP1062526 A JP 1062526A JP 6252689 A JP6252689 A JP 6252689A JP H02241288 A JPH02241288 A JP H02241288A
Authority
JP
Japan
Prior art keywords
signal
burst
output
pass filter
phase difference
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1062526A
Other languages
Japanese (ja)
Other versions
JPH0752964B2 (en
Inventor
Yoshio Sakakibara
榊原 祥雄
Haruo Isaka
治夫 井阪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP1062526A priority Critical patent/JPH0752964B2/en
Publication of JPH02241288A publication Critical patent/JPH02241288A/en
Publication of JPH0752964B2 publication Critical patent/JPH0752964B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PURPOSE:To always generate a stable synchronizing clock by dividing the frequency of a clock whose frequency corresponds to the output of a loop filter by a frequency dividing means, making an internal synchronizing signal and an internal subcarrier signal, and supplying the results to a synchronizing phase comparing means and a burst phase comparing means. CONSTITUTION:When phase relation between the burst and horizontal synchronizing signal in a video signal is different from the phase relation between the internal subcarrier signal and internal horizontal synchronizing signal to be made by a frequency dividing means 7, even in case that the direct current value of a burst phase difference signal is '0', a synchronizing phase difference signal has the direct current value deviated only for the different part of the phase relation. A high-pass filter 3 executes operation to remove this direct current value from the synchronizing phase difference signal and to remake the signal to the signal of the direct current value '0' same as the burst phase difference signal. In such a state, even when the burst phase difference signal is switched to the output of the high-pass filter 3 by a switching means 4, the direct current value is '0' together. Accordingly, stable operation can be continued without generating a large step.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、記録媒体より再生された映像信号に同期した
クロックを発生する同期クロック発生装置に関するもの
である。
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a synchronous clock generation device that generates a clock synchronized with a video signal reproduced from a recording medium.

従来の技術 記録媒体、例えばビデオディスクに記録された映像信号
を再生した場合、その映像信号には一般に時間軸誤差(
ジッタ)が含まれている。再生信号にこのようなジッタ
があった場合その影響は、映像信号に対して直接同期の
乱れとなると同時に、映像信号がコンポジットカラー信
号の場合には色むらとなって画質を低下させてしまう。
When playing back a video signal recorded on a conventional recording medium such as a video disc, the video signal generally has a time axis error (
jitter). If there is such jitter in the reproduced signal, the effect will be a direct synchronization disturbance with respect to the video signal, and at the same time, if the video signal is a composite color signal, color unevenness will occur and the image quality will deteriorate.

そこでこの種の再生装置においては、映像信号の時間軸
の変動に追従した同期クロックを発生して、このクロッ
クに同期して映像信号を一旦メモリに書き込み、安定し
た基準クロックによってメモリから読み出す事により映
像信号からジッタを除去するタイムベースコレクタがし
ばしば用いられる。こうしたタイムベースコレクタなど
に用いられる同期クロック発生装置として、例えば特開
昭5193817号公報にあるようなPLL (位相同
期ループ)を用いた方式がある。第7図はそうした同期
クロック発生装置のブロンク図を示したものである。可
変周波数発振手段6において発生したクロックは、分周
手段7により内部副搬送波信号と内部水平同期信号に分
周され、バースト位相比較手段2及び同期位相比較手段
1にそれぞれ供給される。可変周波数発振手段6に於て
発振されるクロックの中心周波数は内部副搬送波及び内
部水平同期信号の各周波数の公倍数に選ばれる。バース
ト位相比較手段2では人力される映像信号のバーストと
内部副搬送波信号との位相を比較し、同期位相比較手段
1では同じく水平同期信号と内部水平同期信号との位相
を比較する。二つの位相比較手段によって得られた位相
差信号は、合成器19によって合成されこの信号に基づ
いて可変周波数発振手段6が制御され、クロックは入力
した映像信号の時間軸変動に追従したものとなる。
Therefore, in this type of playback device, a synchronized clock that follows the fluctuations in the time axis of the video signal is generated, the video signal is temporarily written to the memory in synchronization with this clock, and then read from the memory using a stable reference clock. A time base corrector is often used to remove jitter from the video signal. As a synchronized clock generator used in such a time base collector, there is a system using a PLL (phase locked loop) as disclosed in, for example, Japanese Patent Laid-Open No. 5193817. FIG. 7 shows a block diagram of such a synchronous clock generator. The clock generated by the variable frequency oscillation means 6 is frequency-divided by the frequency dividing means 7 into an internal subcarrier signal and an internal horizontal synchronization signal, and these are supplied to the burst phase comparison means 2 and the synchronous phase comparison means 1, respectively. The center frequency of the clock oscillated by the variable frequency oscillation means 6 is selected to be a common multiple of the frequencies of the internal subcarrier and the internal horizontal synchronization signal. The burst phase comparison means 2 compares the phases of the burst of the manually input video signal and the internal subcarrier signal, and the synchronization phase comparison means 1 similarly compares the phases of the horizontal synchronization signal and the internal horizontal synchronization signal. The phase difference signals obtained by the two phase comparison means are combined by a synthesizer 19, and the variable frequency oscillation means 6 is controlled based on this signal, so that the clock follows the time axis fluctuation of the input video signal. .

発明が解決しようとする課題 こうした同期クロック発生装置においては一般にバース
トを用いた位相比較は水平同期信号を用いたものよりも
精度を取り易いので、記録媒体から安定して再生を行っ
ている期間においてはバースト位相差信号を用いるのが
好ましい。一方、ループの引き込み動作時などバースト
位相比較手段の位相比較範囲を越える大きな位相誤差が
ある期間や、垂直同期期間など映像信号にバーストが存
在しない期間では、水平同期信号による同期位相差信号
を用いなければならない。従って、二つの位相差信号は
適宜切り換えて使用する必要がある。
Problems to be Solved by the Invention In such a synchronous clock generation device, phase comparison using bursts is generally more accurate than one using horizontal synchronization signals, so during the period of stable reproduction from a recording medium, It is preferable to use a burst phase difference signal. On the other hand, in periods where there is a large phase error that exceeds the phase comparison range of the burst phase comparison means, such as during loop pull-in operation, or in periods where there are no bursts in the video signal, such as vertical synchronization periods, the synchronization phase difference signal by the horizontal synchronization signal is used. There must be. Therefore, it is necessary to use the two phase difference signals by appropriately switching between them.

ところが、映像信号の水平同期信号とバースト信号との
位相関係が規定されていない場合には、バースト位相差
信号と同期位相差信号との間には定常的にその位相差に
相当するオフセットが存在し、二つの位相比較器の間で
位相同期点の不一致を生ずることになる。この結果、ル
ープがバースト位相差信号を用いた安定した動作状態に
あっても、垂直同期期間などで同期位相差信号に切り換
えることにより大きな位相誤差を発生し、場合によって
は同期外れを起こすなど、ループを不安定な状態に陥れ
ていた。また、再生装置において記録媒体の再生トラッ
クを移動するいわゆるトラックジャンプ動作を起こした
場合には、隣合うトラックに記録された映像信号は時間
軸のずれを有する場合があるので、ジャンプ後にずれに
応じた位相誤差が発生し、パース1位相比較器の位相比
較範囲を超えて同期外れを起こすなど、やはり不安定な
状態となっていた。
However, if the phase relationship between the horizontal synchronization signal of the video signal and the burst signal is not specified, an offset corresponding to the phase difference constantly exists between the burst phase difference signal and the synchronization phase difference signal. However, this results in a mismatch in the phase synchronization points between the two phase comparators. As a result, even if the loop is in a stable operating state using the burst phase difference signal, switching to the synchronous phase difference signal during the vertical synchronization period will generate a large phase error, and in some cases may cause synchronization. This caused the loop to become unstable. In addition, when a so-called track jump operation occurs in which the playback track of the recording medium is moved in the playback device, the video signals recorded on adjacent tracks may have a time axis shift. This resulted in a phase error that exceeded the phase comparison range of the first phase comparator, resulting in loss of synchronization, resulting in an unstable condition.

課題を解決するための手段 上記の課題を解決するために本発明の同期クロック発生
手段は、記録媒体より再生された映像信号の水平同期信
号と内部水平同期信号との位相を比較して同期位相差信
号を出力する同期位相比較手段と、前記映像信号のバー
スト信号と内部副搬送波信号との位相を比較してバース
ト位相差信号を出力するバースト位相比較手段と、前記
同期位相差信号の直流成分を除去する高域通過フィルタ
と、前記バースト位相差信号と前記高域通過フィルタの
出力とを切り換える切り替え手段と、前記切り替え手段
の出力に周波数及び位相特性の補正を加えるループフィ
ルタと、前記ループフィルタの出力に応じた周波数のク
ロックを発生ずる可変周波数発振手段と、前記クロック
を分周して前記内部同期信号と前記内部副搬送波信号を
つくり前記同期位相比較手段と前記バースト位相比較手
段に供給する分周手段とを具備したものである。
Means for Solving the Problems In order to solve the above problems, the synchronization clock generating means of the present invention compares the phase of the horizontal synchronization signal of the video signal reproduced from the recording medium and the internal horizontal synchronization signal to determine the synchronization position. synchronous phase comparison means for outputting a phase difference signal; burst phase comparison means for comparing the phases of the burst signal of the video signal and the internal subcarrier signal to output a burst phase difference signal; and a DC component of the synchronous phase difference signal. a high-pass filter for removing the burst phase difference signal, a switching means for switching between the burst phase difference signal and the output of the high-pass filter, a loop filter for correcting frequency and phase characteristics of the output of the switching means, and the loop filter. variable frequency oscillation means for generating a clock having a frequency according to the output of the clock, and dividing the frequency of the clock to generate the internal synchronization signal and the internal subcarrier signal, and supplying the internal synchronization signal and the internal subcarrier signal to the synchronization phase comparison means and the burst phase comparison means. It is equipped with a frequency dividing means.

また、映像信号中のバースト信号の有無または欠陥を検
出するバースト検出手段を備え、切り換え手段は前記バ
ースト検出手段の出力に従ってバースト信号のない期間
またはバースト欠陥の期間は高域通過フィルタの出力を
選択する構成としてもよい。
The device also includes burst detection means for detecting the presence or absence of a burst signal or a defect in the video signal, and the switching means selects the output of the high-pass filter during a period in which there is no burst signal or a period in which there is a burst defect according to the output of the burst detection means. It is also possible to have a configuration in which

また、映像信号から垂直同期信号を検出する垂直同期分
離手段を備え、切り替え手段は前記垂直同期分離手段の
出力に従って垂直同期信号の期間は高域通過フィルタの
出力を選択する構成としてもよい。
Further, it may be configured to include vertical synchronization separation means for detecting a vertical synchronization signal from the video signal, and the switching means selects the output of the high-pass filter during the period of the vertical synchronization signal according to the output of the vertical synchronization separation means.

また、記録媒体の再生トラックのジャンプを示すトラッ
クジャンプ信号を入力し、切り替え手段は前記トラック
ジャンプ信号に従ってトラックジャンプから所定の期間
は高域通過フィルタの出力を選択する構成としてもよい
Alternatively, a track jump signal indicating a jump in a reproduction track of the recording medium may be input, and the switching means may be configured to select the output of the high-pass filter for a predetermined period from the track jump according to the track jump signal.

さらにまた、高域通過フィルタは、同期位相差信号の低
域成分を抽出する低域通過フィルタと前記低域通過フィ
ルタの出力値を保持または通過する保持手段と同期位相
差信号から前記保持手段の出力を差し引いて高域通過フ
ィルタ出力とする減算器とを備え、切り替え手段が高域
通過フィルタの出力を選択している期間において前記保
持手段は保持動作を行う構成としてもよい。
Furthermore, the high-pass filter includes a low-pass filter for extracting a low-frequency component of the synchronous phase difference signal, a holding means for holding or passing an output value of the low-pass filter, and a holding means for extracting a low-frequency component of the synchronous phase difference signal, and a holding means for holding or passing an output value of the synchronous phase difference signal. The holding means may be configured to include a subtracter that subtracts the output to obtain a high-pass filter output, and the holding means performs a holding operation during a period when the switching means selects the output of the high-pass filter.

作用 本発明は上記した構成によって、映像信号のバースト信
号と水平同期信号との位相差にともなう一つの位相差信
号間のオフセットをなくすので、位相差信号切り替えに
より生じる悪影響を除去し、常に安定した同期クロック
の発生を行うことができる。
Operation The present invention eliminates the offset between one phase difference signal due to the phase difference between the burst signal of the video signal and the horizontal synchronization signal, thereby eliminating the adverse effects caused by switching the phase difference signal and providing a stable signal at all times. A synchronous clock can be generated.

実施例 以下、本発明の一実施例の同期クロック発生装置につい
て、図面を参照しながら説明する。第1図は、本発明の
一実施例の同期クロック発生手段のブロック図で、1は
同期位相比較手段、2はバースト位相比較手段、3は高
域通過フィルタ、4は切り替え手段、5はループフィル
タ、6は可変周波数発振手段、7は分周手段である。可
変周波数発振手段6において発生されたクロックは分周
手段7において分周され、内部水平同期信号と内部副搬
送波信号として同期位相比較手段1とバースト位相比較
手段2に供給される。同期位相比較手段1とバースト位
相比較手段2にはこの他に記録媒体より再生された映像
信号がA点からそれぞれ与えられる。バースト位相比較
手段2においては映像信号のバーストと内部副搬送波信
号との位相を比較してバースト位相差信号を出力する。
Embodiment Hereinafter, a synchronous clock generator according to an embodiment of the present invention will be described with reference to the drawings. FIG. 1 is a block diagram of a synchronous clock generation means according to an embodiment of the present invention, in which 1 is a synchronous phase comparison means, 2 is a burst phase comparison means, 3 is a high-pass filter, 4 is a switching means, and 5 is a loop. 6 is a variable frequency oscillation means, and 7 is a frequency dividing means. The clock generated by the variable frequency oscillation means 6 is frequency-divided by the frequency dividing means 7, and is supplied to the synchronous phase comparison means 1 and the burst phase comparison means 2 as an internal horizontal synchronization signal and an internal subcarrier signal. In addition to this, a video signal reproduced from a recording medium is supplied from point A to the synchronous phase comparison means 1 and the burst phase comparison means 2, respectively. The burst phase comparison means 2 compares the phases of the burst of the video signal and the internal subcarrier signal and outputs a burst phase difference signal.

切り替え手段4は、0点から与えられるコントロール信
号に従って入力される2つの信号からどちらか一方を選
択して出力する。通常時には切り替え手段4はバースト
位相差信号を選択しており、ループフィルタ5を通して
バースト位相差信号に基づいて可変周波数発振手段6の
周波数が制御される。この結果、内部副搬送波信号と映
像信号のバーストの位相が一致するように制御がかかり
、可変周波数発振手段6の出力(B点)からは入力映像
信号に同期したクロックが得られる。この時、バースト
位相差信号の直流値は0となる。一方、同期位相比較手
段1においては映像信号の水平同期信号と内部水平同期
信号の位相が比較され、同期位相差信号が出力されてい
る。もし、映像信号中のバーストと水平同期信号の位相
関係が、分周手段7で作られる内部副搬送波信号と内部
水平同期信号との位相関係と異なる場合、バースト位相
比較手段2を用いた時と同期位相比較手段1を用いた時
では位相同期点の違いが生じてしまう。従って、たとえ
バースト位相差信号の直流値が0であっても、同期位相
差信号は位相関係の異なる分だけずれた直流値を持つこ
とになる。高域通過フィルタ3は同期位相差信号からこ
の直流値を除去してバースト位相差信号と同じ直流値0
の信号に直す働きをする。この状態で切り替え手段4に
おいてバースト位相差信号から高域通過フィルタ3の出
力へ切り換えても、ともに直流値は0であるから大きな
段差を生じる事なく安定な動作を続けることができる。
The switching means 4 selects and outputs one of the two signals input according to a control signal given from point 0. Normally, the switching means 4 selects the burst phase difference signal, and the frequency of the variable frequency oscillation means 6 is controlled through the loop filter 5 based on the burst phase difference signal. As a result, control is applied so that the phases of the internal subcarrier signal and the burst of the video signal match, and a clock synchronized with the input video signal is obtained from the output (point B) of the variable frequency oscillation means 6. At this time, the DC value of the burst phase difference signal becomes 0. On the other hand, the synchronization phase comparison means 1 compares the phases of the horizontal synchronization signal of the video signal and the internal horizontal synchronization signal, and outputs a synchronization phase difference signal. If the phase relationship between the burst in the video signal and the horizontal synchronization signal is different from the phase relationship between the internal subcarrier signal and the internal horizontal synchronization signal generated by the frequency dividing means 7, when the burst phase comparison means 2 is used, When the synchronous phase comparison means 1 is used, a difference in phase synchronous points occurs. Therefore, even if the DC value of the burst phase difference signal is 0, the synchronous phase difference signal will have a DC value that is shifted by the difference in phase relationship. The high-pass filter 3 removes this DC value from the synchronous phase difference signal and outputs a DC value of 0, which is the same as the burst phase difference signal.
It works to correct the signal. In this state, even if the switching means 4 switches from the burst phase difference signal to the output of the high-pass filter 3, stable operation can be continued without producing a large step since the DC value is 0 in both cases.

ただし、この高域通過フィルタ3を含んだループは直流
的には制御かがかっていない状態であり、時間の経過と
共に次第に実際の位相誤差は蓄積されて行く。従って、
切り替え手段4が次にバースト位相差信号側に切り換え
た際には、それまで蓄積されていた位相誤差が現れ、再
度バーストの位相同期点まで引き戻さねばならなくなる
。通常、バーストを用いた位相比較手段はその位相比較
範囲が狭いので、蓄積される誤差が大きければ同期外れ
を起こす場合もある。位相誤差の蓄積して行く速さは高
域通過フィルタの時定数によって左右されるので、実際
に高域通過フィルタを通しての制御を継続しなければな
らない時間の長さに応じて時定数を十分長く選ぶことが
必要である。
However, the loop including this high-pass filter 3 is not controlled in terms of direct current, and actual phase errors gradually accumulate as time passes. Therefore,
When the switching means 4 next switches to the burst phase difference signal side, the phase error that has been accumulated up to that point will appear, and it will be necessary to pull back to the burst phase synchronization point again. Normally, phase comparison means using bursts has a narrow phase comparison range, so if the accumulated error is large, synchronization may occur. The speed at which the phase error accumulates depends on the time constant of the high-pass filter, so the time constant should be made long enough depending on the length of time that control through the high-pass filter must actually be continued. It is necessary to choose.

次に切り替え手段4のコントロールについて、第2図及
び第3図、第4図、第5図を参照して説明する。第2図
は切り替え手段4のための切り替え制御信号を発生する
回路の一例のブロンク図であり、8はバースト検出手段
、9は垂直同期検出手段、10は単安定マルチ、11は
ORゲートである。また、第3図、第4図、第5図は第
2図の動作を説明するためのタイミング図である。第2
図においてD点からは映像信号が入力されている。
Next, the control of the switching means 4 will be explained with reference to FIGS. 2, 3, 4, and 5. FIG. 2 is a block diagram of an example of a circuit that generates a switching control signal for the switching means 4, in which 8 is a burst detection means, 9 is a vertical synchronization detection means, 10 is a monostable multi, and 11 is an OR gate. . Further, FIGS. 3, 4, and 5 are timing charts for explaining the operation of FIG. 2. Second
In the figure, a video signal is input from point D.

バースト検出手段8では映像信号中のバーストの存無も
しくは欠陥を検出する。具体的には、例えばバースト部
分の振幅を検出しその値が所定範囲内にあるかどうかを
コンパレータで比較するといった構成で実現できる。第
3図はバースト検出子段8の検出の様子を示したもので
、(a)に示した映像信号の2ライン目に破線で示した
部分のようにバースト信号がなかったり、3ライン目の
ように欠陥により乱された部分を検出する。なお、同図
中の英小文字で示した信号は、第2図の同じ英大文字で
示した点での信号を表している。(b)に示したように
、検出出力はバーストに異常が検出されてから、次に正
常なバーストが検出されるまで“H゛レベル保つ。この
信号は、ORゲート11の他の2人力が“′L゛レヘル
とすればそのまま出力に現れる。ORゲー)11の出力
は第1図の0点に接続されて、切り替え手段4をコント
ロールする。この場合、0点が“Hルベルのとき切り替
え手段4は高域通過フィルタの出力を選択するものとす
る。従って、バーストがない、または欠陥が検出された
場合には、切り替え手段4は高域通過フィルタ3の出力
を選択しバースト異常の影響を防くことができる。
The burst detection means 8 detects the presence or absence of bursts or defects in the video signal. Specifically, it can be realized by, for example, a configuration in which the amplitude of the burst portion is detected and a comparator compares whether the amplitude is within a predetermined range. FIG. 3 shows the state of detection by the burst detector stage 8, where there is no burst signal as shown in the broken line on the second line of the video signal shown in (a), or on the third line. Detect areas disturbed by defects. Note that the signals indicated by lowercase letters in the figure represent the signals at the points indicated by the same uppercase letters in FIG. As shown in (b), the detection output maintains the "H" level after an abnormality is detected in the burst until the next normal burst is detected. If you set "'L" level, it will appear in the output as is. The output of the OR game 11 is connected to the 0 point in FIG. 1 to control the switching means 4. In this case, when the 0 point is "H level", the switching means 4 selects the output of the high-pass filter. Therefore, when there is no burst or a defect is detected, the switching means 4 selects the output of the high-pass filter. By selecting the output of the pass filter 3, it is possible to prevent the influence of burst abnormalities.

垂直同期検出手段9は第4図に示したように映像信号の
垂直同期信号を検出しその期間“′H”レベルを出力す
る。上記の場合と同様に“Ho”レベルの期間は切り替
え手段4は高域通過フィルタ3の出力を選択する。映像
信号において垂直同期信号期間はバーストがない場合が
あり、この期間はバースト位相差信号を用いることはで
きない。上記のバースト検出手段8を用いればこの期間
も切り替え信号を得られるが、一般に再生装置において
は他の回路の制御のため垂直同期信号を使用する場合が
多いので垂直同期検出手段9としてはその為の回路を流
用でき【バースト検出を行うよりも簡便である。また、
ビデオディスクのように垂直同期期間もバーストを記録
したものもあるが、シンクチップのバーストはクランプ
やディジタル化する場合に必要なA/Dコンバータなど
の影響による波形歪を受は易く、バースト位相比較手段
2の構成によっては正常な位相差信号が得られない場合
がある。この場合にも、垂直同期検出手段9を用いれば
同期を安定化できる。
The vertical synchronization detection means 9 detects the vertical synchronization signal of the video signal as shown in FIG. 4, and outputs the "'H" level during that period. Similarly to the above case, the switching means 4 selects the output of the high-pass filter 3 during the "Ho" level period. In the video signal, there may be no burst during the vertical synchronization signal period, and the burst phase difference signal cannot be used during this period. If the burst detection means 8 described above is used, a switching signal can be obtained during this period, but since playback devices generally use vertical synchronization signals to control other circuits, the vertical synchronization detection means 9 is used for this purpose. [This is simpler than burst detection.] Also,
Some discs, such as video discs, record bursts during the vertical synchronization period, but sync chip bursts are susceptible to waveform distortion due to the influence of clamps and A/D converters required for digitization, and burst phase comparison Depending on the configuration of the means 2, a normal phase difference signal may not be obtained. Even in this case, synchronization can be stabilized by using the vertical synchronization detection means 9.

また、再生装置において記録媒体の再生トラックを移動
するいわゆるトラックジャンプ動作を行った場合、ジャ
ンプ前後の再生トラックでは、例えば角速度一定(CA
V)で記録されたビデオディスクのように水平同期信号
は概ね揃っていても時間軸に多少のずれがあるのが常で
ある。このためジャンプ直前ではバースト位相差信号が
ほぼ0に整定していてもジャンプ直後ではずれに応じた
位相差を持つことになる。ずれが大きければバースト位
相比較手段2の位相比較範囲を超えて、同期すべきバー
スト位相を見失い、同期外れを起こす要因となる。従っ
て、この場合にも一旦高域通過フィルタを通した同期位
相差信号によってジャンプ前の同期点まで引き込んだ後
にバースト位相差信号に切り換えれば、同期外れを防ぐ
ことができる。具体的には再生トラックのジャンプを示
すトラックジャンプ信号が第2図E点から与えられ、こ
れを第5図(a)及び(b)に示すように単安定マルチ
10によって所定時間引き延ばし、ORゲート11を通
して切り替え手段4に供給する。なお、ジャンプ信号と
しては再生装置においてシステムコントロールを行う回
路、マイコンなどからトラッキング制御回路に出力され
るトラックジャンプ指令を用いることができる。あるい
は、再生装置による読み出し位置がトラック上から外れ
たことを示す信号を用いてもよい。また、単安定マルチ
10による引き延ばし時間は上記した動作を行うために
ループの引き込みに要する時間に応じて決定される。
Furthermore, when a playback device performs a so-called track jump operation in which the playback track of the recording medium is moved, the playback track before and after the jump has a constant angular velocity (CA).
Even if the horizontal synchronization signals are generally aligned, as is the case with video discs recorded in V), there is usually some deviation in the time axis. Therefore, even if the burst phase difference signal settles to almost 0 immediately before the jump, it will have a phase difference corresponding to the deviation immediately after the jump. If the deviation is large, it will exceed the phase comparison range of the burst phase comparison means 2 and cause the burst phase to be synchronized to be lost, resulting in loss of synchronization. Therefore, even in this case, loss of synchronization can be prevented by once pulling in the synchronization point before the jump using the synchronization phase difference signal passed through a high-pass filter, and then switching to the burst phase difference signal. Specifically, a track jump signal indicating a jump in the reproduced track is given from point E in FIG. 2, and as shown in FIGS. 11 to the switching means 4. Note that, as the jump signal, a track jump command outputted from a system control circuit, a microcomputer, etc. to a tracking control circuit in the playback device can be used. Alternatively, a signal indicating that the read position by the playback device has deviated from the track may be used. Further, the stretching time by the monostable multi 10 is determined according to the time required to draw the loop in order to perform the above-described operation.

第6図には高域通過フィルタ3をディジタル回路で実現
する具体的な一構成例の回路図を示す。
FIG. 6 shows a circuit diagram of a specific configuration example in which the high-pass filter 3 is realized by a digital circuit.

高域通過フィルタ3を通した同期位相差信号を用いてル
ープを動作し続けると、さきに述べたように位相誤差が
次第に蓄積するという問題があったが、この構成はそう
した問題を解決したものである。第6回において、12
は加算器、13はラッチ、14は定数倍の演算器、15
は減算器、16はNORゲート、17はクロックパルス
発生回路である。破線で囲った部分18、すなわち加算
器12とラッチ13は積分器を構成しており、NORゲ
ート16を通してクロックパルス発生回路17より供給
されるクロックパルスによってに点の信号を積分する。
If the loop continues to operate using the synchronized phase difference signal passed through the high-pass filter 3, there is a problem that phase errors gradually accumulate as mentioned earlier, but this configuration solves that problem. It is. In the 6th session, 12
is an adder, 13 is a latch, 14 is a constant multiplier, 15
1 is a subtracter, 16 is a NOR gate, and 17 is a clock pulse generation circuit. A portion 18 surrounded by a broken line, that is, an adder 12 and a latch 13 constitute an integrator, which integrates a signal at a point using a clock pulse supplied from a clock pulse generation circuit 17 through a NOR gate 16.

この積分器18と演算器14と減算器15は全体として
帰還型の高域通過フィルタを構成している。5点より入
力される同期位相差信号は初期状態として積分器18の
出力がOとすればそのままに点に出力されるが、同期位
相差信号に直流成分があれば積分器18はその成分を積
分し、演算器14の出力が同期位相差信号の直流値に等
しくなる、すなわちに点に出力される信号の直流値がO
となった状態で整定する。このフィルタの時定数は供給
するクロックパルスの周波数と演算器14のゲインで決
まる。ここで、1点には第1図における0点と同一の信
号を供給することにすると、切り替え手段4がバースト
位相差信号を選択している期間は1点は“L”レベルで
ありクロックパルスはNORゲートを通過するので、こ
の回路は高域通過フィルタとして動作する。この時、演
算器14の出力には同期位相差信号の低域成分、言い替
えれば直流分にほぼ等しい値が現れる。次に切り替え手
段4が高域通過フィルタ3の出力を選択している期間は
1点は“Ho”レベルとなりNORゲート16の出力は
“L゛レベル固定される。したがって積分器18にはク
ロックパルスが供給されず、ラッチ13は切り替え手段
4が切り替わる直前の値を保持する状態となる。
The integrator 18, arithmetic unit 14, and subtracter 15 collectively constitute a feedback type high-pass filter. If the output of the integrator 18 is O in the initial state, the synchronized phase difference signal inputted from five points will be output as is to the point, but if the synchronized phase difference signal has a DC component, the integrator 18 will convert that component. After integration, the output of the arithmetic unit 14 becomes equal to the DC value of the synchronous phase difference signal, that is, the DC value of the signal output at the point is O.
It settles in the state where it becomes. The time constant of this filter is determined by the frequency of the supplied clock pulse and the gain of the arithmetic unit 14. Here, if the same signal as the 0 point in FIG. 1 is supplied to the 1 point, the 1 point is at "L" level during the period when the switching means 4 selects the burst phase difference signal, and the clock pulse is passes through the NOR gate, so this circuit operates as a high-pass filter. At this time, a low frequency component of the synchronous phase difference signal, in other words, a value approximately equal to the DC component appears in the output of the arithmetic unit 14. Next, during the period in which the switching means 4 selects the output of the high-pass filter 3, one point becomes the "Ho" level and the output of the NOR gate 16 is fixed at the "L" level. Therefore, the integrator 18 receives the clock pulse is not supplied, and the latch 13 is in a state where it holds the value immediately before the switching means 4 switches.

すなわち、演算器14の出力は同期位相差信号の直流分
にほぼ等しい値に固定され、K点には同期位相差信号か
らその固定値が減算器15によって差し引かれたものが
出力される。したがってこの状態では高域通過フィルタ
3は高域通過フィルタとしてではなく、単に一定値を差
し引く動作をするので、先に述べたような位相誤差が蓄
積するといった問題は発生しない。なお、演算器14は
定数倍を実現すれば良く、たとえばビットシフトのみで
もよい。また、クロックパルス発生回路はこのフィルタ
のために独立して設ける必要は必ずしもなく、例えば可
変周波数発振手段6で発生した同期クロックを分周した
ものでも良い。なお、第2図においてはバースト検出手
段8、垂直同期検出手段9、トランクジャンプ信号をす
べて使用する例を示したが、目的に応じてこれらから必
要なものだけを抜きだして使用してもよい。
That is, the output of the arithmetic unit 14 is fixed at a value approximately equal to the DC component of the synchronous phase difference signal, and the value obtained by subtracting the fixed value from the synchronous phase difference signal by the subtracter 15 is output at point K. Therefore, in this state, the high-pass filter 3 does not act as a high-pass filter, but simply subtracts a constant value, so that the problem of accumulation of phase errors as described above does not occur. Note that the arithmetic unit 14 only needs to realize constant multiplication; for example, it may only perform bit shifting. Further, it is not necessarily necessary to provide a clock pulse generation circuit independently for this filter, and for example, one obtained by dividing the frequency of the synchronous clock generated by the variable frequency oscillation means 6 may be used. Although FIG. 2 shows an example in which all of the burst detection means 8, vertical synchronization detection means 9, and trunk jump signal are used, only the necessary ones may be extracted and used depending on the purpose. .

また、高域通過フィルタは低域成分を除去するものであ
れば第6図に示した構成に限定されるものではない。回
路の実現方法はディジタルでもアナログでも良いし、ソ
フトウェア上で実現しても良い。構成も例えば同期位相
差信号から低域成分を抽出する低域通過フィルタとその
出力を同期位相差信号から差し引く減算器とで構成して
も良いし、より単純にCRによる高域通過フィルタでも
良い。
Furthermore, the high-pass filter is not limited to the configuration shown in FIG. 6 as long as it removes low-frequency components. The circuit may be implemented digitally or analogously, or may be implemented using software. For example, the configuration may be composed of a low-pass filter that extracts a low-frequency component from the synchronous phase difference signal and a subtracter that subtracts its output from the synchronous phase difference signal, or it may be a simple high-pass filter using CR. .

垂直同期検出手段は必ずしも映像信号から直接検出する
構成である必要はなく、例えば−旦分離した垂直同期信
号に同期して水平同期信号によってカウンタを動作させ
そのカウンタをデコードして必要な信号を発生するとい
った構成でも良い。
The vertical synchronization detection means does not necessarily have to be configured to directly detect the video signal; for example, it may operate a counter using the horizontal synchronization signal in synchronization with the vertical synchronization signal that has been separated, and then decode the counter to generate the necessary signal. It may also be configured such that.

単安定マルチは、与えられるトランクジャンプ信号から
概略所定の期間切り替え手段を切り換えるためのタイミ
ングを発生するものであれば実現方法は特に問わない。
There is no particular limitation on the implementation method of the monostable multi as long as it generates timing for switching the switching means for a roughly predetermined period from a given trunk jump signal.

アナログ回路でも、ディジタル回路でも、ソフトウェア
上でも実現できる。
It can be realized using analog circuits, digital circuits, or software.

発明の効果 以上のように本発明によれば、バースト位相差信号と同
期位相差信号とを切り換える際に生ずる悪影響をなくし
、常に安定した同期クロックを発生する同期クロック発
生装置を実現することができる。また、トラックジャン
プ動作時など記録媒体の再生トラックを移動する際に伴
う不安定化、同期外れを防くことができる。
Effects of the Invention As described above, according to the present invention, it is possible to realize a synchronous clock generation device that eliminates the adverse effects that occur when switching between a burst phase difference signal and a synchronous phase difference signal and always generates a stable synchronous clock. . Furthermore, instability and loss of synchronization that occur when moving the reproduction track of the recording medium, such as during a track jump operation, can be prevented.

【図面の簡単な説明】[Brief explanation of drawings]

第1回は本発明による同期クロック発生装置の一実施例
のブロック図、第2回は切り替え制御信号を発生する回
路の一例のブロック図、第3図から第5図は第2図を説
明するタイミング図、第6図は高域通過フィルタの一例
の回路図、第7図は従来の同期クロック発生装置のブロ
ック図である。 1・・・・・・同期位相比較手段、2・・・・・・バー
スト位相比較手段、3・・・・・・高域通過フィルタ、
4・・・・・・切り替え手段、5・・・・・・ループフ
ィルタ、6・・・・・・可変周波数発振手段、7・・・
・・・分周手段。
The first part is a block diagram of an embodiment of a synchronous clock generator according to the present invention, the second part is a block diagram of an example of a circuit that generates a switching control signal, and FIGS. 3 to 5 explain FIG. FIG. 6 is a timing diagram, FIG. 6 is a circuit diagram of an example of a high-pass filter, and FIG. 7 is a block diagram of a conventional synchronous clock generator. 1... Synchronous phase comparison means, 2... Burst phase comparison means, 3... High pass filter,
4... Switching means, 5... Loop filter, 6... Variable frequency oscillation means, 7...
... Frequency division means.

Claims (5)

【特許請求の範囲】[Claims] (1)記録媒体より再生された映像信号の水平同期信号
と内部水平同期信号との位相を比較して同期位相差信号
を出力する同期位相比較手段と、前記映像信号のバース
ト信号と内部副搬送波信号との位相を比較してバースト
位相差信号を出力するバースト位相比較手段と、前記同
期位相差信号の直流成分を除去する高域通過フィルタと
、前記バースト位相差信号と前記高域通過フィルタの出
力とを切り換える切り替え手段と、前記切り替え手段の
出力に周波数及び位相特性の補正を加えるループフィル
タと、前記ループフィルタの出力に応じた周波数のクロ
ックを発生する可変周波数発振手段と、前記クロックを
分周して前記内部同期信号と前記内部副搬送波信号をつ
くり前記同期位相比較手段と前記バースト位相比較手段
に供給する分周手段とを具備することを特徴とする同期
クロック発生装置。
(1) A synchronization phase comparison means that compares the phases of a horizontal synchronization signal of a video signal reproduced from a recording medium and an internal horizontal synchronization signal and outputs a synchronization phase difference signal, and a burst signal of the video signal and an internal subcarrier. burst phase comparison means for comparing the phase with a signal and outputting a burst phase difference signal; a high-pass filter for removing a DC component of the synchronized phase difference signal; and a combination of the burst phase difference signal and the high-pass filter. a loop filter that corrects the frequency and phase characteristics of the output of the switching means; variable frequency oscillation means that generates a clock having a frequency according to the output of the loop filter; 1. A synchronous clock generation device comprising frequency dividing means for generating the internal synchronization signal and the internal subcarrier signal and supplying the internal synchronization signal and the internal subcarrier signal to the synchronization phase comparison means and the burst phase comparison means.
(2)映像信号中のバースト信号の有無または欠陥を検
出するバースト検出手段を備え、切り替え手段は前記バ
ースト検出手段の出力に従ってバースト信号のない期間
またはバースト欠陥の期間は高域通過フィルタの出力を
選択することを特徴とする請求項(1)記載の同期クロ
ック発生装置。
(2) A burst detection means for detecting the presence or absence of a burst signal or a defect in the video signal is provided, and the switching means switches the output of the high-pass filter during a period when there is no burst signal or during a period when there is a burst defect according to the output of the burst detection means. The synchronous clock generation device according to claim 1, wherein the synchronous clock generation device selects the synchronous clock.
(3)映像信号から垂直同期信号を検出する垂直同期分
離手段を備え、切り替え手段は前記垂直同期分離手段の
出力に従って垂直同期信号の期間は高域通過フィルタの
出力を選択することを特徴とする請求項(1)記載の同
期クロック発生装置。
(3) A vertical synchronization separation means for detecting a vertical synchronization signal from a video signal is provided, and the switching means selects the output of the high-pass filter during the period of the vertical synchronization signal according to the output of the vertical synchronization separation means. A synchronous clock generation device according to claim (1).
(4)記録媒体の再生トラックのジャンプを示すトラッ
クジャンプ信号を入力し、切り替え手段は前記トラック
ジャンプ信号に従ってトラックジャンプから所定の期間
は高域通過フィルタの出力を選択することを特徴とする
請求項(1)記載の同期クロック発生装置。
(4) A track jump signal indicating a jump in a playback track of the recording medium is input, and the switching means selects the output of the high-pass filter for a predetermined period from the track jump according to the track jump signal. (1) The synchronous clock generator described in (1).
(5)高域通過フィルタは、同期位相差信号の低域成分
を抽出する低域通過フィルタと前記低域通過フィルタの
出力値を保持する保持手段と同期位相差信号から前記保
持手段の出力を差し引いて高域通過フィルタ出力とする
減算器とを備え、切り替え手段が高域通過フィルタの出
力を選択している期間において前記保持手段は保持動作
を行うことを特徴とする請求項(1)項から(4)項い
ずれかに記載の同期クロック発生装置。
(5) The high-pass filter includes a low-pass filter for extracting a low-frequency component of the synchronous phase difference signal, a holding means for holding the output value of the low-pass filter, and an output of the holding means from the synchronous phase difference signal. Claim (1), further comprising a subtracter for subtracting the output from the high-pass filter, and wherein the holding means performs a holding operation during a period in which the switching means selects the output of the high-pass filter. The synchronous clock generation device according to any one of (4) to (4).
JP1062526A 1989-03-15 1989-03-15 Synchronous clock generator Expired - Fee Related JPH0752964B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1062526A JPH0752964B2 (en) 1989-03-15 1989-03-15 Synchronous clock generator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1062526A JPH0752964B2 (en) 1989-03-15 1989-03-15 Synchronous clock generator

Publications (2)

Publication Number Publication Date
JPH02241288A true JPH02241288A (en) 1990-09-25
JPH0752964B2 JPH0752964B2 (en) 1995-06-05

Family

ID=13202719

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1062526A Expired - Fee Related JPH0752964B2 (en) 1989-03-15 1989-03-15 Synchronous clock generator

Country Status (1)

Country Link
JP (1) JPH0752964B2 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60197091A (en) * 1984-03-21 1985-10-05 Pioneer Electronic Corp Color synchronizing device of reproduced signal
JPS63286091A (en) * 1987-05-19 1988-11-22 Pioneer Electronic Corp Method for controlling pll circuit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60197091A (en) * 1984-03-21 1985-10-05 Pioneer Electronic Corp Color synchronizing device of reproduced signal
JPS63286091A (en) * 1987-05-19 1988-11-22 Pioneer Electronic Corp Method for controlling pll circuit

Also Published As

Publication number Publication date
JPH0752964B2 (en) 1995-06-05

Similar Documents

Publication Publication Date Title
KR920005217B1 (en) Magnetic recording and play back apparatus
US5923377A (en) Jitter reducing circuit
JPH02241288A (en) Synchronizing clock generator
KR940007998B1 (en) Write clock generator for time base corrector including frequency fluctuation and write clock difference signal reduction
KR0138345B1 (en) Digitalized automatic frequency control method and apparatus
EP0282242A2 (en) A phase synchronizing circuit for a time axis shift correcting circuit
JPS63286091A (en) Method for controlling pll circuit
JP3083211B2 (en) Color video signal processing circuit
JPS62239684A (en) Magnetic recording and reproducing device
JPS62239686A (en) Time base correction circuit for magnetic recording and reproducing device
JP3081350B2 (en) Time base collector circuit for color signal
KR100220847B1 (en) Audio reproducing clock generating apparatus for a digital video camera
JPS6340493A (en) Video signal recording and reproducing device
JPS6356083A (en) Video signal recording and reproducing device
JPH08265798A (en) Time base corrector circuit
JPS62142484A (en) Video signal reproducer
JPS60191473A (en) Time axis correcting device
JPH0329587A (en) Magnetic recording and reproducing device vtr
JPS63227190A (en) Automatic frequency controller
JPS60140569A (en) Data reproducing device
JPS6232784A (en) Correction system for time base fluctuation in video tape recorder
JPS60136050A (en) Magnetic recording and reproducing device
JPH02177783A (en) Frame lock detection circuit for external synchronization control in recording information reproducing device
JPH06153232A (en) Phase correction device for color signal
JPS62140572A (en) Video signal reproducing device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees