JPH02239620A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH02239620A
JPH02239620A JP6154589A JP6154589A JPH02239620A JP H02239620 A JPH02239620 A JP H02239620A JP 6154589 A JP6154589 A JP 6154589A JP 6154589 A JP6154589 A JP 6154589A JP H02239620 A JPH02239620 A JP H02239620A
Authority
JP
Japan
Prior art keywords
film
thin
etching
substrate
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6154589A
Other languages
Japanese (ja)
Inventor
Kazuhiro Hoshino
和弘 星野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP6154589A priority Critical patent/JPH02239620A/en
Publication of JPH02239620A publication Critical patent/JPH02239620A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To machine a Cu thin-film finely by heating the temperature of a substrate at 250 deg.C or more and conducting reactive ion etching (RIE) by using a gas containing carbon and chlorine. CONSTITUTION:A silicon oxide film 4 is grown on a semiconductor substrate 2 composed of silicon, a Cu thin-film 6 is deposited onto the film 4, a silicon oxide film 8 is formed onto the thin-film 6, and resists 10 are shaped, Cl included in the reaction gas of RIE reacts with Cu at that time, and CuCl2 (a copper chloride) is formed on the surface of the Cu thin-film 6 on the substrate 2, but a substrate temperature is set at 250 deg.C or more in this case, thus desorbing CuCl2 formed, then accelerating etching. Since 6 included in the reaction gas has action in which the sidewall of the Cu thin-film 6 exposed by etching at the same time as the progress of the etching of the Cu thin-film 6, the Cu thin- film 6 is etched vertically. Accordingly, the fine wiring layer of the Cu thin-film 6 can be formed.

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は半導体装置の製造方法に係り、特に基板上に被
着させた銅(以下、Cuと記す.)薄膜をエッチングす
る半導体装置の製造方法に関する.3。発明の詳細な説
明 [概要〕 半導体装置の製造方法に係り、特に基板上に戒着させた
銅薄膜をエッチングする半導体装置の製造方法に関し、 銅薄膜の異方性エッチングを行ない、半導体装[従来の
技術] 近年、半導体装置の高集積化に伴い、配線の微細化も進
んでいる。それと共に電極配線材料として従来から広く
用いられてきたAj  (アルミニウム)または例えば
AjCuあるいはAjSi等のAJ合金におけるエレク
トロマイグレーションやストレスマイグレーションが問
題とされるようになってきた. そのため、こうしたエレクトロマイグレーションやスト
レスマイグレーションに対して優れた耐性を有する配線
材料として、Cuが注目されてきている. ところで、Cuはエッチングが困難な材料である.それ
は、例えばHBr等の臭素系ガスや例えばCCj4等の
塩素系ガスを用いてエッチングする際に銅臭化物や銅塩
化物が生成されるが、その蒸気圧が低いためにエッチン
グが進行しないことに起因している. 例えば、第3図に示されるように、CCj .を用いた
RIB (反応性イオンエッチング》法により、半導体
基板2上にシリコン酸化WA4を介して被着させたCu
薄膜6を、パターニングしたシリコン酸化II$8をマ
スクとして選択的にエッチングしようとしても、常温に
おいては、露出しなCu薄膜6表面にCuCj214が
生成され、それによってエッチングの進行が阻害される
.このため従来においては、第4図に示されるように、
Ar(アルゴン)ガスを用いたイオンミリングによって
Cu配線層の形成を行なっていた.すなわち、第3図と
同様にパターニングしたシリコン酸化膜8によってマス
クされているCu薄膜6に、中性Ar原子16を衝突さ
せて、物理的に削り取る方法である。
[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a method for manufacturing a semiconductor device, and particularly to a method for manufacturing a semiconductor device by etching a copper (hereinafter referred to as Cu) thin film deposited on a substrate. Regarding the method. 3. Detailed Description of the Invention [Summary] This invention relates to a method of manufacturing a semiconductor device, particularly a method of manufacturing a semiconductor device in which a copper thin film adhered to a substrate is etched, and anisotropic etching of a copper thin film is performed to produce a semiconductor device [conventional method]. [Technology] In recent years, as semiconductor devices have become more highly integrated, interconnections have become increasingly finer. At the same time, electromigration and stress migration in Aj (aluminum) or AJ alloys such as AjCu or AjSi, which have been widely used as electrode wiring materials, have become a problem. Therefore, Cu is attracting attention as a wiring material that has excellent resistance to electromigration and stress migration. By the way, Cu is a difficult material to etch. This is because copper bromide and copper chloride are generated during etching using a bromine gas such as HBr or a chlorine gas such as CCj4, but etching does not proceed due to their low vapor pressure. are doing. For example, as shown in FIG. 3, CCj . Cu was deposited on the semiconductor substrate 2 through silicon oxide WA4 by the RIB (reactive ion etching) method using
Even if an attempt is made to selectively etch the thin film 6 using the patterned silicon oxide II$8 as a mask, CuCj 214 is generated on the exposed surface of the Cu thin film 6 at room temperature, thereby inhibiting the progress of etching. For this reason, conventionally, as shown in Figure 4,
The Cu wiring layer was formed by ion milling using Ar (argon) gas. That is, the Cu thin film 6, which is masked by a silicon oxide film 8 patterned in the same manner as shown in FIG. 3, is bombarded with neutral Ar atoms 16 to physically scrape it off.

しかし、このイオンミリング法においては、第4図から
明らかなように、Cu薄膜6ftlJ壁は垂直にエッチ
ングされずにテーパーが付いた形状になってしまう.従
って、配線間隔の狭い箇所ではエッチングが困難であり
、例えばA部に示されるように、ショートするおそれが
ある.こうしてイオンミリング法によるCuffM46
のエッチングによっては、微細配線層を形成することは
困難であった.さらに、エッチングレートが遅いという
問題もある. また、Cu膜のRIEに関しては、反応ガスとして5m
Torr  Ar/5mTOrr  CCJ 4を用い
、温度225℃において、エッチングを行なったという
報告がなされている( G.C.Schwartz a
ndP.  M,Schaible,J of Ele
ctrochei.Soc.,Vol.130,No.
 8, 1777, (1983)参照》.しかしなが
ら、本発明者の実験によれば、温度225℃においては
、CuW4上に生成されたC uCj2は離脱せず、C
uHのエッチングを行なうことはできなかった. [発明が解決しようとする課題] このようにCu薄膜は、優れたエレクトロマイグレーシ
ョン耐性およびストレスマイグレーション耐性を有して
いるにもかかわらず、その適切なエッチングが困誼であ
るという問題を有している.すなわち、その適切なエッ
チング方法を見出すことが、Cu薄膜を半導体装置の配
線材料として利用するための課題としてあった。
However, in this ion milling method, as is clear from FIG. 4, the 6ftlJ wall of the Cu thin film is not etched vertically but takes on a tapered shape. Therefore, etching is difficult in areas where the wiring spacing is narrow, and there is a risk of short-circuiting, as shown in section A, for example. In this way, CuffM46 by ion milling method
It was difficult to form a fine wiring layer depending on the etching method. Another problem is that the etching rate is slow. In addition, for RIE of Cu film, 5 m
It has been reported that etching was performed using Torr Ar/5m TOrr CCJ 4 at a temperature of 225°C (G.C. Schwartz a
ndP. M, Schaible, J of Ele.
ctrochei. Soc. , Vol. 130, No.
8, 1777, (1983)》. However, according to the inventor's experiments, at a temperature of 225°C, CuCj2 generated on CuW4 does not separate, and C
It was not possible to perform uH etching. [Problems to be Solved by the Invention] As described above, although the Cu thin film has excellent electromigration resistance and stress migration resistance, it has the problem that it is difficult to properly etch it. There is. That is, finding an appropriate etching method has been a challenge for utilizing Cu thin films as wiring materials for semiconductor devices.

そこで本発明は、Cu薄膜の異方性エッチングを行ない
、半導体装置の配線材料として利用することができる半
導林装宣の製造方法を提供することを目的とする. [課題を解決するための手段] 上記課題は、基板上に被着させた銅薄膜をエッチングす
る半導体装置の製造方法において、前記基板の温度を2
50℃以上に加熱し、炭素および塩素を含むガスを用い
て反応性イオンエッチングを行なうことを特徴とする半
導体装置の製造方法によって達成される. [作 用] 本発明は、RIHの反応ガスに含まれるCJ《塩素》が
Cuと反応して、基板上のCu薄膜表面にCuCj2 
(銅塩化物》が生成されるが、このとき基板温度を25
0℃以上に設定することにより、この生成されたCuC
j2が離脱して、エッチングが進行する. また、反応ガスに含まれるC《炭素》はCu薄膜のエッ
チングの進行と同時にエッチングにより露出されたCu
薄膜側壁を保護する作用があるために、Cu薄膜は垂直
にエッチングされる.[実施例] 以下、本発明を図示する実施例に基づいて具体的に説明
する. 第1図は本発明の一実施例による半導体装置の製造方法
を示す工程図である. 例えばシリコンからなる半導外基板2上に、厚さ400
0人のシリコン酸化WA4を成長させる。
Therefore, an object of the present invention is to provide a method for manufacturing a semi-drying film that can be used as a wiring material for semiconductor devices by anisotropically etching a Cu thin film. [Means for Solving the Problem] The above problem is to provide a method for manufacturing a semiconductor device in which a thin copper film deposited on a substrate is etched.
This is achieved by a method for manufacturing a semiconductor device characterized by heating to 50° C. or higher and performing reactive ion etching using a gas containing carbon and chlorine. [Function] In the present invention, CJ (chlorine) contained in the RIH reaction gas reacts with Cu, and CuCj2 is formed on the surface of the Cu thin film on the substrate.
(Copper chloride) is generated, but at this time the substrate temperature is
By setting the temperature above 0°C, this generated CuC
j2 separates and etching progresses. In addition, as the etching progresses on the Cu thin film, C (carbon) contained in the reaction gas is removed from the Cu exposed by the etching.
The Cu thin film is etched vertically to protect the sidewalls of the thin film. [Example] The present invention will be specifically described below based on an illustrative example. FIG. 1 is a process diagram showing a method for manufacturing a semiconductor device according to an embodiment of the present invention. For example, on the semiconductor outer substrate 2 made of silicon, the thickness is 400 mm.
Grow 0 silicon oxide WA4.

そしてこのシリコン酸化膜4上に、DCマグネトロンス
バッタ法によってノフさ1μmのCu薄膜6を堆積させ
る。さらに、このCu薄膜6上に、RFバイアススパッ
タ法によって厚さ5000人のシリコン酸化膜8を形成
する。続いて、フオl・リングラフィ技術を用い、パタ
ーニングしたレジスト10を形成する(第1図(a)参
照).次いで、レジスト10をマスクとし、CF.を用
いてシリコン酸化1m!8を選択的にエッチングしてパ
ターニングを行ない(第1図(b)参照)、続いてレジ
スト10を除去する(第1図(c)参照)。
Then, on this silicon oxide film 4, a Cu thin film 6 with a thickness of 1 μm is deposited by the DC magnetron battering method. Further, on this Cu thin film 6, a silicon oxide film 8 with a thickness of 5,000 wafers is formed by RF bias sputtering. Next, a patterned resist 10 is formed using a phosphorography technique (see FIG. 1(a)). Next, using the resist 10 as a mask, the CF. Silicon oxide 1m using! Patterning is performed by selectively etching 8 (see FIG. 1(b)), and then the resist 10 is removed (see FIG. 1(c)).

次いで、このバターニングされたシリコン酸化膜8をエ
ッチングマスクとしてCu薄膜のエッチングを行なうが
、まずこのエッチングに使用する製造装置を、第2図を
用いて説明する.真空チャンバ20には、反応ガスを流
入させる流入ロ22と、真空チャンバ20内を減圧する
ために真空ポンプと接続された排気口24とが取り付け
られている.また、真空チャンバ20の上部電極は接地
され、下部!極はマッチングボックス26を介してRF
発振器28に接続されて、高周波電力によってプラズマ
を発生させるようになっている。
Next, the Cu thin film is etched using the patterned silicon oxide film 8 as an etching mask. First, the manufacturing equipment used for this etching will be explained with reference to FIG. The vacuum chamber 20 is equipped with an inflow port 22 through which a reaction gas flows, and an exhaust port 24 connected to a vacuum pump to reduce the pressure inside the vacuum chamber 20. Further, the upper electrode of the vacuum chamber 20 is grounded, and the lower electrode! The poles are connected to RF via matching box 26.
It is connected to an oscillator 28 to generate plasma using high frequency power.

また、真空チャンバ20内には、ウエーハ30を置くウ
エーハテーブル32とウエーハ30を固定する石英板3
4とが設けられている.そしてこのウエーハテーブル3
2内にはヒータ36が設置され、ウェーハ30を加熱す
るようになっている.また、熱電対38および蛍光温度
計40が設けられ、熱電対38はウエーハテーブル32
の温度を、蛍光温度計40はウエーハ30裏面に付着さ
せた蛍光物質42から光ファイバ44を介してウェー?
30の基板温度をそれぞれ測定するようになっている.
さらに、ウェーハテーブル32には開口部46が設けら
れ、そこからガスを注入したり、あるいは排気したりで
きるようになっている.このような真空チャンバ20に
CCJI.(四塩化炭素)を20sccmおよびN2 
(窒素》を200secm流し、内部圧力を0.014
Torrに減圧してプラズマを発生させ、このプラズマ
を温度350℃に加熱した半導体基板2上のCu薄膜6
に接触させる,Cu薄膜6はCCj .のClと反応し
てCu薄rI!!6表面にCuCj2を生成する.この
とき温度が350℃と高いためにCuCJ■の蒸気圧も
高くなり、Cu薄膜6表面から離脱する。従って継続し
て反応が進み、Cu薄WA6のエッチングが進行する. また、CCJ .のCが、エッチングによって露出した
Cu薄WA6側壁に付着してカーボン膜12を形成する
ため、このカーボンJI12が保護膜となってCu薄1
19!6の横方向のエッチングは進行しない。従ってC
u薄膜6を垂直方向にエッチングする異方性エッチング
が行なわれる(第1図(d)参照》. fif&に、エッチングマスクとしてのシリコン酸化膜
8を除去して、配線層として用いられるCu薄膜6を形
成する(第1図(e)参照)。
Also, inside the vacuum chamber 20, there is a wafer table 32 on which the wafer 30 is placed, and a quartz plate 3 on which the wafer 30 is fixed.
4 are provided. And this wafer table 3
A heater 36 is installed inside the wafer 2 to heat the wafer 30. Further, a thermocouple 38 and a fluorescent thermometer 40 are provided, and the thermocouple 38 is connected to the wafer table 32.
A fluorescence thermometer 40 measures the temperature of the wafer from a fluorescent material 42 attached to the back surface of the wafer 30 via an optical fiber 44.
It is designed to measure each of the 30 substrate temperatures.
Further, the wafer table 32 is provided with an opening 46 through which gas can be injected or evacuated. CCJI. (carbon tetrachloride) at 20 sccm and N2
(Nitrogen) was flowed for 200 sec, and the internal pressure was 0.014
The pressure is reduced to Torr to generate plasma, and the plasma is heated to a temperature of 350° C. to form a Cu thin film 6 on the semiconductor substrate 2.
The Cu thin film 6 is brought into contact with CCj. Reacts with Cl to form Cu thin rI! ! 6 Generate CuCj2 on the surface. At this time, since the temperature is as high as 350° C., the vapor pressure of CuCJ becomes high and it separates from the surface of the Cu thin film 6. Therefore, the reaction continues and the etching of the Cu thin WA6 progresses. Also, CCJ. C adheres to the side wall of the Cu thin WA6 exposed by etching to form a carbon film 12, so this carbon JI12 acts as a protective film and the Cu thin WA6 side wall is exposed by etching.
The lateral etching of 19!6 does not proceed. Therefore C
Anisotropic etching is performed to vertically etch the U thin film 6 (see FIG. 1(d)). After removing the silicon oxide film 8 serving as an etching mask, the Cu thin film 6 used as a wiring layer is etched. (see FIG. 1(e)).

このように、本実施例によれば、半導体基板2の基板温
度を350℃に加熱した状態において、反応ガスとして
ccn .およびN2によるRIBを行なうことにより
、Cu薄膜6表面に生成されるCuCj*を離脱させて
Cu薄WA6のエッチングを進行させると共に、エッチ
ングによって露出しなCu薄膜6側壁に保護膜としての
カーボン膜12を付着させてCu薄膜6の横方向にエッ
チングが進むことを防ぐことができる.こうして異方性
エッチングを行ない、Cu薄WA6を微細加工すること
ができる. そしてこのようにして形成したCu薄WA6をサブミク
ロンパターンの配線層として用いることにより、エレク
トロマイグレーション耐性およびストレスマイグレーシ
ョン耐性に優れた配線層を有する半導体装置の高集積化
を図ることも可能となり、工業的に極めて有用なものと
なる.なお、本実施例においては、基板温度を350℃
に設定したが、Cu薄[l6表面からCuCj2を離脱
させるに足る温度であればよい.本発明者の実験によれ
ば、それには250℃以上を要する.そして上記温度3
50℃において、最も良好な結果を得た.また、この温
度の上限は特にないが、半導体装置に対する影響を考え
ると450℃程度が望ましい. また、反応ガスとしてCCj .およびN2を用いたが
、CCj .の代わりに例えばCF.とCj1の混合ガ
ス等、炭素と塩素とを含むものであればよいし、N,の
代わりに他の不活性ガスを用いてもよい.ただし、Ar
がCu薄膜の露出した下地等にダメージを与えるのに対
して、N2はそうした悪影響がないという利点がある. [発明の効果] 以上のように本発明によれば、250℃以上の基板温度
において、炭素および塩素を含むガスを用いた反応性イ
オンエッチングを行なって、基板上に被着させたCu*
mを異方性エッチングすることにより、Cufflll
のlfiAI[l加工を行なうことができる. これにより、エレクトロマイグレーションやストレスマ
イグレーションに対して潰れた耐性を有するCuを半導
体装置の配線材料として利用することができる.
As described above, according to this embodiment, when the substrate temperature of the semiconductor substrate 2 is heated to 350° C., ccn. By performing RIB using N2, the CuCj* generated on the surface of the Cu thin film 6 is removed, and the etching of the Cu thin WA 6 progresses. It is possible to prevent the etching from progressing in the lateral direction of the Cu thin film 6 by attaching the Cu thin film 6. By performing anisotropic etching in this manner, the Cu thin WA6 can be microfabricated. By using the Cu thin WA6 thus formed as a wiring layer with a submicron pattern, it is possible to achieve high integration of semiconductor devices having wiring layers with excellent electromigration resistance and stress migration resistance, and it is possible to achieve industrial It will be extremely useful. In this example, the substrate temperature was set to 350°C.
However, any temperature that is sufficient to separate CuCj2 from the surface of the Cu thin [l6] is sufficient. According to the inventor's experiments, this requires a temperature of 250°C or higher. And above temperature 3
The best results were obtained at 50°C. Furthermore, although there is no particular upper limit to this temperature, it is desirable that it be around 450°C, considering the effect on the semiconductor device. In addition, CCj. and N2 were used, but CCj . For example, instead of CF. Any gas containing carbon and chlorine, such as a mixed gas of N and Cj1, may be used, and other inert gases may be used instead of N. However, Ar
N2 has the advantage that it does not have such an adverse effect, whereas N2 damages the exposed base of the Cu thin film. [Effects of the Invention] As described above, according to the present invention, reactive ion etching using a gas containing carbon and chlorine is performed at a substrate temperature of 250° C. or higher to remove Cu* deposited on a substrate.
By anisotropically etching m, Cuffll
lfiAI [l processing can be performed. This allows Cu, which has excellent resistance to electromigration and stress migration, to be used as a wiring material for semiconductor devices.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例による半導体装置の製造方法
を示す工程図、 第2図は本発明の一実施例に使用する製造装置を示す概
略図、 第3図および第4図はそれぞれ従来の半導体装置の製造
方法を説明するための図である.図において、 2・・・・・・半導体基板、 4.8・・・・・・シリコン酸化膜、 6・・・・・・Cu薄膜、 10・・・・・・レジスト、 12・・・・・・カーボン膜、 14・−−−−・CuCj  .  、16・・・・・
・中性Ar原子、 20・・・・・・真空チャンバ、 22・・・・・・流入口、 24・・・・・・排気口、 26・・・・・・マッチングボックス、28・・・・・
・RF発振器、 30・・・・・・ウエーハ、 32・・・・・・ウエーハテーブル、 34・・・・・・石英板、 36・・・・・・ヒータ、 第2図
FIG. 1 is a process diagram showing a method for manufacturing a semiconductor device according to an embodiment of the present invention, FIG. 2 is a schematic diagram showing a manufacturing apparatus used in an embodiment of the present invention, and FIGS. 3 and 4 are respectively FIG. 2 is a diagram for explaining a conventional method of manufacturing a semiconductor device. In the figure, 2... Semiconductor substrate, 4.8... Silicon oxide film, 6... Cu thin film, 10... Resist, 12...・・Carbon film, 14・----・CuCj . , 16...
- Neutral Ar atom, 20... Vacuum chamber, 22... Inlet, 24... Exhaust port, 26... Matching box, 28...・・・
・RF oscillator, 30...Wafer, 32...Wafer table, 34...Quartz plate, 36...Heater, Fig. 2

Claims (1)

【特許請求の範囲】 基板上に被着させた銅薄膜をエッチングする半導体装置
の製造方法において、 前記基板の温度を250℃以上に加熱し、炭素および塩
素を含むガスを用いて反応性イオンエッチングを行なう
ことを特徴とする半導体装置の製造方法。
[Claims] A method for manufacturing a semiconductor device in which a copper thin film deposited on a substrate is etched, comprising heating the substrate to a temperature of 250° C. or higher and performing reactive ion etching using a gas containing carbon and chlorine. A method for manufacturing a semiconductor device, characterized by performing the following steps.
JP6154589A 1989-03-14 1989-03-14 Manufacture of semiconductor device Pending JPH02239620A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6154589A JPH02239620A (en) 1989-03-14 1989-03-14 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6154589A JPH02239620A (en) 1989-03-14 1989-03-14 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH02239620A true JPH02239620A (en) 1990-09-21

Family

ID=13174198

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6154589A Pending JPH02239620A (en) 1989-03-14 1989-03-14 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH02239620A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0480383A (en) * 1990-07-24 1992-03-13 Sony Corp Method for patterning coppery material
US5344525A (en) * 1991-01-29 1994-09-06 Micron Technology, Inc. Process for etching semiconductor devices

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0480383A (en) * 1990-07-24 1992-03-13 Sony Corp Method for patterning coppery material
US5344525A (en) * 1991-01-29 1994-09-06 Micron Technology, Inc. Process for etching semiconductor devices

Similar Documents

Publication Publication Date Title
US4256534A (en) Device fabrication by plasma etching
JP2915807B2 (en) Etching of molybdenum silicide using sulfur hexafluoride, hydrogen bromide and oxygen
US4444618A (en) Processes and gas mixtures for the reactive ion etching of aluminum and aluminum alloys
JP3202913B2 (en) How to make a deep vertical structure on a silicon substrate
JPH08172077A (en) Plasma etching process improvement method of viahole
JPH07169751A (en) Simultaneous removal of photoresist and polysilicon/polycide
JP3275043B2 (en) Post-treatment method of etching
US4992137A (en) Dry etching method and method for prevention of low temperature post etch deposit
JP3044824B2 (en) Dry etching apparatus and dry etching method
JP3006048B2 (en) Dry etching method
EP1235265A1 (en) Method for etching a hardmask layer and a metal layer
JPH02239620A (en) Manufacture of semiconductor device
JPH10189537A (en) Dry etching method
JP2650178B2 (en) Dry etching method and apparatus
JP3729869B2 (en) Manufacturing method of semiconductor device
JPH07201792A (en) Removing method of photoresist
JPH04316327A (en) Dry etching system and chamber cleaning method
JP3498764B2 (en) Polycrystalline silicon film etching method
JP3009209B2 (en) Surface protection method
JPH04298035A (en) Plasma etching method
JPH05326451A (en) Fixation of substrate to be treated in plasma treatment equipment
JPH04157721A (en) Plasma etching method
JPH07263426A (en) Dry etching of laminated wiring
JPH05275376A (en) Dry-etching device and dry-etching method
JP3314403B2 (en) Method for manufacturing semiconductor integrated circuit device