JPH02236638A - レジスタ割付け管理方式 - Google Patents
レジスタ割付け管理方式Info
- Publication number
- JPH02236638A JPH02236638A JP5642389A JP5642389A JPH02236638A JP H02236638 A JPH02236638 A JP H02236638A JP 5642389 A JP5642389 A JP 5642389A JP 5642389 A JP5642389 A JP 5642389A JP H02236638 A JPH02236638 A JP H02236638A
- Authority
- JP
- Japan
- Prior art keywords
- register
- virtual
- real
- register allocation
- registers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims abstract description 20
- 230000015654 memory Effects 0.000 claims abstract description 8
- 238000012546 transfer Methods 0.000 claims abstract description 3
- 238000004458 analytical method Methods 0.000 claims description 11
- 238000004364 calculation method Methods 0.000 claims description 6
- 238000007726 management method Methods 0.000 claims 5
- 230000008878 coupling Effects 0.000 abstract 1
- 238000010168 coupling process Methods 0.000 abstract 1
- 238000005859 coupling reaction Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 12
- 238000012545 processing Methods 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000003672 processing method Methods 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、高級言語のコンパイラの実現方式に係り，特
に、コンパイラが出力する目的プログラムの実行効率を
高める上で決定的な役割を担うレジスタの割付け方式に
関する。
に、コンパイラが出力する目的プログラムの実行効率を
高める上で決定的な役割を担うレジスタの割付け方式に
関する。
従来、レジスタ割付け方式については、コンパイラにお
けるコード生成の一技術分野として研究され、エイホ，
セツテイ，ウルマン著コンパイラズ・プリンシプルズ，
テクニックス アンド ツールズ（アデイソンウエズレ
ー社刊，１９８６年）の第５４１頁から第５４６頁（Ａ
．Ｖ．Ａｈｏ，Ｒ．Ｓｅｔｈｉ，ａｎｄ Ｊ．Ｄ．Ｕｌ
ｌｍａｎ ： Ｃｏ＋ａｐｉｌｅｒｓ−Ｐｒｉｎｃｉｐ
ｌｅｓ，Ｔｅｃｈｎｉｑｕｅｓ ａｎｄ Ｔｏｏｌｓ，
Ａｄｄｉｓｏｎ−Ｖｅｓｌｓｙ， １９８６，ｐｐ．５
４１− ５４６）にその研究成果がまとめられている．
〔発明が解決しようとする課題〕 従来のレジスタ割付け方式では、（１）対象計算機のレ
ジスタ・アーキテクチャに依存する部分と依存しない部
分との分離が明確でなく、そのために、対象計算機が変
更される都度，コンパイラのレジスタ割付け処理部を全
面的に改変しなければならないという問題があった．ま
た、（２）レジス夕割付け対象候補（原始プログラム中
で使用されている変数や、原始プログラムの中間表現中
に現われる計算結果を一時的に格納しておく一時変数）
の中から実際にレジスタを割付ける対象を選択したり，
同じレジスタを割付ける対象を決定するのに、試料錯誤
的なあるいはａｄ−ｈｏｅ的に手法を用いるために、目
的プログラムの実行効率が十分に向上し得ないという問
題があった．本発明の目的は、かかる問題点を解決し，
対象計算機の依存性が低く、かつ，目的プログラムの実
行効率が高いという２つの条件をともに満たすレジスタ
割付け方式を提示することにある．〔課題を解決するた
めの手段〕 上記目的を達成するために本発明においては次の手段を
用いる。
けるコード生成の一技術分野として研究され、エイホ，
セツテイ，ウルマン著コンパイラズ・プリンシプルズ，
テクニックス アンド ツールズ（アデイソンウエズレ
ー社刊，１９８６年）の第５４１頁から第５４６頁（Ａ
．Ｖ．Ａｈｏ，Ｒ．Ｓｅｔｈｉ，ａｎｄ Ｊ．Ｄ．Ｕｌ
ｌｍａｎ ： Ｃｏ＋ａｐｉｌｅｒｓ−Ｐｒｉｎｃｉｐ
ｌｅｓ，Ｔｅｃｈｎｉｑｕｅｓ ａｎｄ Ｔｏｏｌｓ，
Ａｄｄｉｓｏｎ−Ｖｅｓｌｓｙ， １９８６，ｐｐ．５
４１− ５４６）にその研究成果がまとめられている．
〔発明が解決しようとする課題〕 従来のレジスタ割付け方式では、（１）対象計算機のレ
ジスタ・アーキテクチャに依存する部分と依存しない部
分との分離が明確でなく、そのために、対象計算機が変
更される都度，コンパイラのレジスタ割付け処理部を全
面的に改変しなければならないという問題があった．ま
た、（２）レジス夕割付け対象候補（原始プログラム中
で使用されている変数や、原始プログラムの中間表現中
に現われる計算結果を一時的に格納しておく一時変数）
の中から実際にレジスタを割付ける対象を選択したり，
同じレジスタを割付ける対象を決定するのに、試料錯誤
的なあるいはａｄ−ｈｏｅ的に手法を用いるために、目
的プログラムの実行効率が十分に向上し得ないという問
題があった．本発明の目的は、かかる問題点を解決し，
対象計算機の依存性が低く、かつ，目的プログラムの実
行効率が高いという２つの条件をともに満たすレジスタ
割付け方式を提示することにある．〔課題を解決するた
めの手段〕 上記目的を達成するために本発明においては次の手段を
用いる。
（１）仮想レジスタ概念の導入。
仮想レジスタは実際のレジスタを抽象化したもので、そ
の個数は無限個あるとする．各データ・アイテムへの仮
想レジスタの割付けの方法については実施例の項で述べ
る． （２）仮想レジスタ結合可能性概念の導入。
の個数は無限個あるとする．各データ・アイテムへの仮
想レジスタの割付けの方法については実施例の項で述べ
る． （２）仮想レジスタ結合可能性概念の導入。
任意の仮想レジスタＡ，Ｂが結合可能であるとは、Ａと
Ｂに同一の実レジスタを割付けることが可能であること
を示す。これは、原始プログラムを解析することによっ
て求められるもので，具体的な解析方法については実施
例の項で述べる．（３）仮想レジスタのプロフィツト指
数の導入．プロフィツト指数とは、各仮想レジスタに対
してそれを実レジスタに割付けることの望ましさの度合
を定量表現した値である。このプロフィツト指数は、仮
想レジスタの生存区間長く値の定義点から最終参照点ま
での区間長）、それを取り囲むループのネストの深さ等
により近似された使用頻度、それをメモリに割付けた場
合のアクセス・コストをパラメータとして含む計算式に
より求める．〔作用〕 前記の各手段は次の働きをする． （１）特定の対象計算機に依存しない仮想レジスタを導
入することによって、レジスタ割付けの過程は、仮想レ
ジスタ割付け（原始プログラム中のデータ・アイテムと
仮想レジスタの対応づけ）と実レジスタ割付け（仮想レ
ジスタと実レジスタの対応づけ）に分割でき、対象計算
機依存性は実レジスタ割付けのみに閉じ込められるので
，レジスタ割付けの異なる対象計算機向け展開が容易に
なる． （２）仮想レジスタ結合可能性に基づいて仮想レジスタ
への実レジスタ割付けを行うことによって，レジスタ間
あるいはレジスターメモリ間でのデータ転送が必要最小
限のものに限定されるので，目的プログラムの実行効率
の向上に資する．（３）プロフィツト指数は，その値が
大きい仮想レジスタに優先的に実レジスタを割付けるの
に使用される．それによって、仮想レジスタ（一般にそ
の個数は実レジスタの個数を越えるので、一部は実レジ
スタに、一部はメモリに割付けることが必要となる）の
うち、実レジスタに割付けるものと、メモリに割付ける
ものとの取捨選択が、定景的な基準で行えるようになる
ので、目的プログラムの実行時のレジスタの使われ方が
効率上最適化され、もって目的プログラムの実行効率向
上に資する。
Ｂに同一の実レジスタを割付けることが可能であること
を示す。これは、原始プログラムを解析することによっ
て求められるもので，具体的な解析方法については実施
例の項で述べる．（３）仮想レジスタのプロフィツト指
数の導入．プロフィツト指数とは、各仮想レジスタに対
してそれを実レジスタに割付けることの望ましさの度合
を定量表現した値である。このプロフィツト指数は、仮
想レジスタの生存区間長く値の定義点から最終参照点ま
での区間長）、それを取り囲むループのネストの深さ等
により近似された使用頻度、それをメモリに割付けた場
合のアクセス・コストをパラメータとして含む計算式に
より求める．〔作用〕 前記の各手段は次の働きをする． （１）特定の対象計算機に依存しない仮想レジスタを導
入することによって、レジスタ割付けの過程は、仮想レ
ジスタ割付け（原始プログラム中のデータ・アイテムと
仮想レジスタの対応づけ）と実レジスタ割付け（仮想レ
ジスタと実レジスタの対応づけ）に分割でき、対象計算
機依存性は実レジスタ割付けのみに閉じ込められるので
，レジスタ割付けの異なる対象計算機向け展開が容易に
なる． （２）仮想レジスタ結合可能性に基づいて仮想レジスタ
への実レジスタ割付けを行うことによって，レジスタ間
あるいはレジスターメモリ間でのデータ転送が必要最小
限のものに限定されるので，目的プログラムの実行効率
の向上に資する．（３）プロフィツト指数は，その値が
大きい仮想レジスタに優先的に実レジスタを割付けるの
に使用される．それによって、仮想レジスタ（一般にそ
の個数は実レジスタの個数を越えるので、一部は実レジ
スタに、一部はメモリに割付けることが必要となる）の
うち、実レジスタに割付けるものと、メモリに割付ける
ものとの取捨選択が、定景的な基準で行えるようになる
ので、目的プログラムの実行時のレジスタの使われ方が
効率上最適化され、もって目的プログラムの実行効率向
上に資する。
本発明の実施例として、コンパイラにおけるレジスタ割
付け処理方法を，第１図から第６図までを用いて説明す
る．第１図は、レジスタ割付け処理の処理楕成図、第２
図はコンパイラの一般的な処理構成図である。第３図か
ら第６図までは、レジスタ割付け処理を説明するための
具体例を示した図である。
付け処理方法を，第１図から第６図までを用いて説明す
る．第１図は、レジスタ割付け処理の処理楕成図、第２
図はコンパイラの一般的な処理構成図である。第３図か
ら第６図までは、レジスタ割付け処理を説明するための
具体例を示した図である。
レジスタ割付け処理は、第２図に示すように、６段階か
ら構成される．第１段Ｍ（仮想レジスタ割付け）では、
原始プログラムの中間表現（ここでは木形式中間表現を
採用する）のデータ・ノード（ユーザ変数や計算結果を
一時的に格納するテンボラリ変数を表現するノード）に
対して，以下の条件が満たされるように仮想レジスタを
割付ける．（１）共通式を表現している全てのノードに
対しては同じ仮想レジスタを割付ける．（２）ユーザ変
数に対しては、まず、同じ変数であっても出現ノードが
異なれば異なる仮想レジスタを割付ける．次に、各変数
に対して定義一参照解析を行い、直接または間接の定義
一参照連鎖で結ばれる仮想レジスタ群を同じ仮想レジス
タで割付けし直す。
ら構成される．第１段Ｍ（仮想レジスタ割付け）では、
原始プログラムの中間表現（ここでは木形式中間表現を
採用する）のデータ・ノード（ユーザ変数や計算結果を
一時的に格納するテンボラリ変数を表現するノード）に
対して，以下の条件が満たされるように仮想レジスタを
割付ける．（１）共通式を表現している全てのノードに
対しては同じ仮想レジスタを割付ける．（２）ユーザ変
数に対しては、まず、同じ変数であっても出現ノードが
異なれば異なる仮想レジスタを割付ける．次に、各変数
に対して定義一参照解析を行い、直接または間接の定義
一参照連鎖で結ばれる仮想レジスタ群を同じ仮想レジス
タで割付けし直す。
第４図は第３図に示す原始プログラムの本形式中間表現
である。ここで（ ）内に与えられた記号は仮想レジス
タ割付けの結果、各データ・ノードに割付けられた仮想
レジスタの記号名称である。
である。ここで（ ）内に与えられた記号は仮想レジス
タ割付けの結果、各データ・ノードに割付けられた仮想
レジスタの記号名称である。
第２段階（結合可能性解析）では、任意の２つの仮想レ
ジスタを同じ実レジスタに割当てることが可能かどうか
を解析する．可能なとき、この２つの仮想レジスタは結
合されているという．解析対象とするのは演算による結
合性と代入による結合性である．前者は演算ノードとそ
の左子ノードに割付けられた仮想レジスタとおしを結合
させる．後者は代入文の両辺に相当するノードに割付け
られた仮想レジスタどおしを結合させる．解析結果は、
仮想レジスタをノード、結合の関係をアークとする無向
グラフ（Ｂ Ｉ ＮＤグラフとよぶ）に表現する． 第５図は、第４図中の仮想レジスタに対するＢＩＮＤグ
ラフを示す． 第３段階（生存区間解析）では，各仮想レジスタの生存
区間、すなわちその定義点から最後の参照点までの区間
を求める．定義点（参照点）は定義（参照）操作を行う
中間表現上のノード番号で表現する． 第４段階（干渉解析）では、仮想レジスタの干渉関係を
解析する．２つの仮想レジスタが干渉し合うとは、両者
の生存区間が共通部分を有する場合をいう．干渉し合う
仮想レジスタには同じ実レジスタを割当てることができ
ない．干渉解析の結果は、仮想レジスタをノードとし，
干渉し合うものとおしをアークで結ぶことによって無向
グラフ（ＩＮＴＦグラフとよぶ）に表現する．任意の２
つの仮想レジスタ間に干渉関係と結合関係が同時に存在
する場合は、結合関係を優先し、干渉関係を消滅させる
． 第６図は第４図中の仮想レジスタに対するＩＮＴＦグラ
フを示す． 第５段階（プロフィツト指数計算）では、各仮想レジス
タのプロフィツト指数を計算する。計算式はコンパイラ
の利用環境によって変わりうるが、標準的には次式に従
って求める。
ジスタを同じ実レジスタに割当てることが可能かどうか
を解析する．可能なとき、この２つの仮想レジスタは結
合されているという．解析対象とするのは演算による結
合性と代入による結合性である．前者は演算ノードとそ
の左子ノードに割付けられた仮想レジスタとおしを結合
させる．後者は代入文の両辺に相当するノードに割付け
られた仮想レジスタどおしを結合させる．解析結果は、
仮想レジスタをノード、結合の関係をアークとする無向
グラフ（Ｂ Ｉ ＮＤグラフとよぶ）に表現する． 第５図は、第４図中の仮想レジスタに対するＢＩＮＤグ
ラフを示す． 第３段階（生存区間解析）では，各仮想レジスタの生存
区間、すなわちその定義点から最後の参照点までの区間
を求める．定義点（参照点）は定義（参照）操作を行う
中間表現上のノード番号で表現する． 第４段階（干渉解析）では、仮想レジスタの干渉関係を
解析する．２つの仮想レジスタが干渉し合うとは、両者
の生存区間が共通部分を有する場合をいう．干渉し合う
仮想レジスタには同じ実レジスタを割当てることができ
ない．干渉解析の結果は、仮想レジスタをノードとし，
干渉し合うものとおしをアークで結ぶことによって無向
グラフ（ＩＮＴＦグラフとよぶ）に表現する．任意の２
つの仮想レジスタ間に干渉関係と結合関係が同時に存在
する場合は、結合関係を優先し、干渉関係を消滅させる
． 第６図は第４図中の仮想レジスタに対するＩＮＴＦグラ
フを示す． 第５段階（プロフィツト指数計算）では、各仮想レジス
タのプロフィツト指数を計算する。計算式はコンパイラ
の利用環境によって変わりうるが、標準的には次式に従
って求める。
ここで，
ｐ （Ｔ） ：仮想レジスタＴのプロフィツト指数．ｆ
（Ｔ）：Ｔをメモリに割付けた場合の１回のアクセスに
要する時間． ｕ（Ｔ）：Ｔの使用頻度．実行時の使用頻度をコンパイ
ル時に正確に求めることは できないので，次式で近似する． ｎ（σ）：σを囲むループの数 Ｃ ：適当な正の整数 Ω（Ｔ）： Ｔの生存区間長 第６段階（実レジスタ割付け）では，仮想レジスタから
実レジスタ（対象計算機に備わってぃる実際のレジスタ
）への対応づけを行う．実レジスタ割付けは、実レジス
タに割付けるべき仮想レジスタを選択する処理と、選択
された仮想レジスタに具体的に実レジスタを割当てる処
理に分かれる．前者の処理では、実レジスタの個数をｎ
としてＩＮＴＦグラフがｎ一彩色可能かどうかを判定し
，ｎ彩色可能でなければ、プロフィツト指数の最小の仮
想レジスタをメモリに割付けることとしてＩＮＴＦグラ
フから当該仮想レジスタを除去する．これをＩＮＴＦグ
ラフがｎ一彩色可能になるまで繰り返す．後者の処理で
は、こうして得られたＩＮＴＦグラフのノード（仮想レ
ジスタ）に対して実レジスタを割当ててゆく．ただし．
（１） ＩＮＴＦグラフのアームで結ばれているノー
ドどおしに同じ実レジスタを割当てない，（２）ＢＩＮ
Ｄグラフのアークで結ばれているノードどおしには同じ
実レジスタを割当てる、という２つの条件を満たすよう
に実レジスタ割当てを行う。
（Ｔ）：Ｔをメモリに割付けた場合の１回のアクセスに
要する時間． ｕ（Ｔ）：Ｔの使用頻度．実行時の使用頻度をコンパイ
ル時に正確に求めることは できないので，次式で近似する． ｎ（σ）：σを囲むループの数 Ｃ ：適当な正の整数 Ω（Ｔ）： Ｔの生存区間長 第６段階（実レジスタ割付け）では，仮想レジスタから
実レジスタ（対象計算機に備わってぃる実際のレジスタ
）への対応づけを行う．実レジスタ割付けは、実レジス
タに割付けるべき仮想レジスタを選択する処理と、選択
された仮想レジスタに具体的に実レジスタを割当てる処
理に分かれる．前者の処理では、実レジスタの個数をｎ
としてＩＮＴＦグラフがｎ一彩色可能かどうかを判定し
，ｎ彩色可能でなければ、プロフィツト指数の最小の仮
想レジスタをメモリに割付けることとしてＩＮＴＦグラ
フから当該仮想レジスタを除去する．これをＩＮＴＦグ
ラフがｎ一彩色可能になるまで繰り返す．後者の処理で
は、こうして得られたＩＮＴＦグラフのノード（仮想レ
ジスタ）に対して実レジスタを割当ててゆく．ただし．
（１） ＩＮＴＦグラフのアームで結ばれているノー
ドどおしに同じ実レジスタを割当てない，（２）ＢＩＮ
Ｄグラフのアークで結ばれているノードどおしには同じ
実レジスタを割当てる、という２つの条件を満たすよう
に実レジスタ割当てを行う。
第６図のＩＮＴＦグラフに対して具体的に実レジスタ割
付けを行ってみる．このＩＮＴＦグラフは３一彩色可能
で、２一彩色不可能であるから、実レジスタ数が３以上
の場合は、全ての仮想レジスタに実レジスタを割当てる
ことが可能である。
付けを行ってみる．このＩＮＴＦグラフは３一彩色可能
で、２一彩色不可能であるから、実レジスタ数が３以上
の場合は、全ての仮想レジスタに実レジスタを割当てる
ことが可能である。
第５図のＢＩＮＤグラフを考慮して、実レジスタ数３以
上の場合の実際の割当て例を示せば次のようになる． 仮想レジスタＡ，Ｔ．Ｘ，Ｚに対しては実レジスタＲｌ
を．Ｃ，Ｙｚに対してはＲ２をＢ，Ｙ．に対してはＲδ
を割当てる．その結果、第３図の原始プログラムに対す
る目的プログラムは次のようになる． ＡＤＤ Ｒｚ， ＲＬ − ’１’←Ａ十Ｃ ；
Ｘ←１゛Ｃ Ｍ Ｐ ＃ Ｏ ｅ Ｒ ａ・・・
Ｙ＝Ｏか，ＢＮＥ Ｌ ＭＯＶ Ｒｌ，Ｒａ ・” Ｂ←ＸＬ ： Ｍ
Ｏ Ｖ Ｒ ｓ ｐ Ｒ ｘ ・・・Ｙ ”− Ｘ
冨Ｚ ←’１・・・ この時点でＢはＲ８ に、ＹはＲｚに％Ｚ はＲｉに格納されて いる． 〔発明の効果〕 本発明によれば，コンパイラのレジスタ割付けを、対象
計算機のレジスタ・アーキテクチャに依存する部分と依
存しない部分とに明確に分離することができ，かつ依存
する部分を実レジスタ割付けの中にのみ閉じ込めること
ができるので、従来方式に比べ、機種非依存性を著しく
向上させることができ，これによって、複数の計算機に
コンパイラを実現する場合の作成労力を軽減させつる効
果がある．さらに、レジスタ割付けに原始プログラムの
特性を反映した定量的な尺度を導入できるので効率のよ
いレジスタ割付けが可能となり，これによって目的プロ
グラムの実行効率を従来方式に比べ大幅に向上させるこ
とができる。
上の場合の実際の割当て例を示せば次のようになる． 仮想レジスタＡ，Ｔ．Ｘ，Ｚに対しては実レジスタＲｌ
を．Ｃ，Ｙｚに対してはＲ２をＢ，Ｙ．に対してはＲδ
を割当てる．その結果、第３図の原始プログラムに対す
る目的プログラムは次のようになる． ＡＤＤ Ｒｚ， ＲＬ − ’１’←Ａ十Ｃ ；
Ｘ←１゛Ｃ Ｍ Ｐ ＃ Ｏ ｅ Ｒ ａ・・・
Ｙ＝Ｏか，ＢＮＥ Ｌ ＭＯＶ Ｒｌ，Ｒａ ・” Ｂ←ＸＬ ： Ｍ
Ｏ Ｖ Ｒ ｓ ｐ Ｒ ｘ ・・・Ｙ ”− Ｘ
冨Ｚ ←’１・・・ この時点でＢはＲ８ に、ＹはＲｚに％Ｚ はＲｉに格納されて いる． 〔発明の効果〕 本発明によれば，コンパイラのレジスタ割付けを、対象
計算機のレジスタ・アーキテクチャに依存する部分と依
存しない部分とに明確に分離することができ，かつ依存
する部分を実レジスタ割付けの中にのみ閉じ込めること
ができるので、従来方式に比べ、機種非依存性を著しく
向上させることができ，これによって、複数の計算機に
コンパイラを実現する場合の作成労力を軽減させつる効
果がある．さらに、レジスタ割付けに原始プログラムの
特性を反映した定量的な尺度を導入できるので効率のよ
いレジスタ割付けが可能となり，これによって目的プロ
グラムの実行効率を従来方式に比べ大幅に向上させるこ
とができる。
第１図は、本発明の１実施例としてのコンパイラにおけ
るレジスタ割付け処理方法の説明図、第２図は本発明が
適用されるコンパイラの処理構成図，第３図は原始プロ
グラムの一例を示す図，第４図は第３図の中間表現なら
びに仮想レジスタ割付け状況を示す説明図，第５図は第
４図に対するＢＩＮＤグラフ（仮想レジスタ結合可能性
グラフ）を示す図、第６図は第４図に対するＩＮＴＦグ
ラフ（仮想レジスタ干渉関係グラフ）を示す図である． １・・・木形式中間表現におけるノード、２・・・仮想
レジスタ、３・・・結合可能の関係を表すアーク、４・
・・干渉関係を表すアーク． 蕗 図 葛 図 Ｘ：二Ａｒｃ； ＩＦ Ｙ二０ 丁ＨＥＮ Ｂ：二Ｘ ゜ノ ’Ｙ’．＝Ｘ； ２：二Ａ十〇） 纂 図 イ及杷しジヌタ 第２ 図 Ｖ ■ Ｚ δ 図 Ａ Ｃ 寸梗開孫
るレジスタ割付け処理方法の説明図、第２図は本発明が
適用されるコンパイラの処理構成図，第３図は原始プロ
グラムの一例を示す図，第４図は第３図の中間表現なら
びに仮想レジスタ割付け状況を示す説明図，第５図は第
４図に対するＢＩＮＤグラフ（仮想レジスタ結合可能性
グラフ）を示す図、第６図は第４図に対するＩＮＴＦグ
ラフ（仮想レジスタ干渉関係グラフ）を示す図である． １・・・木形式中間表現におけるノード、２・・・仮想
レジスタ、３・・・結合可能の関係を表すアーク、４・
・・干渉関係を表すアーク． 蕗 図 葛 図 Ｘ：二Ａｒｃ； ＩＦ Ｙ二０ 丁ＨＥＮ Ｂ：二Ｘ ゜ノ ’Ｙ’．＝Ｘ； ２：二Ａ十〇） 纂 図 イ及杷しジヌタ 第２ 図 Ｖ ■ Ｚ δ 図 Ａ Ｃ 寸梗開孫
Claims (1)
- 【特許請求の範囲】 １、コンパイラのコード生成処理におけるレジスタ割付
け方式において、特定の対象計算機には依存しない仮想
レジスタの概念を導入し、レジスタ割付けの過程を、原
始プログラムの中間表現中のデータ・アイテムを仮想レ
ジスタに割当てる仮想レジスタ割付けと、仮想レジスタ
を対象計算機の実レジスタに割当てる実レジスタ割付け
とに分離したことを特徴とするレジスタ割付け管理方式
。 ２、任意の２つの仮想レジスタを同一の実レジスタに割
付けられる可能性を表す仮想レジスタ結合可能性の概念
を導入し、結合可能な仮想レジスタを同一実レジスタに
割付けることによつて、実レジスタ間の冗長なデータ転
送を抑止し、もつて目的プログラム効率を向上させるこ
とを特徴とする請求項第１項記載のレジスタ割付け管理
方式。 ３、仮想レジスタのプロフイツト指数、すなわち、各仮
想レジスタに対しそれを実レジスタに割当てることの望
ましさの度合を定量表現した値を、仮想レジスタの生存
区間長、近似的使用頻度、メモリに割付けた場合のアク
セス・コストを含むパラメータを用いて求め、それを用
いて実レジスタに割当てるべき仮想レジスタの選択を定
量的に行えるようにしたことを特徴とする請求項第１項
記載のレジスタ割付け管理方式。 ４、レジスタ割付けを、仮想レジスタ割付け、結合可能
性解析、生存区間解析、干渉解析、プロフイツト指数計
算、実レジスタ割付けの６つの実行ステップで構成し、
これらを順次実行してゆくことにより実現できるように
したことを特徴とする請求項第１項記載のレジスタ割付
け管理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5642389A JPH02236638A (ja) | 1989-03-10 | 1989-03-10 | レジスタ割付け管理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5642389A JPH02236638A (ja) | 1989-03-10 | 1989-03-10 | レジスタ割付け管理方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02236638A true JPH02236638A (ja) | 1990-09-19 |
Family
ID=13026691
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5642389A Pending JPH02236638A (ja) | 1989-03-10 | 1989-03-10 | レジスタ割付け管理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02236638A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04139578A (ja) * | 1990-09-29 | 1992-05-13 | Fujitsu Ltd | ベクトルレジスタ割付方式 |
| JPH05108373A (ja) * | 1991-10-18 | 1993-04-30 | Matsushita Electric Ind Co Ltd | 資源割り付け装置 |
| JP2000284968A (ja) * | 1999-03-31 | 2000-10-13 | Toshiba Corp | コンパイル方法及びコンパイラ装置 |
| JP2002527815A (ja) * | 1998-10-10 | 2002-08-27 | ヴィクトリア・ユニバーシティ・オブ・マンチェスター | プログラムコード変換方法 |
-
1989
- 1989-03-10 JP JP5642389A patent/JPH02236638A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04139578A (ja) * | 1990-09-29 | 1992-05-13 | Fujitsu Ltd | ベクトルレジスタ割付方式 |
| JPH05108373A (ja) * | 1991-10-18 | 1993-04-30 | Matsushita Electric Ind Co Ltd | 資源割り付け装置 |
| JP2002527815A (ja) * | 1998-10-10 | 2002-08-27 | ヴィクトリア・ユニバーシティ・オブ・マンチェスター | プログラムコード変換方法 |
| JP2010198628A (ja) * | 1998-10-10 | 2010-09-09 | Internatl Business Mach Corp <Ibm> | プログラムコード変換方法 |
| JP2010198629A (ja) * | 1998-10-10 | 2010-09-09 | Internatl Business Mach Corp <Ibm> | プログラムコード変換方法 |
| JP2010211816A (ja) * | 1998-10-10 | 2010-09-24 | Internatl Business Mach Corp <Ibm> | プログラムコード変換方法 |
| JP2010225162A (ja) * | 1998-10-10 | 2010-10-07 | Internatl Business Mach Corp <Ibm> | プログラムコード変換方法 |
| US8006237B2 (en) | 1998-10-10 | 2011-08-23 | International Business Machines Corporation | Program code conversion |
| US8037461B2 (en) | 1998-10-10 | 2011-10-11 | International Business Machines Corporation | Program code conversion |
| JP2000284968A (ja) * | 1999-03-31 | 2000-10-13 | Toshiba Corp | コンパイル方法及びコンパイラ装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6173444B1 (en) | Optimizing compilation of pointer variables in the presence of indirect function calls | |
| EP0533813B1 (en) | Method for representing scalar data dependencies for an optimizing compiler | |
| US5889999A (en) | Method and apparatus for sequencing computer instruction execution in a data processing system | |
| US5966539A (en) | Link time optimization with translation to intermediate program and following optimization techniques including program analysis code motion live variable set generation order analysis, dead code elimination and load invariant analysis | |
| JP3311462B2 (ja) | コンパイル処理装置 | |
| Rauchwerger et al. | Run-time methods for parallelizing partially parallel loops | |
| US6381739B1 (en) | Method and apparatus for hierarchical restructuring of computer code | |
| US6922829B2 (en) | Method of generating profile-optimized code | |
| US6072952A (en) | Method and apparatus for coalescing variables | |
| JP2500079B2 (ja) | プログラムの最適化方法及びコンパイラ・システム | |
| JP3299611B2 (ja) | 資源割付装置 | |
| Chiodo | Synthesis of software programs for embedded control applications | |
| JPH0776927B2 (ja) | コンパイル方法 | |
| JPH0814817B2 (ja) | 自動ベクトル化方法 | |
| JPH03172936A (ja) | 手順間レジスタ割付けを伴うコンピュータプログラムのコンパイル方法及び装置 | |
| US6117185A (en) | Skip list data storage during compilation | |
| JPH02217926A (ja) | コード生成方法 | |
| US20040243982A1 (en) | Data-flow method for optimizing exception-handling instructions in programs | |
| US5923883A (en) | Optimization apparatus which removes transfer instructions by a global analysis of equivalence relations | |
| US6009273A (en) | Method for conversion of a variable argument routine to a fixed argument routine | |
| JP2015143939A (ja) | コンパイルプログラム、コンパイル方法およびコンパイル装置 | |
| Fahringer et al. | Advanced symbolic analysis for compilers: new techniques and algorithms for symbolic program analysis and optimization | |
| JPH02236638A (ja) | レジスタ割付け管理方式 | |
| Sălcianu | Pointer analysis and its applications for Java programs | |
| JP3318051B2 (ja) | 翻訳処理方法 |