JPH02235343A - Hetero junction bipolar transistor and its manufacture - Google Patents

Hetero junction bipolar transistor and its manufacture

Info

Publication number
JPH02235343A
JPH02235343A JP5684989A JP5684989A JPH02235343A JP H02235343 A JPH02235343 A JP H02235343A JP 5684989 A JP5684989 A JP 5684989A JP 5684989 A JP5684989 A JP 5684989A JP H02235343 A JPH02235343 A JP H02235343A
Authority
JP
Japan
Prior art keywords
emitter
mask
base
electrode
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5684989A
Other languages
Japanese (ja)
Inventor
Masaki Inada
稲田 雅紀
Akira Tatsuji
龍治 彰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP5684989A priority Critical patent/JPH02235343A/en
Priority to EP19900302391 priority patent/EP0387010A3/en
Publication of JPH02235343A publication Critical patent/JPH02235343A/en
Pending legal-status Critical Current

Links

Landscapes

  • Bipolar Transistors (AREA)

Abstract

PURPOSE:To reduce base resistance and capacitance by providing a mesa type emitter and arranging a surface protecting layer epitaxially formed in the vicinity of an exposed emitter-base junction. CONSTITUTION:On a multilayer structure material, an emitter mask 8 composed of SiOx is formed; by etching wherein said mask 8 used as a mask, a base layer 4 is exposed, and an emitter mesa 7 is formed. This is used as a mask, and undoped GaAs (u-GaAs) 14 is formed from the oblique direction 15 by MBE. By anisotropic dry etching, wherein CHF3 gas is used, from the upper direction 16, the u-GaAs formed in an outside base region is eliminated so as to leave the surface protecting film 14 of u-GaAs formed just under the mask 8. By self-alignment method, the mask 8 is converted to an emitter electrode 11, and further a base electrode 12 is formed to be adjacent to a mesa 7. By etching wherein the electrode 11 is used as a mask, the outside u-GaAs is eliminated while the u-GaAs just under the electrode 11 is left, and a structure in which the electrode 12 is formed to be adjacent to the mesa 7 is formed.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、超高速・超高周波デバイスとして有望なヘテ
ロ接合バイポーラトランジスタ(HBT)およびその製
造方法に関するものである.従来の技術 HBTの高速・高周波特性を向上させるためには,電流
利得遮断周波敗f,,最大発振周波数f.を大きくする
ことが重要である. 【.は近僚的に、 と表わされる.ここで、R,はベース抵抗、Cbcはベ
ース・コレクタ間容量である。fmを大きくするために
は、(13弐からわかるように、Rhを小さくすること
が!l題の一つである. Rbはエミッタメサの両側にベース電極を設けた構造で
は、 12       Ls    2         
 Leと表わされる.ここで、R3はベースのシート抵
抗、L6はエミッタの長さ、26はエミッタの巾、l.
,はエミッタメサとベース電極との距離、ρ.はベース
電極のコンタクト抵抗率である.HBTでは、ベースを
高ドーピングにできるためR,は小さくなり、また、高
速・高周波デバイスではl.を十分に小さくするため、
(2)式の第1項は十分に小さ《なるが、通常のフォト
リソグラフィーを用いる方法では、I!.ahを小さく
できないため第2項が太き《なる.これを解決するため
、?種の自己整合技術が開発され、!■をサブミクロン
のオーダで小さくし第2項を小さくできる技術が開発さ
れている.例えば、第2図はその一例である(例えば、
特願昭61−193294号).この製法では、基Fi
.lの上に、コレクタコンタクトを形成するための高ド
ーブの半導体層2、コレクタを形成するための半導体層
3、ベースを形成するための高ドーブの半導体層4、エ
ミンタを形成するための半導体層5、エミッタコンタク
トを形成するための高ドープの半導体層6からなる多層
構造材料(第2図(a))の上に、エミノタとなる部分
にエミッタマスク8を形成し、これをマスクとして湿式
エッチングを行ってエミッタメサを形成しベース層4を
露出すると、湿式エッチングによるアンダーカットのた
め、マスク8がエミッタメサ7をパラソル状に覆った構
造が形成される(第2図俤)).このあと、試料の表面
をフォトレジスト9で覆って平坦化し(第2図(C))
、ドライエッチングによりマスク8の頭部を露出し(第
2図(dl)、マスク8を選択的に除去してエミッタコ
ンククト層6aの上面の露出した開札部10を形成し(
第2図(e))、その部分に蒸着とリフトオフによりエ
ミッタ電極11を形成する(第2図(f)),ついで、
エミッタ電極11をマスクとして蒸着によりベース電極
l2をエミッタメサ7に近接して自己整合で形成する(
第2図(自)).この方法では、エミッタ電極11がエ
ミッタメサ7をパラソル状に覆うため、ベース・電極l
2がエミッタメサ7にサブミクロンのオーダで近接して
形成される.この製造方法では、自己整合でエミッタ電
極l1が形成されるため、l0を十分に小さくでき、か
つ、前述したように!.,をサブミクロンのオーダで小
さくできるので、(2)式の第1項と第2項を十分に小
さ《し、R,を小さくできるメリットを有する。
DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention relates to a heterojunction bipolar transistor (HBT), which is promising as an ultra-high speed and ultra-high frequency device, and a method for manufacturing the same. Conventional technology In order to improve the high-speed and high-frequency characteristics of HBT, current gain cutoff frequency f, maximum oscillation frequency f. It is important to increase the [. is expressed concomitantly as . Here, R is a base resistance, and Cbc is a base-collector capacitance. In order to increase fm (as seen from 132), one of the issues is to decrease Rh. In a structure where base electrodes are provided on both sides of the emitter mesa, Rb is 12 Ls 2
It is expressed as Le. Here, R3 is the sheet resistance of the base, L6 is the length of the emitter, 26 is the width of the emitter, and l.
, is the distance between the emitter mesa and the base electrode, and ρ. is the contact resistivity of the base electrode. In HBT, the base can be highly doped, so R is small, and in high speed/high frequency devices, l. In order to make it small enough,
The first term in equation (2) is sufficiently small (I!), but in the method using normal photolithography, I! .. Since ah cannot be made small, the second term becomes thick. To solve this? Seed self-alignment technology has been developed! A technology has been developed that can reduce (2) to the order of submicrons and reduce the second term. For example, Figure 2 is an example (for example,
(Patent Application No. 193294/1982). In this manufacturing method, the base Fi
.. 1, a highly doped semiconductor layer 2 for forming a collector contact, a semiconductor layer 3 for forming a collector, a highly doped semiconductor layer 4 for forming a base, and a semiconductor layer for forming an emitter. 5. An emitter mask 8 is formed on the part that will become the emitter on the multilayer structure material (FIG. 2(a)) consisting of the highly doped semiconductor layer 6 for forming the emitter contact, and wet etching is performed using this as a mask. When the emitter mesa is formed and the base layer 4 is exposed, a structure is formed in which the mask 8 covers the emitter mesa 7 like a parasol due to the undercut caused by wet etching (Fig. 2)). After that, the surface of the sample is covered with photoresist 9 and flattened (Fig. 2 (C)).
, the top of the mask 8 is exposed by dry etching (FIG. 2(dl)), and the mask 8 is selectively removed to form the opening part 10 where the upper surface of the emitter contact layer 6a is exposed (
FIG. 2(e)), the emitter electrode 11 is formed in that part by vapor deposition and lift-off (FIG. 2(f)), and then,
Using the emitter electrode 11 as a mask, the base electrode l2 is formed by vapor deposition in the vicinity of the emitter mesa 7 in a self-aligned manner (
Figure 2 (auto)). In this method, since the emitter electrode 11 covers the emitter mesa 7 like a parasol, the base electrode l
2 is formed close to the emitter mesa 7 on the order of submicrons. In this manufacturing method, since the emitter electrode l1 is formed by self-alignment, l0 can be made sufficiently small, and as mentioned above! .. , can be made small on the order of submicrons, so there is an advantage that the first and second terms of equation (2) can be made sufficiently small and R can be made small.

発明が解決しようとする課題 しかしながら、湿式エッチングにより、エミンタ・ベー
ス接合部13が表面に露出するため、露出したその接合
の周辺部の表面再結合の増加によりベース電流!わが増
加し、次式、 β=                      ・
・・・・・(3)Ib で表わされる電流増幅率βが低下するという問題点があ
った. 課題を解決するための手段 上記課題を解決するために、本発明のHBTは、露出し
たエミッタ・ベース接合部の近傍にエピタキシー形成し
た表面保護膜を付与した構造を有する.この構造を次の
製造方法で実現する。エミノタメサをパラソル状に覆っ
たエミッタマスクをマスクとして、表面保護膜をエピタ
キシー形成し、ついで、上方向からエミッタマスクをマ
スクとして異方性のドライエッチングを行うことにより
、エミッタマスクの直下の領域にエピタキシー形成され
た表面保護膜をそのままにして、この領域の外側のベー
ス領域にエピタキシー形成された表面保護膜を除去する
.ついで、従来の自己整合法を用いて、エミッタマスク
をエミッタ電極に転換し、ベース電極をエミッタメサに
近接して形成する.作用 本発明のHBTの構造では、露出したエミッタ・ベース
接合部の近傍がエピタキシー形成された表面保護膜で覆
われているため、この領域の表面再結合中心の原因とな
る表面ダングリンドポンドが表面保護膜と結合し、再結
合中心の数が減少する.このため、再結合電流が減少し
、微小サイズのHBTでもβが低下しない.また、これ
に加えて、ベース電極がエミッタメサにサブミクロンの
オーダで近接することができるので、ベース抵抗を小さ
くすることもできる。さらに、エミッタ電極が自己整合
で形成されるため、微細なHBTでも作製できるので容
量を低減し高速・高周波特性の向上ができるというメリ
ットを有している.また、本発明の製造方法においては
、エミッタマスクがパラソル状にエミッタメサを覆って
いるので、表面保護膜をエピタキシー形成したのち、上
方向からのドライエッチングにより、表面再結合の最も
大きいエミッタ・ベース接合部の近傍だけに表面保護膜
を残して、他の部分のエピタキシー形成した表面保護膜
を効果的に除去することができる. 実施例 以下本発明の一実施例について、図面を用いて、詳細に
説明する. まず、従来法を用いてAlGaAs−GaAs系材料か
らなる第2図(a)の多層構造材料の上に、エミッタと
なる部分にS ioxからなるエミッタマスク8を形成
し、これをマスクとして、H,So4−H202−H2
0系のエッチャントを用いてエノチングしベース層4を
露出してエミッタメサ7を形成する.これにより、エミ
ッタメサ7の上にSiOxエミッタマスクがパラソル状
に覆った第2図■》の構造を形成する.ついで、エミッ
タマスク8をマスクとして、分子線エピタキシー(MB
E)により、第1図(a)のように斜め方向l5から、
非ドープのGaAs (u−GaAs)l4を200人
程度の厚さにエピタキシー形成する.ついで、上方向1
6からCHF,ガスを用いた異方性のドライエッチング
を行い、エミッタマスク8の直下の領域に形成されたy
−GaAsの表面保護膜l4を残して、この外側のベー
ス領域に形成されたu−GaAsを除去する(第1図(
ハ)).ついで、従来の自己整合法である第2図(C)
ないし(噂のプロセスを用いて、エミッタマスク8をエ
ミッタ電極11に転換し、さらにベース電極12をエミ
ッタメサ7に近接して形成し第1図(C)の構造を形成
する. また、次のようにして第1図(C)の構造を形成できる
。第1図(a)のプロセスの後、第2図(C)ないし(
f)のプロセスを用いてエミッタマスク8をエミッタ電
極11に転換したのち、エミッタ電極l1をマスクとし
てCHF8ガスを用いた異方性のドライエッチングによ
り、エミッタ電極2の直下の領域にあるu−C;aAs
を残して、その外側のべ一ス碩域にあるu−GaAsを
除去し、ついで、第2図(自)のプロセスを用いてベー
ス電極l2をエミッタメサ7に近接して形成し第1図(
C)の構造を形成する. また、次のようにして第1図(C)の構造を形成するこ
ともできる.エミッタマスクBをマスクとしてドライエ
ノチングを行ったあと、エミッタマスク8をマスクとし
て蒸着によりベース電極l2をエミッタメサに近接して
形成し、ついで第2図(C)ないし(f)のプロセスに
よりエミンタマスク8をエミッタ電極l1に転換し、第
1図(C)の構造を形成する. 実施例では、n−Alo.z Gao,t Asエミッ
タ、P” −GaAsベースの表面保護膜としてu−G
aAsを用いている゜が、GaAsと同じ■一V族材料
である非ドープのu  Al!GaAsやその他の■−
v族材料を用いることができることは勿論のことである
。また、St,Geなどの■族材料も■−■族材料への
エピタキシーが可能であるから用いることができる.要
するに、エミッタ,ベース材料の表面に露出したダング
リングボンドをエピタキシー形成により除去できればよ
い.また、実施例では、HBT材料として Aj!GaAs−GaAs系の材料を用いているが、他
の系の材料からなるHBTでも本発明の構造および製造
方法を適用できることは勿論のことであまた、実施例で
は、エミッタマスクとしてSiOxを用いているが、S
INxやその他の材料であっても、エミノタコンタクト
層と反応せず、フォトレジストに対して選択的に除去で
きる材料であれば種々のものを用いることができる。
Problems to be Solved by the Invention However, wet etching exposes the eminter-base junction 13 to the surface, which increases the base current due to increased surface recombination around the exposed junction. I increase, the following formula, β= ・
(3) There was a problem in that the current amplification factor β, represented by Ib, decreased. Means for Solving the Problems In order to solve the above problems, the HBT of the present invention has a structure in which a surface protective film is epitaxially formed in the vicinity of the exposed emitter-base junction. This structure is realized by the following manufacturing method. Using an emitter mask covering the eminota mesa like a parasol as a mask, a surface protective film is formed by epitaxy, and then anisotropic dry etching is performed from above using the emitter mask as a mask to form an epitaxy layer in the area directly under the emitter mask. The surface protective film formed by epitaxy on the base region outside this region is removed while leaving the formed surface protective film as it is. The emitter mask is then converted to an emitter electrode and the base electrode is formed proximate to the emitter mesa using conventional self-alignment methods. Function: In the HBT structure of the present invention, the vicinity of the exposed emitter-base junction is covered with an epitaxy-formed surface protective film, so surface dangling ponds that cause surface recombination centers in this region are removed from the surface. It combines with the protective film and reduces the number of recombination centers. For this reason, the recombination current decreases and β does not decrease even in a micro-sized HBT. In addition, since the base electrode can be close to the emitter mesa on the order of submicrons, the base resistance can also be reduced. Furthermore, since the emitter electrode is formed by self-alignment, even a fine HBT can be manufactured, which has the advantage of reducing capacitance and improving high-speed and high-frequency characteristics. In addition, in the manufacturing method of the present invention, since the emitter mask covers the emitter mesa in a parasol shape, after forming the surface protective film by epitaxy, dry etching is performed from above to form the emitter-base junction where surface recombination is greatest. It is possible to effectively remove the epitaxially formed surface protective film from other parts, leaving the surface protective film only in the vicinity of the area. EXAMPLE Hereinafter, an example of the present invention will be described in detail with reference to the drawings. First, using a conventional method, an emitter mask 8 made of Siox is formed on the part that will become the emitter on the multilayer structure material shown in FIG. , So4-H202-H2
The emitter mesa 7 is formed by etching using a 0-based etchant to expose the base layer 4. As a result, the structure shown in Figure 2 (2) is formed in which the emitter mesa 7 is covered with a SiOx emitter mask in a parasol shape. Next, molecular beam epitaxy (MB) is performed using the emitter mask 8 as a mask.
E), from the diagonal direction l5 as shown in FIG. 1(a),
Undoped GaAs (u-GaAs) l4 is epitaxially formed to a thickness of about 200 mm. Then, upward direction 1
From 6 onwards, anisotropic dry etching using CHF gas is performed to form a y
-The u-GaAs formed on the outer base region is removed, leaving the GaAs surface protection film l4 (see Fig. 1 (
c)). Next, Figure 2 (C), which is the conventional self-alignment method,
(Using the rumored process, the emitter mask 8 is converted into an emitter electrode 11, and the base electrode 12 is further formed close to the emitter mesa 7 to form the structure shown in FIG. 1(C). After the process of FIG. 1(a), the structure of FIG. 2(C) to (
After converting the emitter mask 8 into the emitter electrode 11 using the process of f), the u-C in the area directly under the emitter electrode 2 is removed by anisotropic dry etching using CHF8 gas using the emitter electrode l1 as a mask. ;aAs
, and remove the u-GaAs in the outer base area, and then form the base electrode l2 close to the emitter mesa 7 using the process shown in FIG.
Form the structure of C). Furthermore, the structure shown in FIG. 1(C) can also be formed as follows. After performing dry etching using the emitter mask B as a mask, a base electrode 12 is formed by vapor deposition using the emitter mask 8 as a mask, and then the emitter mask 8 is formed in the vicinity of the emitter mesa by the processes shown in FIGS. 2(C) to 2(f). is converted into an emitter electrode l1 to form the structure shown in FIG. 1(C). In the example, n-Alo. z Gao,t As emitter, P''-U-G as GaAs-based surface protection film
゜Using aAs is the same as GaAs ■Undoped uAl which is a 1V group material! GaAs and other ■−
Of course, V group materials can be used. In addition, Group 1 materials such as St and Ge can also be used since they can be epitaxed to Group 2-- Group materials. In short, it is sufficient if the dangling bonds exposed on the surfaces of the emitter and base materials can be removed by epitaxy. In addition, in the examples, Aj! is used as the HBT material. Although a GaAs-GaAs material is used, it goes without saying that the structure and manufacturing method of the present invention can be applied to HBTs made of other materials, and in the examples, SiOx is used as the emitter mask. But, S
Various materials such as INx or other materials can be used as long as they do not react with the emitter contact layer and can be selectively removed with respect to the photoresist.

また、実施例では表面保護膜の形成法として、MBHに
より斜め方向から成長する方法を用いているが、これは
MBEでは異方性の成長が行われるためである.異方性
のないエピタキシー成長法を用いることもでき、その場
合にはMBHの場合と違って斜め方向からエピタキシー
を行う必要はない. 発明の効果 本発明のHBTの構造では、エミッタメサの周辺部の露
出したエミッタ・ベース結合の近傍がエピタキシー形成
した表面保護膜で覆われているため、表面再結合を抑制
することができる。このため、微小サイズのエミッタメ
サを有するHBTにおける表面再結合による電流増幅率
βの低下を防止することができる。また、エミノタ電極
を自己整合で形成することができるので撓めて微小なH
BTでも作製可能であるため、容量の低減が可能であり
、この面からもHBTの高速・高周波特性の向上に有利
である.また、ベース電極をエミッタにサブミクロンの
オーダで近接して形成できるため、ベース抵抗の低減も
可能であり、HBI’の高速・高周波特性の向上にこの
面からも有利な構造である。
Furthermore, in the examples, a method of growing obliquely using MBH is used as a method for forming the surface protective film, but this is because MBE causes anisotropic growth. It is also possible to use an epitaxy growth method without anisotropy, and in that case, unlike the case of MBH, it is not necessary to perform epitaxy from an oblique direction. Effects of the Invention In the HBT structure of the present invention, the vicinity of the exposed emitter-base bond at the periphery of the emitter mesa is covered with a surface protective film formed by epitaxy, so surface recombination can be suppressed. Therefore, it is possible to prevent the current amplification factor β from decreasing due to surface recombination in an HBT having a micro-sized emitter mesa. In addition, since the eminota electrode can be formed by self-alignment, it can be bent to create a minute H
Since it can also be manufactured using BT, it is possible to reduce the capacity, and from this point of view it is also advantageous for improving the high-speed and high-frequency characteristics of HBT. Furthermore, since the base electrode can be formed close to the emitter on the order of submicrons, it is possible to reduce the base resistance, and this structure is also advantageous in improving the high-speed and high-frequency characteristics of the HBI'.

本発明の製造方法では、エミンタメサと高温でも反応し
ないエミッタマスクを用いるため、高温で表面保!!#
をエピタキシー形成することができ、かつ、エミッタマ
スクがパラソル状にエミンタメサを覆っているため、ド
ライエノチングにより、表面保護膜を表面再結合の最も
大きい部分にのみ形成できる.また、このパラソル状マ
スクまたはそれより転喚して形成したエミッタ電極を用
いてベース電極をエミノクメサに近接して形成できるた
め、ベース抵抗の顕著な低減もできる.また、エミノタ
電極が自己整合で形成できるため、HBTを微細化し容
量を低濾することができる。
The manufacturing method of the present invention uses an emitter mask that does not react with the eminta mesa even at high temperatures, so the surface can be maintained even at high temperatures. ! #
can be formed by epitaxy, and since the emitter mask covers the emitter mesa like a parasol, the surface protective film can be formed only on the areas where surface recombination is greatest by dry enoching. Furthermore, since the base electrode can be formed close to the eminomesa using this parasol-like mask or an emitter electrode formed by converting it, the base resistance can be significantly reduced. Furthermore, since the emitter electrode can be formed by self-alignment, the HBT can be made finer and the capacitance can be lowered.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明のHBTの製造方法および構造を示す断
面図、第2図は従来の製造方法および構造を示す断面図
である. l・・・・・・半絶縁性のGaAs基板、2・・・・・
・コレクタコンタクトを形成するためのn” −GaA
s,3・・・・・・コレクタを形成するためのn− −
G a A s ,4・・・・・・ベースを形成するた
めのP’ −GaAs、5・・・・・・エミッタを形成
するためのn  Alm.3 Gaa.,As,5a・
’・”’5のエミッタ領域、6・・・・・・エミンタコ
ンタクトを形成するためのn”−GaAs,6a・・・
・・・6のエミッタコンタクト領域、7・・・・・・エ
ミッタメサ、8・・・・・・SiOχエミッタマスク、
9・・・・・・フォトレジスト、lO・・・・・・6a
の上面の露出した開孔部、11・・・・・・エミノタ電
極、12・・・・・・ベース電極、・13・・・・・・
露出したエミッタ・ベース接合部、l4・・・・・・U
 −GaAs表面保護膜、l5・・・・・・分子線エピ
タキシ、l6・・・・・・ドライエッチング.第 1 
図 j5 / / 5:)” 14 、〜4 ゝ〜3 =二二二二=二2 \{ 私14 一==子 H−−’ftfk’r’l(suAsLM反2−n”−
GaAsxQ夕vンq*Li3−.n−CmA5フ一ク
91 +−P”−θA5N−ズ畳 SL−n−4L.zQaa.7.’Isエミ−,94x
収k−Jl’Q久A5Lb)4jyダ7)447−−L
ミ・j4ゾプ 9−−SiOxエミQタマス2 l−・エし:9tル f2・−・〜−ズ電石& 13−1二ぐ.l9へ゜一又七Faレヤ+4−u−hA
x人k保L<#< 15−−−ら・各^梨エピク〜 IC−・−kラ{L−ノキンゲ ■=# d (ク
FIG. 1 is a sectional view showing the manufacturing method and structure of the HBT of the present invention, and FIG. 2 is a sectional view showing the conventional manufacturing method and structure. l... Semi-insulating GaAs substrate, 2...
・n”-GaA for forming collector contact
s, 3...n-- for forming a collector
GaAs, 4...P'-GaAs for forming the base, 5...n Alm. for forming the emitter. 3 Gaa. ,As,5a・
'・'''5 emitter region, 6... n''-GaAs for forming emitter contact, 6a...
... 6 emitter contact region, 7 ... emitter mesa, 8 ... SiOx emitter mask,
9...Photoresist, lO...6a
Exposed opening on the top surface, 11...Eminota electrode, 12...Base electrode, 13...
Exposed emitter-base junction, l4...U
-GaAs surface protective film, l5...molecular beam epitaxy, l6...dry etching. 1st
Figure j5 / / 5:)" 14 , ~4 ゝ~3 = 2222 = 22 \{ I14 1 = = child H--'ftfk'r'l (suAsLM anti-2-n"-
GaAsxQ*Li3-. n-CmA5 hook 91 +-P''-θA5N-Z tatami SL-n-4L.zQaa.7.'Is Emmy-, 94x
Collection k-Jl'Qkyu A5Lb) 4jy da 7) 447--L
Mi・j4zop 9--SiOx Emi Q Tamasu 2 l-・Eshi: 9t Le f2・-・~-zu Denseki & 13-1 Nigu. To l9゜1 or 7 Fa layer +4-u-hA
x person kho L<#< 15--ra・each ^ pear epic ~ IC-・-k la {L-nokinge■=# d (ku

Claims (10)

【特許請求の範囲】[Claims] (1)コレクタ、ベース、エミッタをこの順に基板上に
有するヘテロ接合バイポーラトランジスタにおいて、メ
サ型のエミッタを有し、かつ、露出したエミッタ・ベー
ス接合の近傍にエピタキシー形成した表面保護膜を有す
ることを特徴とするヘテロ接合バイポーラトランジスタ
(1) A heterojunction bipolar transistor having a collector, a base, and an emitter in this order on a substrate has a mesa-type emitter and a surface protective film formed by epitaxy near the exposed emitter-base junction. Characteristics of heterojunction bipolar transistors.
(2)エミッタメサをパラソル状に覆ったエミッタ電極
を有することを特徴とする請求項(1)記載のヘテロ接
合バイポーラトランジスタ。
(2) The heterojunction bipolar transistor according to claim (1), further comprising an emitter electrode covering the emitter mesa in a parasol shape.
(3)エミッタ電極の直下のベース領域に隣接してベー
ス電極を有することを特徴とする請求項(2)記載のヘ
テロ接合バイポーラトランジスタ。
(3) The heterojunction bipolar transistor according to claim (2), further comprising a base electrode adjacent to the base region directly under the emitter electrode.
(4)コレクタ、ベース、エミッタを形成するための半
導体層をこの順序で基板上に有するヘテロ接合バイポー
ラトランジスタを作製するための多層構造材料の上に、
エミッタとなる部分に形成したエミッタマスクを用いて
エッチングし、前記エミッタマスクがパラソル状に上面
を覆ったエミッタメサを形成し、かつ、ベースを形成す
るための半導体層を露出する工程1と、前記エミッタマ
スクをマスクとして用いて、露出したエミッタとベース
の表面に表面保護膜をエピタキシー形成する工程2と、
前記エミッタマスクをマスクとして上方からドライエッ
チングして前記エミッタマスク直下のベース領域の外側
のベース領域の上にエピタキシー形成された前記表面保
護膜を除去する工程3とを有することを特徴とするヘテ
ロ接合バイポーラトランジスタの製造方法。
(4) On a multilayer structure material for producing a heterojunction bipolar transistor having semiconductor layers for forming a collector, a base, and an emitter in this order on a substrate,
Step 1 of etching using an emitter mask formed on a portion that will become an emitter, forming an emitter mesa whose upper surface is covered with the emitter mask in a parasol shape, and exposing a semiconductor layer for forming a base; Step 2 of epitaxially forming a surface protective film on the exposed surfaces of the emitter and base using the mask as a mask;
step 3 of dry etching from above using the emitter mask as a mask to remove the surface protective film epitaxially formed on the base region outside the base region directly under the emitter mask. A method of manufacturing bipolar transistors.
(5)工程3の後、試料の表面をフォトレジストで覆っ
て平坦化し、ドライエッチングにより前記エミッタマス
クの頭部を露出したのち、前記エミッタマスクを選択的
に除去してエミッタメサの上面の露出した開孔部を形成
し、その部分にエミッタ電極を蒸着とリフトオフにより
形成する工程4を有することを特徴とする請求項(4)
記載のヘテロ接合バイポーラトランジスタの製造方法。
(5) After step 3, the surface of the sample was covered with photoresist and planarized, and the top of the emitter mask was exposed by dry etching, and then the emitter mask was selectively removed to expose the top surface of the emitter mesa. Claim (4) characterized by comprising a step 4 of forming an opening and forming an emitter electrode in the opening by vapor deposition and lift-off.
A method of manufacturing the described heterojunction bipolar transistor.
(6)工程4ののち、エミッタ電極をマスクとして蒸着
により、エミッタ電極直下のベース領域に隣接してベー
ス電極を形成する工程5を有することを特徴とする請求
項(5)記載のヘテロ接合バイポーラトランジスタの製
造方法。
(6) After step 4, the heterojunction bipolar according to claim 5, further comprising step 5 of forming a base electrode adjacent to the base region directly under the emitter electrode by vapor deposition using the emitter electrode as a mask. Method of manufacturing transistors.
(7)工程3の後、エミッタマスクをマスクとして用い
て蒸着により、エミッタマスク直下のベース領域に隣接
してベース電極を形成する工程6を有することを特徴と
する請求項(4)記載のヘテロ接合バイポーラトランジ
スタの製造方法。
(7) After step 3, the method further comprises step 6 of forming a base electrode adjacent to the base region directly under the emitter mask by vapor deposition using the emitter mask as a mask. A method for manufacturing a junction bipolar transistor.
(8)工程6の後、試料の表面をフォトレジストで覆っ
て平坦化し、ドライエッチングにより前記エミッタマス
クの頭部を露出したのち、前記エミッタマスクを選択的
に除去してエミッタメサの上面の露出した開孔部を形成
し、その部分にエミッタ電極を蒸着とリフトオフにより
形成する工程を有することを特徴とする請求項(7)記
載のヘテロ接合バイポーラトランジスタの製造方法。
(8) After step 6, the surface of the sample was covered with photoresist and planarized, and the top of the emitter mask was exposed by dry etching, and then the emitter mask was selectively removed to expose the top surface of the emitter mesa. 8. The method of manufacturing a heterojunction bipolar transistor according to claim 7, further comprising the steps of forming an opening and forming an emitter electrode in the opening by vapor deposition and lift-off.
(9)コレクタ、ベース、エミッタを形成するための半
導体材料層をこの順序で基板上に有するヘテロ接合バイ
ポーラトランジスタを作製するための多層構造材料の上
に、エミッタとなる部分に形成したマスク(エミッタマ
スク)を用いてエッチングしてエミッタメサを形成し、
かつ、ベースを形成するための半導体層を露出する工程
と、前記エミッタマスクをマスクとして用いて、露出し
たエミッタとベースの表面に表面保護膜をエピタキシー
形成する工程と、表面をフォトレジストで覆って平坦化
し、ドライエッチングによりエミッタマスクの頭部を露
出し、エミッタマスクを選択的に除去してエミッタメサ
の上面の露出した開孔部を形成し、前記開孔部に蒸着と
リフトオフによりエミッタ電極を形成する工程と、前記
エミッタ電極をマスクとして上方からドライエッチング
して前記エミッタ電極の直下のベース領域の外側のベー
ス領域の上にエピタキシー形成された表面保護膜を除去
する工程とを有することを特徴とするヘテロ接合バイポ
ーラトランジスタの製造方法。
(9) A mask (emitter layer) is formed on the multilayer structure material for producing a heterojunction bipolar transistor having semiconductor material layers for forming a collector, base, and emitter in this order on a substrate. form an emitter mesa by etching using a
and a step of exposing a semiconductor layer for forming a base, a step of epitaxy forming a surface protective film on the exposed surfaces of the emitter and base using the emitter mask as a mask, and a step of covering the surface with a photoresist. Planarize, expose the head of the emitter mask by dry etching, selectively remove the emitter mask to form an exposed opening on the top surface of the emitter mesa, and form an emitter electrode in the opening by vapor deposition and lift-off. and a step of dry etching from above using the emitter electrode as a mask to remove the surface protective film epitaxially formed on the base region outside the base region immediately below the emitter electrode. A method for manufacturing a heterojunction bipolar transistor.
(10)請求項(9)記載のヘテロ接合バイポーラトラ
ンジスタの製造方法の工程の後、エミッタ電極をマスク
としてベース電極を蒸着によりエミッタメサに近接して
形成することを特徴とするヘテロ接合バイポーラトラン
ジスタの製造方法。
(10) Manufacturing a heterojunction bipolar transistor, characterized in that after the step of the method for manufacturing a heterojunction bipolar transistor according to claim (9), a base electrode is formed by vapor deposition in proximity to the emitter mesa using the emitter electrode as a mask. Method.
JP5684989A 1989-03-08 1989-03-08 Hetero junction bipolar transistor and its manufacture Pending JPH02235343A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP5684989A JPH02235343A (en) 1989-03-08 1989-03-08 Hetero junction bipolar transistor and its manufacture
EP19900302391 EP0387010A3 (en) 1989-03-08 1990-03-06 Hetero-junction bipolar transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5684989A JPH02235343A (en) 1989-03-08 1989-03-08 Hetero junction bipolar transistor and its manufacture

Publications (1)

Publication Number Publication Date
JPH02235343A true JPH02235343A (en) 1990-09-18

Family

ID=13038867

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5684989A Pending JPH02235343A (en) 1989-03-08 1989-03-08 Hetero junction bipolar transistor and its manufacture

Country Status (1)

Country Link
JP (1) JPH02235343A (en)

Similar Documents

Publication Publication Date Title
JPH09102504A (en) Self alignment submicron heterojunction bipolar transistor and its preparation
JPH0353563A (en) Semiconductor device composed of heterojunction bipolar transistor and manufacturing method of the same
JPH06163566A (en) Reduction of 1/f noise of heterojunction bipolar transistor
EP0300803A2 (en) High-frequency bipolar transistor and its fabrication method
US5739062A (en) Method of making bipolar transistor
US5783966A (en) Reducing junction capacitance and increasing current gain in collector-up bipolar transistors
JPH02235343A (en) Hetero junction bipolar transistor and its manufacture
JP2770587B2 (en) Heterojunction bipolar transistor
JP2808145B2 (en) Semiconductor device
JP3279269B2 (en) Heterojunction bipolar transistor and manufacturing method thereof
JPH09246280A (en) Hetero-junction bipolar transistor
JP3189878B2 (en) Bipolar transistor
JP2615983B2 (en) Method for manufacturing heterojunction bipolar transistor
JP4164775B2 (en) Heterojunction bipolar transistor and manufacturing method thereof
JPH09246281A (en) Hetero-junction bipolar transistor
JP3470281B2 (en) Method for manufacturing semiconductor device
JPH02235340A (en) Hetero junction bipolar transistor and its manufacture
JP3323368B2 (en) Manufacturing method of bipolar transistor
JP2718117B2 (en) Manufacturing method of bipolar transistor
EP0387010A2 (en) Hetero-junction bipolar transistor
JPH031542A (en) Manufacture of bipolar transistor
JP2841380B2 (en) Heterojunction bipolar transistor
JP3558881B2 (en) Method for manufacturing semiconductor device
JP2718115B2 (en) Manufacturing method of bipolar transistor
JPH0611059B2 (en) Heterojunction bipolar transistor and manufacturing method thereof