JPH02228704A - Compiler type sequence controller - Google Patents

Compiler type sequence controller

Info

Publication number
JPH02228704A
JPH02228704A JP5071489A JP5071489A JPH02228704A JP H02228704 A JPH02228704 A JP H02228704A JP 5071489 A JP5071489 A JP 5071489A JP 5071489 A JP5071489 A JP 5071489A JP H02228704 A JPH02228704 A JP H02228704A
Authority
JP
Japan
Prior art keywords
sequence
program
compiler
machine language
sequence controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5071489A
Other languages
Japanese (ja)
Inventor
Masao Kume
正夫 久米
Takeshi Masaki
健 正木
Takehiro Suzuki
鈴木 雄浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Honda Motor Co Ltd
Original Assignee
Honda Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Honda Motor Co Ltd filed Critical Honda Motor Co Ltd
Priority to JP5071489A priority Critical patent/JPH02228704A/en
Publication of JPH02228704A publication Critical patent/JPH02228704A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To make a separate sequence controller unnecessary by describing a ladder processing sequence with the use of a Boolean algebra, translating a sequence program by means of the Boolean algebra to a machine language program with the use of a complier, and sequence-controlling a device to be controlled according to the machine language program. CONSTITUTION:A processor 12, which sequence-controls a device 30 to be controlled according to the program, input means 14 and 16, which input the sequence program obtained by describing the ladder processing sequence with the use of the Boolean algebra, and a compiler ROM 18, which translates the sequence program inputted by the input means 14 and 16 to the machine language program, are provided. Based on the machine language program translated by the compiler 18, the sequence of the device 30 to be controlled is controlled. Thus the processor such as a personal computer and a microcomputer is used, the separate exclusive sequence controller is not used, and the ladder sequence can be processed without increasing hardware.

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明はマイクロコンピュータ等のプロセッサを用いた
シーケンスコントローラに関し、層詳細には、ラダー処
理シーケンスをブール代数を用いて記述し、これをコン
パイラにより機械語プログラムに翻訳し、被制御装置の
シーケンスコントロールを行うようにしたコンパイラ型
シーケンスコントローラに関する。
[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to a sequence controller using a processor such as a microcomputer. The present invention relates to a compiler type sequence controller that is translated into a machine language program and performs sequence control of a controlled device.

[発明の背景] 従来から、製造工場等における自動生産設備等tこおい
てシーケンスコントローラが用いられており、このシー
ケンスコントローラでは予め定めた順序、手順に従って
各種設備、機械を動作させ、製造、組立等の自動化、無
人化を行っている。
[Background of the Invention] Conventionally, sequence controllers have been used in automatic production equipment in manufacturing factories, etc., and these sequence controllers operate various equipment and machines according to predetermined orders and procedures, and perform manufacturing and assembly. etc., are being automated and unmanned.

このようなシーケンスコントローラではラダー処理シー
ケンスが多用されており、この場合のシーケンスプログ
ラムはリレーシンボルを用いたラダー図を作成する、所
謂、ラダー言語で記述する方法が一般的である。そして
、このラダー言語によって作成されたシーケンスプログ
ラムは対象となる彼!II御装置専用のシーケンスコン
トローラに設定され、インタプリタ一方式で処理されて
いる。
Ladder processing sequences are frequently used in such sequence controllers, and the sequence program in this case is generally written in a so-called ladder language, which creates a ladder diagram using relay symbols. And the sequence program created by this ladder language is targeted at him! It is set in a sequence controller dedicated to the II control device, and is processed using an interpreter.

この場合、インタプリタ一方式のシーケンスコントロー
ラは、ラダー言語で作成されたシーケンスプログラムを
コントローラ(プロセッサ等)の機械語に翻訳しながら
実行していくため、処理速度が遅くなる欠点を有してい
る。然しなから、その反面、パラメータやプログラムの
変更があっても修正済みのシーケンスプログラムを入力
すれば直ちにインタプリタ−によって翻訳、実行が可能
であるという利点を有している。
In this case, the interpreter type sequence controller has a drawback that the processing speed is slow because the sequence program created in the ladder language is translated into the machine language of the controller (processor, etc.). However, on the other hand, it has the advantage that even if parameters or programs are changed, if a modified sequence program is input, it can be immediately translated and executed by an interpreter.

一方、数値制御装置を用いたNC工作機械やマイクロコ
ンピュータ、パーソナルコンピュータを用いた制御装置
等には、NC言語をBASIC等の高級言語で記述した
プログラムを入力しコンパイラ方式で使用しているもの
がある。
On the other hand, some NC machine tools using numerical control devices, control devices using microcomputers, and personal computers use a compiler system that inputs programs written in high-level languages such as BASIC to the NC language. be.

このコンパイラ方式の制御装置では、入力されたプログ
ラムがコンパイラにより制御装置(プロセッサ等)の機
械語に翻訳され、次いで、この機械語プログラムが順次
実行されるため、その処理速度はインタプリタ一方式に
比べ格段に早くなる利点がある。然しなから、プログラ
ム中のパラメータやプログラムの変更が河になった場合
には、修正済みのプログラムをその都度コンパイルしな
ければならないという欠点を有する。
In this compiler-based control device, the input program is translated into machine language for the control device (processor, etc.) by the compiler, and then this machine language program is executed sequentially, so the processing speed is faster than that of an interpreter-based control device. It has the advantage of being much faster. However, if a parameter in the program or a change in the program is changed, the modified program must be compiled each time.

ここで、マイクロコンピュータあるいはパーソナルコン
ピュータを用いた比較的小規模の制御装置を考えた場合
、処理の高速化を図ることと相俟って、ハードウェアの
規模を増大せずにラダーシーケンスの処理を行い得る方
式が望まれる。然しなから、従来の方式では、マイクロ
コンピュータ、パーソナルコンピュータ等の拡張人出カ
スロットにI10カード(人出力インタフェース基板)
を挿入し、ケーブルでシーケンスコントローラの人出力
部と接続しているため、別置の専用シーケンスコントロ
ーラが必要となり、複雑且つコストアップを招くという
不都合が指摘されている。
When considering a relatively small-scale control device using a microcomputer or personal computer, it is possible to process ladder sequences without increasing the scale of the hardware while also increasing the processing speed. A method that can be used is desired. However, in the conventional method, an I10 card (human output interface board) is inserted into the expansion card slot of a microcomputer, personal computer, etc.
is inserted and connected to the human output section of the sequence controller with a cable, which requires a separate dedicated sequence controller, which has been pointed out as being complicated and increasing costs.

[発明の目的] 本発明は前記の不都合を克服するためになされたもので
あって、パーソナルコンピュータ、マイクロコンピュー
タ等のプロセッサを使用し、別置の専用シーケンスコン
トローラを用いることなく、ハードウェアの増大なしに
ラダーシーケンスの処理を行うことの出来るコンパイラ
型シーケンスコントローラを提供することを目的とする
[Object of the Invention] The present invention has been made to overcome the above-mentioned disadvantages, and it is possible to increase the amount of hardware by using a processor such as a personal computer or a microcomputer without using a separate dedicated sequence controller. The purpose of the present invention is to provide a compiler-type sequence controller that can process ladder sequences without the need for a computer.

[目的を達成するだめの手段] 前記の目的を達成するために、本発明はプログラムに従
って被制御装置をシーケンス制御するプロセッサと、ラ
ダー処理シーケンスをブール代数を用いて記述したシー
ケンスプログラムを入力する入力手段と、前記入力手段
によって入力されたシーケンスプログラムを機械語プロ
グラムに翻訳するコンパイラとを備え、前記コンパイラ
によって翻訳された機械語プログラムに基づいて前記被
制御装置のシーケンス制御を行うよう構成したことを特
徴とする。
[Means for Achieving the Object] In order to achieve the above object, the present invention provides a processor that sequentially controls a controlled device according to a program, and an input that inputs a sequence program in which a ladder processing sequence is described using Boolean algebra. and a compiler that translates a sequence program input by the input means into a machine language program, and is configured to perform sequence control of the controlled device based on the machine language program translated by the compiler. Features.

本発明による上記のコンパイラ型シーケンスコントロー
ラは、パーソナルコンピュータ等を用いた制御システム
を構築する場合にはDO3(Disk Operati
ng System)上で動作するコンパイラ等必要な
ソフトウェアを組み込み、人出カスロットにI10カー
ドを挿入し、被制御装置を接続するだけで容易にシーケ
ンスコントロール機能を実現することが可能であり、ま
た、このようなシステムにおいて小規模のラダー処理シ
ーケンスコントロール機能を付加した場合には、プログ
ラムやパラメータ変更の都度、プログラムを機械語に翻
訳するコンパイラ方式であっても実用上さしつかえがな
い。
The above compiler-type sequence controller according to the present invention can be used as a DO3 (Disk Operator) when constructing a control system using a personal computer or the like.
It is possible to easily realize the sequence control function by simply incorporating the necessary software such as a compiler that runs on the NG System, inserting an I10 card into the turnout card slot, and connecting the controlled device. When a small-scale ladder processing sequence control function is added to such a system, a compiler method that translates the program into machine language each time the program or parameters is changed may be practically acceptable.

[実施態様] 次に、本発明に係るコンパイラ型シーケンスコントロー
ラについて好適な一実施態様を挙げ、添付の図面を参照
しながら以下詳細に説明する。
[Embodiment] Next, a preferred embodiment of the compiler-type sequence controller according to the present invention will be described in detail below with reference to the accompanying drawings.

第1図は本発明に係るコンパイラ型シーケンスコントロ
ーラの構成を示すブロック図である。
FIG. 1 is a block diagram showing the configuration of a compiler type sequence controller according to the present invention.

同図において、参照符号IOはシーケンスコントローラ
を示し、このシーケンスコントローラlOはプログラム
に従って被制御装置をシーケンス制御するプロセッサ1
2を有するパーソナルコンピュータあるいはマイクロコ
ンピュータにより構成される。プロセッサ12のパスラ
イン13にはキーボードデイスプレィ14およびフロッ
ピィディスクあるいは磁気テープカセット等の外部記憶
装置16が接続される。このキーボードデイスプレィ1
4あるいは外部記憶装置16は、後述する如く、ラダー
言語およびブール代数を用いて記述したシーケンスプロ
グラムを入力する入力装置として機能する。
In the same figure, reference numeral IO indicates a sequence controller, and this sequence controller IO is a processor 1 that sequentially controls a controlled device according to a program.
It is composed of a personal computer or microcomputer with 2. A keyboard display 14 and an external storage device 16 such as a floppy disk or a magnetic tape cassette are connected to the path line 13 of the processor 12. This keyboard display 1
4 or the external storage device 16 functions as an input device for inputting a sequence program written using ladder language and Boolean algebra, as will be described later.

パスライン13には、さらに、コンパイラを保持するR
OM18が接続され、このコンパイラによって入力装置
であるキーボードデイスプレィ14、外部記憶装置16
から入力されたラダー処理シーケンスを記述したシーケ
ンスプログラムが機械語プログラムに翻訳されRAM2
2に格納される。なお、プロセッサ12によるシーケン
スコントローラ10の動作制御はROM20に格納され
た制御プログラムによって行われる。
The pass line 13 further includes R, which holds the compiler.
OM18 is connected, and this compiler inputs input devices such as keyboard display 14 and external storage device 16.
The sequence program that describes the ladder processing sequence input from is translated into a machine language program and stored in RAM2.
2. Note that the operation control of the sequence controller 10 by the processor 12 is performed by a control program stored in the ROM 20.

一方、シーケンスコントローラ10には図示しないI1
0カードを介して被制御装置30の接続される入出カス
ロット24が設けられる。−7この場合、プロセッサ1
2はROM18のコンパイラにより機械語に翻訳されR
AM22に格納されたシーケンスプログラムを順次読み
出し、前記入出カスロット24を介して接続された被制
御装置30に所定の動作制御信号へを送出する一方、被
制御装置30からの各部の状態を示す状態信号Bを読み
取り、シーケンスプログラムによって設定された順序、
手順で被制御装置30のシーケンス制御を行う。
On the other hand, the sequence controller 10 has I1 (not shown).
An input/output card slot 24 is provided to which a controlled device 30 is connected via a zero card. −7 In this case, processor 1
2 is translated into machine language by the ROM18 compiler and R
The sequence program stored in the AM 22 is sequentially read out, and while a predetermined operation control signal is sent to the controlled device 30 connected via the input/output casslot 24, a state indicating the status of each part from the controlled device 30 is sent. Read signal B, the order set by the sequence program,
Sequence control of the controlled device 30 is performed according to the procedure.

なお、パスライン13には、必要に応じRAM22に格
納されたシーケンスプログラムをROM20の制御プロ
グラムの制御下で読み出し、外部記憶装置であるROM
カセット28等に記憶固定するROM作成回路26が接
続される。
Note that a sequence program stored in the RAM 22 is read out under the control of a control program in the ROM 20 as needed, and a ROM, which is an external storage device, is connected to the pass line 13.
A ROM creation circuit 26 for storing and fixing data in a cassette 28 or the like is connected.

本実施態様に係るコンパイラ型シーケンスコントローラ
は基本的には以上のように構成されるものであり、次に
その作用並びに効果について説明する。
The compiler-type sequence controller according to this embodiment is basically configured as described above, and its operation and effects will be explained next.

まず、ラダー言語とブール代数を用いたラダーシーケン
スプログラムについて説明する。第2図はラダー図(ラ
ダーダイヤグラム)の−例を示す図であり、これをブー
ル代数の表記法を用いて次のように記述する。すなわち
、第2図(a)において、a接点X000が閉成される
ことでコイルy oooに通電される場合、ブール代数
では、 xooo =yoo。
First, a ladder sequence program using ladder language and Boolean algebra will be explained. FIG. 2 is a diagram showing an example of a ladder diagram, which is described using the notation of Boolean algebra as follows. That is, in FIG. 2(a), when the a contact X000 is closed and the coil y ooo is energized, in Boolean algebra, xooo = yoo.

・・・(1) と記述する。また、第2図(b)にふいて、直列に接続
されたa接点X0OO、X0OIおよびX 002が閉
成されることでコイルY000に通電される場合、ブー
ル代数では、 X 000* X 001 * X 002  = Y
 000      −・・(2)と記述する。以下同
様に、第2図(C)乃至(f)に示すラダー図は夫々、 X0OO+X0O1=YOO0 ・・・(3) X 000/ 十X 001/ * X 002/ =
 Y 000・・・(4) と記述する。なお、(4)式に右ける/はb接点である
ことを示す。
...(1) Describe as follows. Further, as shown in Fig. 2(b), when the coil Y000 is energized by closing the a contacts X0OO, X0OI, and X002 connected in series, in Boolean algebra, X 000 * X 001 * X 002 = Y
Described as 000--(2). Similarly, the ladder diagrams shown in FIGS. 2(C) to (f) are as follows: X0OO+X0O1=YOO0...(3)
Described as Y 000...(4). Note that / on the right side of equation (4) indicates that it is a b contact.

以上のようなブール代数の表記法を用いたシーケンスプ
ログラムは、第1図のキーボードデイスプレィ14のキ
ー操作により直接シーケンスコントローラlOに入力す
ることも出来る、し、あるいは、シーケンスプログラム
を他のプログラム作成手段により作成し、このプログラ
ムを記憶したフロッピィディスクや磁気テープカセット
等の外部記憶媒体を外部記憶装置16にセットしシーケ
ン、スコントローラlOに入力することも出来る。
A sequence program using the Boolean algebra notation described above can be input directly to the sequence controller IO by key operations on the keyboard display 14 shown in FIG. 1, or the sequence program can be input into another program. It is also possible to set an external storage medium such as a floppy disk or magnetic tape cassette in which the program is created and stored in the external storage device 16 and input it to the sequence controller IO.

次に、入力手段(キーボードデイスプレィ14、外部記
憶装置16)から入力されたシーケンスプログラムはR
OM18に設定されたコンパイラにより翻訳され、例え
ば、第3図の如く機械語ブログラムに変換されRAM2
2に格納される。第3図は第2図ら)に示すラダー図に
基づいて作成されたブール代数による(2)式のプログ
ラムステップをコンパイラを用いて機械語プログラムに
変換したものである。この場合、rLD  BX。
Next, the sequence program input from the input means (keyboard display 14, external storage device 16) is
It is translated by the compiler set in OM18, converted into a machine language program as shown in Figure 3, and stored in RAM2.
2. FIG. 3 shows the program steps of equation (2) based on Boolean algebra created based on the ladder diagram shown in FIG. 2, etc., converted into a machine language program using a compiler. In this case, rLD BX.

X0OIJでは接点X 001の状態データがレジスタ
BXにロードされる。また、rLD  AX。
At X0OIJ, the state data of contact X001 is loaded into register BX. Also, rLD AX.

X0OOJでは接点x oooの状態データが、レジ、
1AX1.1:0−1’され、rAND  BXJでレ
ジスタAXの内容とレジスタBXの内容との論理積を求
め、その結果がレジスタBXに格納さレル。サラニ、r
LD  BX、X0O2Jで接点X 002の状態デー
タがレジスタBXにロードされ、rAND  BXJで
レジスタAXの内容とレジスタBXの内容との論理積が
求められ、その結果がレジスタBXに格納される。最後
に、rOUT YOOO,AXJ テl;!レジスタA
Xの内容がコイルY 000に出力される。
In X0OOJ, the status data of contact x ooo is the register,
1AX1.1:0-1', and the logical product of the contents of register AX and the contents of register BX is calculated using rAND BXJ, and the result is stored in register BX. Sarani, r.
LD BX and X0O2J load the state data of contact X 002 into register BX, rAND BXJ calculates the AND of the contents of register AX and register BX, and stores the result in register BX. Finally, rOUT YOOO, AXJ Tel;! Register A
The contents of X are output to coil Y 000.

プロセッサ12はRAM22に格納された上記のシーケ
ンスプログラムを順次読み出して実行しする。被制御装
置30に対する動作制御信号Aは入出カスロット24を
介して出力され、また被制御装置30からの状態信号B
は入出カスロット24を介してプロセッサ12に読み取
られる。ここで、機械語プログラムの実行にあたっては
、例えば、コンパイラによって翻訳された1つ以上の機
械語プログラム(オブジェクトファイル)をリンカによ
り結合してプロセッサ上で実行すべき実行ファイルを作
成する(例えば、DO3上で実行する等)。なお、RA
M22に格納され・た機械語プログラムをROMとして
固定する必要がある場合には、ROM20の制御プログ
ラムの制御下にROM作成回路26を用いて当該機械語
プログラムをROMカセット28の外部記憶媒体に書き
込む。この場合、ROM作成にあたってはへキサファイ
ルに変換し専用コントローラ上で実行する。また、最近
ではアセンブラやリンカがパッケージとして容易に人手
可能であり、コンパイラによるコンパイル作業をブリコ
ンパイル程度にとどめておき、別の言語で記述されたプ
ログラム等をアセンブラ、リンカを用いて容易に結合し
得るように構成することも可能である。
The processor 12 sequentially reads and executes the above sequence programs stored in the RAM 22. The operation control signal A to the controlled device 30 is outputted via the input/output slot 24, and the status signal B from the controlled device 30 is outputted via the input/output card slot 24.
is read by the processor 12 via the input/output card slot 24. Here, when executing a machine language program, for example, one or more machine language programs (object files) translated by a compiler are combined by a linker to create an executable file to be executed on the processor (for example, DO3 etc.). In addition, R.A.
If it is necessary to fix the machine language program stored in the M22 as a ROM, the machine language program is written to the external storage medium of the ROM cassette 28 using the ROM creation circuit 26 under the control of the control program of the ROM 20. . In this case, when creating a ROM, it is converted to a hex file and executed on a dedicated controller. In addition, these days, assemblers and linkers can be easily packaged manually, and the compilation work by a compiler can be limited to just a simple compilation, making it easy to combine programs written in different languages using assemblers and linkers. It is also possible to configure it so that it can be obtained.

[発明の効果] 以上のように、本発明によれば、ラダー処理シーケンス
をブール代数を用いて記述し、このブール代数表記によ
るシーケンスプログラムをコンパイラを用いて機械語プ
ログラムに翻訳し、前記機械語プログラムに従って前記
被制御装置のシーケンス制御を行うように構成している
[Effects of the Invention] As described above, according to the present invention, a ladder processing sequence is described using Boolean algebra, a sequence program written in Boolean algebra is translated into a machine language program using a compiler, and the sequence program written in the machine language is translated into a machine language program using a compiler. The control device is configured to perform sequence control of the controlled device according to a program.

この場合、別置のシーケンスコントローラを必要とせず
、しかもハードウェアの増大を招くことになりシーケン
スコントローラを構成することが出来るため、コストダ
ウン効果が極めて大きいという利点が得られる。また、
このシーケンスコントローラは各ユニット間のインタフ
ェースの必要がなく、コストやスペースは勿論、その信
頼性をも向上させることが出来る。
In this case, a sequence controller can be configured without requiring a separate sequence controller, which would require an increase in hardware, and therefore has the advantage of extremely large cost reduction effects. Also,
This sequence controller does not require an interface between each unit, and can improve reliability as well as cost and space.

以上、本発明について好適な実施態様を挙げて説明した
が、本発明はこの実施態様に限定されるものではなく、
本発明の要旨を逸脱しない範囲において種々の改良並び
に設計の変更が可能なことは勿論である。
Although the present invention has been described above with reference to preferred embodiments, the present invention is not limited to these embodiments.
Of course, various improvements and changes in design are possible without departing from the gist of the present invention.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明に係るコンパイラ型シーケンスコントロ
ーラの一実施態様の構成を示すブロック図、 第2図(a)乃至(f)はラダーダイヤグラムの一例の
説明図、 第3図は本発明に係るコンパイラ型シーケンスコントロ
ーラの一実施態様を示すブー・ル代数による記述の説明
図である。 lO・・・シーケンスコントローラ 12・・・プロセッサ 14・・・キーボードデイスプレィ 16・・・外部記憶装置   18.20・・・ROM
22・・・RAM       24・・・人出カスロ
ット26・・・RO作成回路   28・・・ROMカ
セット30・・・被制御装置 FIG、2
FIG. 1 is a block diagram showing the configuration of an embodiment of a compiler-type sequence controller according to the present invention, FIG. 2 (a) to (f) are explanatory diagrams of an example of a ladder diagram, and FIG. FIG. 2 is an explanatory diagram of a description using Boolean algebra, showing an embodiment of a compiler-type sequence controller. lO...Sequence controller 12...Processor 14...Keyboard display 16...External storage device 18.20...ROM
22... RAM 24... Output casslot 26... RO creation circuit 28... ROM cassette 30... Controlled device FIG, 2

Claims (1)

【特許請求の範囲】[Claims] (1)プログラムに従って被制御装置をシーケンス制御
するプロセッサと、ラダー処理シーケンスをブール代数
を用いて記述したシーケンスプログラムを入力する入力
手段と、前記入力手段によって入力されたシーケンスプ
ログラムを機械語プログラムに翻訳するコンパイラとを
備え、前記コンパイラによって翻訳された機械語プログ
ラムに基づいて前記被制御装置のシーケンス制御を行う
よう構成したことを特徴とするコンパイラ型シーケンス
コントローラ。
(1) A processor that sequentially controls a controlled device according to a program, an input means for inputting a sequence program in which a ladder processing sequence is described using Boolean algebra, and a translation of the sequence program input by the input means into a machine language program. 1. A compiler type sequence controller, comprising: a compiler, and configured to perform sequence control of the controlled device based on a machine language program translated by the compiler.
JP5071489A 1989-03-01 1989-03-01 Compiler type sequence controller Pending JPH02228704A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5071489A JPH02228704A (en) 1989-03-01 1989-03-01 Compiler type sequence controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5071489A JPH02228704A (en) 1989-03-01 1989-03-01 Compiler type sequence controller

Publications (1)

Publication Number Publication Date
JPH02228704A true JPH02228704A (en) 1990-09-11

Family

ID=12866557

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5071489A Pending JPH02228704A (en) 1989-03-01 1989-03-01 Compiler type sequence controller

Country Status (1)

Country Link
JP (1) JPH02228704A (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4964788A (en) * 1972-10-25 1974-06-22
JPS49135097A (en) * 1973-05-07 1974-12-26

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4964788A (en) * 1972-10-25 1974-06-22
JPS49135097A (en) * 1973-05-07 1974-12-26

Similar Documents

Publication Publication Date Title
US5504902A (en) Multi-language generation of control program for an industrial controller
US5295059A (en) Programmable controller with ladder diagram macro instructions
US4152765A (en) Programmer unit for N/C systems
US4328550A (en) Programmer unit with composite calculation capability
US6334076B1 (en) Method of and apparatus for automatically generating control programs for computer controlled systems
US5881290A (en) Industrial controller decompiler accommodating an expandable instruction set
AU590532B2 (en) Compiler for evaluating boolean expressions
EP0184423A2 (en) Universal process control device and method
US6883161B1 (en) Universal graph compilation tool
Davis STARAN parallel processor system software
KR920005227B1 (en) Programmable controller
JPH02228704A (en) Compiler type sequence controller
JPS5958505A (en) Numerical controller
JPH0457003B2 (en)
JPH11272310A (en) Emulation device for programmable controller
EP0306535B1 (en) Processor for plc and plc
Cox et al. Advanced programming aids in PROGRAPH
KR100423742B1 (en) Exclusive control system by sequential function chart
JP2019144687A (en) Control device and control system
JPH09230913A (en) Programming tool for programmable controller
Lin Microprocessor-based digital system design fundamentals and the development laboratory for hardware designers and engineering executives
KR920003747B1 (en) Nc control method
KR850000326B1 (en) Controller for controlling the progress of work
JPS63318605A (en) Nc part program generating device
MacLeod The application of modern software engineering techniques in the development of a process control package