JPH02214045A - Arithmetic circuit element - Google Patents

Arithmetic circuit element

Info

Publication number
JPH02214045A
JPH02214045A JP3276089A JP3276089A JPH02214045A JP H02214045 A JPH02214045 A JP H02214045A JP 3276089 A JP3276089 A JP 3276089A JP 3276089 A JP3276089 A JP 3276089A JP H02214045 A JPH02214045 A JP H02214045A
Authority
JP
Japan
Prior art keywords
information
circuit
recording medium
probe
probes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3276089A
Other languages
Japanese (ja)
Inventor
Akitoshi Toda
戸田 明敏
Ryohei Shimizu
良平 清水
Hiroko Ota
大田 浩子
Hiroshi Kajimura
梶村 宏
Yoshiyuki Mimura
三村 義行
Yasuo Isono
磯野 靖雄
Toshihito Kawachi
河内 利仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Olympus Corp
Original Assignee
Olympus Optical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Olympus Optical Co Ltd filed Critical Olympus Optical Co Ltd
Priority to JP3276089A priority Critical patent/JPH02214045A/en
Priority to US07/471,854 priority patent/US5144581A/en
Priority to EP19900101836 priority patent/EP0382062A3/en
Publication of JPH02214045A publication Critical patent/JPH02214045A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To constitute a circuit having a large temporary memory region by using a microscanning type tunnel microscope as a recorder and temporally storing the input on the recording medium which the recorder has. CONSTITUTION:Writing, reading out and erasing of information are repeated by connecting the movable contact of a changeover switch 12 to a signal source 13, or a recorded information reading out circuit 14 or AC power source 15 at the prescribed timing at the time when one or plural tunnel current probes 11 scan the recording medium 10, by which the partial information of the original signal is stored to the recording medium 10 by the probes 11. The circuit having the large temporary memory region is constituted as a common circuit, such as sampling circuit, shift register circuit or information inversion circuit, etc., by previously programming the scanning of the probes 11 in such a manner.

Description

【発明の詳細な説明】 (産業上の利用分野) この発明は、たとえばICプロセスにより構成されたZ
 n 2. Oを圧電体とする、20μm×200μm
 X 5μmサイズの圧電体駆動カンチレバーの先端に
、同じICプロセスで小孔をマスクとして蒸若積体であ
る先鋭な探針を構成してなるカンチレバータイプの走査
型トンネル顕微鏡を用いた一時記憶領域を有する回路、
特にサンプリング回路、遅延回路、シフトレジスタ、ビ
ット反転回路などに用いられる演算回路素子に関する。
[Detailed Description of the Invention] (Industrial Application Field) The present invention provides a Z
n2. O is a piezoelectric material, 20μm×200μm
A temporary storage area is created using a cantilever-type scanning tunneling microscope, which consists of a sharp tip that is a vaporized stack using the same IC process as a mask and using a small hole as a mask, at the tip of a piezoelectric drive cantilever with a size of 5 μm. a circuit having;
In particular, it relates to arithmetic circuit elements used in sampling circuits, delay circuits, shift registers, bit inverting circuits, etc.

(従来の技術) 周知のように、従来より、電子回路を構成する各種の素
子が提案されている。これらは、それぞれに高機能化、
小型化、低価格化、および安定化などの改良がなされて
いる。
(Prior Art) As is well known, various elements constituting electronic circuits have been proposed. These are highly functional and
Improvements have been made such as smaller size, lower cost, and greater stability.

一方、近年では、BBllmlllnとRohrer等
によって発明された走査型トンネル顕微鏡(STM;S
canning Tunneling Mlcrosc
ope)(G、Binnlng。
On the other hand, in recent years, the scanning tunneling microscope (STM;
canning tunneling
ope) (G, Binnlng.

H,Rohrer、  Ch、Gerbor  and
  E、曾clbol:  5urfaceStudi
os  by  Seannlng  Tunneli
ng  Microscope。
H, Rohrer, Ch, Gerbor and
E, great clbol: 5 surface study
os by Seannlng Tunneli
ng Microscope.

Phys、Rov、LoLt、、 49,1.(19’
a2))の5各種方面への応用が検討されている。特に
、最近では、米国特許ff14,575,822号に開
示されるように、記iax子への応用なども提案されて
いる。このSTMによれば、比類ない記録密度を達成で
きるので、情報を記録する記録媒体を従来の記録媒体に
比べ、非常に小さくすることが可能である。しかしなが
ら、探針を走査するための機構はまだ大がかりなもので
あったため、電子回路を構成する各種素子への応用は試
みられていなかった。
Phys, Rov, LoLt, 49,1. (19'
The application of a2)) to various fields is being considered. In particular, recently, an application to a xiax child has been proposed, as disclosed in US Pat. No. FF14,575,822. According to this STM, an unparalleled recording density can be achieved, so that the recording medium on which information is recorded can be made much smaller than conventional recording media. However, since the mechanism for scanning the probe was still large-scale, no attempt had been made to apply it to various elements constituting electronic circuits.

(発明が解決しようとする課題) 上述したように、従来のSTMは大型の構造物であった
ため、回路を構成する素子として上記STMを用いるこ
とは実質的に不可能であった。
(Problems to be Solved by the Invention) As described above, since the conventional STM was a large structure, it was virtually impossible to use the above STM as an element constituting a circuit.

ところが、現在では、半導体ICのブレーナ技術を応用
し、探針およびその走査部を桁違いに小型化したマイク
ロSTMが開発されている。このマイクロSTMは、ス
タンフォード大学のC,F。
However, at present, a micro STM has been developed in which the probe and its scanning section are made much smaller by an order of magnitude by applying brainer technology of semiconductor ICs. This micro STM is developed by Stanford University's C,F.

クェート、ドブリック、アルバート等によって開発され
、ICプロセスにより構成されたZn20を圧電体どす
る、20μmX200μmX5μmサイズの圧電体駆動
カンチレバーの先端に、同(ICプロセスで小孔をマス
クとして蒸若積体である先鋭な探針を構成してなる。こ
のカンチレバータイプのマイクロSTMの場合、回路を
構成する素子として応用するに十分な大きさである。
Developed by Kuwait, Dobrik, Albert, etc., the tip of a piezoelectric drive cantilever with a size of 20 μm x 200 μm x 5 μm is made of Zn20 formed by an IC process as a piezoelectric material. This cantilever-type micro STM is made up of a sharp-pointed probe, and is large enough to be used as an element constituting a circuit.

そこで、この発明は、STMによる比類ない記録密度の
大きさを利用し、大きな一時記憶領域を有する回路を構
成する演算回路素子を提供することを目f白としている
Therefore, the present invention aims to provide an arithmetic circuit element that constitutes a circuit having a large temporary storage area by utilizing the unparalleled recording density provided by STM.

(課題を解決するための手段) 上記目的を達成するために、この発明の演算回路素子に
あっては、マイクロSTMを記録装置として用い、この
装置が−1える記録媒体に入力情報を一時記憶させる構
成とした。
(Means for Solving the Problems) In order to achieve the above object, the arithmetic circuit element of the present invention uses a micro STM as a recording device, and this device temporarily stores input information in a recording medium that can store -1. The configuration was such that

(作用) 上記のように、マイクロSTMの記録媒体に入力情報を
一時記憶させることにより、従来の電子回路における各
種の演算素子のうち、入力情報を一時記憶さ番る過程を
含む回路の多くと同様な動作を行い得るようにしたもの
である。
(Function) As described above, by temporarily storing input information in the micro STM recording medium, many of the various arithmetic elements in conventional electronic circuits that include the process of temporarily storing input information can be used. It is designed to perform similar operations.

(実施例) 以下、この発明の一実施例について図面を参照して説明
する。
(Example) Hereinafter, an example of the present invention will be described with reference to the drawings.

第1図は、この発明の演算回路素子により構成される、
たとえばサンプリング回路を示すものである。第1図に
おいて、10は情報を再書込み可能な記録媒体である。
FIG. 1 shows a circuit composed of the arithmetic circuit elements of the present invention.
For example, it shows a sampling circuit. In FIG. 1, 10 is a recording medium on which information can be rewritten.

この記録媒体10は、トンネル電流探針11によって、
情報の書込みまたは読出し、さらには消去が行われるよ
うになっている。
This recording medium 10 is controlled by a tunnel current probe 11.
Information is written, read, and even erased.

上記トンネル電流探針11は、前記記ti#JA体10
との間の距離を一定とし、図示矢印方向に走査可能に設
けられている。上記探針11は、切換えスイッチ(SW
)12の可動接片が書込み(W)側に接続されて信号源
13と接続されることにより、その走査中に情報をトン
ネル電流の変化として書込むようになっている。また、
上記探針11は、切換えスイッチ(SW)12の可動接
片が読出しくR)側に接続されて記録情報読出し回路1
4と接続されることにより、その走査中に前記記録媒体
10に記録されている情報をトンネル電流の変化として
読出すようになっている。さらに、上記探針11は、切
換えス・イッチ(SW)12の可動接片が消去(E)側
に接続されて交流m源15と接続されることにより、そ
の走査中に前記記録媒体10に記録されている情報を消
去するようになっている。なお、情報を消去する場合に
は、書込み時と逆の電圧を印加するようにしても良い。
The tunnel current probe 11 is connected to the ti#JA body 10.
It is provided so that it can be scanned in the direction of the arrow shown in the figure, with a constant distance between the two. The probe 11 has a changeover switch (SW
) 12 is connected to the write (W) side and connected to the signal source 13, so that information is written as a change in tunnel current during scanning. Also,
The probe 11 is connected to the readout side (R) of the movable contact piece of a changeover switch (SW) 12, and the recorded information readout circuit 1
4, information recorded on the recording medium 10 during scanning is read out as a change in tunnel current. Further, the probe 11 is connected to the recording medium 10 during scanning by connecting the movable contact piece of the changeover switch (SW) 12 to the erasing (E) side and connecting it to the AC m source 15. The recorded information is erased. Note that when erasing information, a voltage opposite to that during writing may be applied.

第2図は、上記した構成におけるサンプリング回路によ
ってアナログ信号をサンプリングした場合を鍔に示すも
のである。この図からも明らかなように、たとえば探針
11が記録媒体10の左端から右端方向へ走査する際の
所定のタイミング(同図(b)参照)で、情報の書込み
(同図(c)参照)、読出しく同図(d)参照)および
消去(同図(e)参照)を繰返すことにより、元信号(
同図(a)参照)の要所をサンプリング情報(同図(f
)参照)として抽出できる。すなわち、元信号の部分的
情報をトンネル電流探針11により記録媒体10上に一
時記憶させることで、マイクロSTMを使用したサンプ
リング回路が構成できる。
FIG. 2 shows a case where an analog signal is sampled by the sampling circuit having the above-described configuration. As is clear from this figure, for example, information is written (see figure (c)) at a predetermined timing (see figure (b)) when the probe 11 scans from the left end to the right edge of the recording medium 10. ), reading (see figure (d)) and erasing (see figure (e))), the original signal (
The main points of the sampling information (see figure (a)) are included in the sampling information (see figure (f)
) can be extracted as (see ). That is, by temporarily storing partial information of the original signal on the recording medium 10 using the tunneling current probe 11, a sampling circuit using a micro STM can be constructed.

また、繰返し信号の入力に対しては、探針11の走査を
入力信号に同期させることも考えられる。
Furthermore, in response to input of a repetitive signal, it is also possible to synchronize the scanning of the probe 11 with the input signal.

第3図は、上記した構成の回路をシフトレジスタ回路と
して動作させた場合を例に示すものである。この場合、
同図(a)に示す如く、書込まれた情報の前後部にそれ
ぞれダミーの情報がセットされるようになっている。そ
して、上記情報の書込み位置に対して、情報の読出し位
置が左または右にずらされる。これにより、同図(b)
に示す如く、書込み情報の左シフトまたは右シフトが可
能となる。したがって、情報の読出し位置の変更を、た
とえばクロックによってそのシフト量をカウントしてお
くことにより、任意のシフト量で情報を読出すことが可
能なシフトレジスタ回路を構成できる。
FIG. 3 shows, as an example, a case where the circuit having the above configuration is operated as a shift register circuit. in this case,
As shown in FIG. 5A, dummy information is set at the front and rear of the written information. Then, the information reading position is shifted to the left or right with respect to the information writing position. As a result, the same figure (b)
As shown in the figure, it is possible to shift the written information to the left or right. Therefore, by changing the information reading position by counting the shift amount using a clock, for example, a shift register circuit that can read information with an arbitrary shift amount can be constructed.

第4図は、第1図と同様の回路により情報反転回路を構
成した場合を例に示すものである。この場合、同図(a
)に示す如く、情報の書込みの方向と上記情報の読出し
の方向とが逆に設定される。これにより、同図(b)に
示す如く、書込み情報と読出し情報とでそれぞれの最上
位ビット(MSB)側と最下位ビット(L S B、)
側とが逆転され、結果的に情報の反転が可能となる。
FIG. 4 shows an example in which an information inverting circuit is constructed from a circuit similar to that in FIG. 1. In this case, the same figure (a
), the writing direction of information and the reading direction of the information are set opposite to each other. As a result, as shown in the same figure (b), the most significant bit (MSB) side and the least significant bit (LSB,
The sides are reversed, and as a result, information can be reversed.

上述したように、探針11の走査をプログラマブルにし
ておくことにより、サンプリング回路、シフトレジスタ
回路または情報反転回路が第1図に示した回路を共通回
路として構成できる。
As described above, by making the scanning of the probe 11 programmable, the circuit shown in FIG. 1 can be configured as a common circuit for the sampling circuit, shift register circuit, or information inversion circuit.

第5図は、マイクロSTMを用いて遅延回路を構成した
場合を例に示すものである。第5図(a)および(b)
において、20は情報を再書込み可能なt2録媒体であ
り、たとえば静電モータ1こより図示矢印方向に回転自
在に設けられている。、この記録媒体20は、トンネル
電流探針21によって情報の書込みが、トンネル電流探
針22,23゜24によって情報の読出しが、さらにト
ンネル電流探針25によって情報の消去がそれぞれ行わ
れるようになっている。
FIG. 5 shows an example in which a delay circuit is constructed using a micro STM. Figures 5(a) and (b)
20 is a t2 recording medium on which information can be rewritten, and is rotatably provided, for example, in the direction of the arrow shown by an electrostatic motor 1. In this recording medium 20, information is written by the tunnel current probe 21, information is read by the tunnel current probes 22, 23, and 24, and information is erased by the tunnel current probe 25. ing.

上記トンネル電流探針21,22,23,24゜25は
、前記記録媒体10との間の距離が常に一定に保持され
て、情報トラック2Oa上をそれぞれ走査するように配
置されている。そして、回転される記録媒体20に対し
て、それぞれの位置で情報の書込みまたは読出し、さら
には消去を行うようになっている。
The tunnel current probes 21, 22, 23, 24.degree. 25 are arranged so that the distance between them and the recording medium 10 is always kept constant, and they scan the information track 2Oa. Information is written, read, and even erased at each position on the rotating recording medium 20.

上記トンネル電流探針21は信号源26に接続されてお
り、この信号源26からの情報をトンネル電流の変化と
して前記記録媒体20上の情報トラック20aの所定位
置に書込むようになっている。
The tunneling current probe 21 is connected to a signal source 26, and information from the signal source 26 is written as a change in tunneling current at a predetermined position on the information track 20a on the recording medium 20.

上記トンネル電流探針25は交流電源27に接続されて
おり、前記記録媒体10に記録されている情報を消去す
るようになっている。
The tunneling current probe 25 is connected to an AC power source 27, and is designed to erase information recorded on the recording medium 10.

上記トンネル電流探針22.23.24は、前記書込み
用の探針21に対して、それぞれφ/4゜φ/2.<3
φ)/4の位置に配置されており、切換えスイッチ28
を介して記録情報読出し回路29と選択的に接続される
ようになっている。
The tunneling current probes 22, 23, and 24 are respectively φ/4°φ/2° with respect to the writing probe 21. <3
φ)/4 position, and the selector switch 28
It is designed to be selectively connected to the recorded information reading circuit 29 via.

しかして、この実施例の場合、切換えスイッチ28によ
って上記探針22と記録情報読出し回路29とが接続さ
れると、探針21により記録された情報がφ/4だけ遅
延されて探針22によって読出されることになる。同様
にして、探針23の場合にはφ/2だけ、探針24の場
合・には(3φ)/4だけ、それぞれ記録情報が遅延さ
れて読出される。
In this embodiment, when the probe 22 and the recorded information reading circuit 29 are connected by the changeover switch 28, the information recorded by the probe 21 is delayed by φ/4, and the information recorded by the probe 22 is delayed by φ/4. It will be read out. Similarly, the recorded information is read out with a delay of φ/2 in the case of the probe 23 and by (3φ)/4 in the case of the probe 24.

このように、読出し用の探針を配設する位置を適宜選択
することにより、情報を読出すタイミング(遅延m)を
任意に変更または設定可能な遅延回路を、上述のマイク
ロSTMにより構成できる。
In this way, by appropriately selecting the position where the reading probe is disposed, a delay circuit that can arbitrarily change or set the timing (delay m) for reading information can be constructed using the above-mentioned micro STM.

第6図は、クロック信号を備える演算回路素子の一例を
示すものである。この場合、少なくとも2本のトンネル
電流探針3.1.32を有し、その1本の探針31をク
ロック信号の読取り用として使用し、もう1本の探針3
2を情報の書込みまたは読出し、さらには消去用として
使用するものである。
FIG. 6 shows an example of an arithmetic circuit element provided with a clock signal. In this case, it has at least two tunneling current probes 3.1.32, one probe 31 of which is used for reading the clock signal and the other probe 3.1.32.
2 is used for writing or reading information, and also for erasing information.

また、記録媒体33側には、前記探針31に対応して、
°スタートビット、クロックビット、エンドビットの順
にクロック信号が設けられているとともに、前記探針3
2に対応する上記クロックビットの位置には情報書込み
領域が設けられている。
Further, on the recording medium 33 side, corresponding to the probe 31,
° A clock signal is provided in the order of a start bit, a clock bit, and an end bit, and the probe 3
An information write area is provided at the position of the clock bit corresponding to 2.

そして、上記2本の探針31.32を同時に動作させ、
探針31の走査により読取られるクロックビットにした
がって、探針32の走査中に情報書込み領域への情報の
書込みが行わ°れる。また、情報の読出しおよび情報を
消去する場合にも同様にして行われる。
Then, the two probes 31 and 32 are operated simultaneously,
According to the clock bit read by the scanning of the probe 31, information is written in the information writing area while the probe 32 is scanning. Further, information reading and erasing are performed in the same manner.

なお、情報の書込みなどを行うための探針を複数用意し
、上記スタートビットに続くクロックビットにしたがり
て複数の領域に対する情報の書込み、読出し、または消
去をパラに行うことも可能である。
Note that it is also possible to prepare a plurality of probes for writing information, etc., and write, read, or erase information in a plurality of areas in parallel according to the clock bit following the start bit.

上記したように、マイクロSTMを記録装置として使用
し、その記録媒体に情報を一時記憶させるように構成す
ることにより、情報を一時記憶させる過程を含む回路の
多くを実現できる。
As described above, by using a micro STM as a recording device and configuring the recording medium to temporarily store information, many of the circuits that include the process of temporarily storing information can be realized.

なお、上記実施例においては、マイクロSTMを用いた
一時記憶領域を有する回路としてサンプリング回路、シ
フトレジスタ回路、情報反転回路、および遅延回路を例
に説明したが、これに限らず、たとえば演算処理前段の
バッファ回路、デュアルポートRAMなども構成可能で
ある。
In the above embodiments, the sampling circuit, shift register circuit, information inverting circuit, and delay circuit are explained as examples of circuits having temporary storage areas using micro STM, but the present invention is not limited to these. Buffer circuits, dual port RAM, etc. can also be configured.

その他、この発明の要旨を変えない範囲において、種々
変形実施可能なことは勿論である。
It goes without saying that various other modifications can be made without departing from the gist of the invention.

(発明の効果) 以上、詳述したようにこの発明によれば、マイクロST
Mを記録装置として用い、この装置が備える記録媒体に
情報を一時記憶させる構成とすることにより、STMに
よる比類ない記録密度の大きさを利用して、大きな一時
記憶領域を有する回路を構成することが可能な演算回路
素子を提a(できる。
(Effects of the Invention) As detailed above, according to the present invention, the micro ST
By using M as a recording device and temporarily storing information in the recording medium provided in this device, a circuit having a large temporary storage area can be constructed by utilizing the unparalleled recording density of STM. It is possible to provide an arithmetic circuit element that is capable of

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明の一実施例を概略的に示す構成図、f
f12図はサンプリング回路の動作を説明するために示
すタイミングチャート、第3図乃至第6図はこの発明の
他の実施例を示すもので、第3図はシフトレジスタ回路
の動作を説明するために示す図、第4wJは情報反転回
路の動作を説明するために示す図、第5FllJは遅延
回路の一構成列を概略的に示す図、第6図はクロック信
号を備えて構成される演算回路素子の一例を示す図であ
る。 10.20.33・・・記録媒体、11.21゜22.
23,24,25,31.32・・・トンネル電流探針
、12.28・・・切換えスイッチ、1’;3.26・
・・信号源、14.29・・・記録情報読出し回路、1
5.27・・・交流電源。 第1図 出願人代理人 弁理士 坪井  淳 第3図 第4図 (a) (b) 第5図
FIG. 1 is a block diagram schematically showing an embodiment of the present invention, f
Figure f12 is a timing chart shown to explain the operation of the sampling circuit, Figures 3 to 6 show other embodiments of the present invention, and Figure 3 is a timing chart shown to explain the operation of the shift register circuit. 4wJ is a diagram shown to explain the operation of the information inversion circuit, 5th FllJ is a diagram schematically showing one configuration array of delay circuits, and FIG. 6 is an arithmetic circuit element configured with a clock signal. It is a figure showing an example. 10.20.33...Recording medium, 11.21°22.
23, 24, 25, 31.32... Tunnel current probe, 12.28... Changeover switch, 1'; 3.26.
... Signal source, 14.29 ... Recorded information reading circuit, 1
5.27...AC power supply. Figure 1 Applicant's representative Patent attorney Jun Tsuboi Figure 3 Figure 4 (a) (b) Figure 5

Claims (5)

【特許請求の範囲】[Claims] (1)情報を再書込み可能な記録媒体と、 この記録媒体上に前記情報をトンネル電流の変化として
一時記憶する処理手段とを具備し、前記処理手段は探針
を有し、かつこの探針および前記記録媒体間の位置関係
を変化させる走査機構を備えることを特徴とする演算回
路素子。
(1) A recording medium on which information can be rewritten, and processing means for temporarily storing the information as a change in tunnel current on the recording medium, the processing means having a probe, and the probe and a scanning mechanism that changes the positional relationship between the recording media.
(2)前記探針は、1つまたは複数であることを特徴と
する請求項(1)記載の演算回路素子。
(2) The arithmetic circuit element according to claim (1), wherein the number of probes is one or more.
(3)前記複数の探針のうち、少なくとも1つは情報の
書込み用、少なくとも1つは情報の読出し用であること
を特徴とする請求項(2)記載の演算回路素子。
(3) The arithmetic circuit element according to claim (2), wherein at least one of the plurality of probes is used for writing information, and at least one is used for reading information.
(4)前記複数の探針のうち、少なくとも1つは情報の
消去用であることを特徴とする請求項(2)または(3
)記載の演算回路素子。
(4) At least one of the plurality of probes is for erasing information.
) described arithmetic circuit element.
(5)前記複数の探針のうち、少なくとも1つはクロッ
ク信号の読取用であることを特徴とする請求項(2)ま
たは(3)記載の演算回路素子。
(5) The arithmetic circuit element according to claim 2 or 3, wherein at least one of the plurality of probes is used for reading a clock signal.
JP3276089A 1989-02-09 1989-02-14 Arithmetic circuit element Pending JPH02214045A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP3276089A JPH02214045A (en) 1989-02-14 1989-02-14 Arithmetic circuit element
US07/471,854 US5144581A (en) 1989-02-09 1990-01-29 Apparatus including atomic probes utilizing tunnel current to read, write and erase data
EP19900101836 EP0382062A3 (en) 1989-02-09 1990-01-30 Electronic circuits including atomic probe

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3276089A JPH02214045A (en) 1989-02-14 1989-02-14 Arithmetic circuit element

Publications (1)

Publication Number Publication Date
JPH02214045A true JPH02214045A (en) 1990-08-27

Family

ID=12367800

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3276089A Pending JPH02214045A (en) 1989-02-09 1989-02-14 Arithmetic circuit element

Country Status (1)

Country Link
JP (1) JPH02214045A (en)

Similar Documents

Publication Publication Date Title
US5053995A (en) Tunnel current data storage apparatus having separate lever bodies
US5036490A (en) Memory device with dual cantilever means
US5835477A (en) Mass-storage applications of local probe arrays
JP3073616B2 (en) Information processing device with multiple probes
EP0529616A2 (en) Information processing apparatus and scanning tunnel microscope
EP0382062A3 (en) Electronic circuits including atomic probe
JP2004526268A (en) Ferroelectric memory and operation method thereof
KR930000943A (en) Selective modification of individual nanometer and subnanometer structures in solid surfaces
US4722073A (en) Magnetoresistive random access cross-tie memory architecture and signal processing system
JPH02214045A (en) Arithmetic circuit element
US8031579B2 (en) Read/write transducer for a ferroelectric storage medium, and corresponding storage device and method
JP3029143B2 (en) Information playback method
EP0783748B1 (en) Mass-storage applications of local probe arrays
JP2930449B2 (en) Tracking method
JP2930454B2 (en) Recording and / or playback device
JP2997133B2 (en) Multi probe head
JPS5927030B2 (en) magnetic bubble device
JP4054049B2 (en) Ferroelectric information storage device and information storage / reproduction method
JP3023901B2 (en) Information recording / reproducing device
JPH09134552A (en) Tracking method and memory apparatus
JP2942011B2 (en) Information storage device
KR100455270B1 (en) A tip chip and its array for recording/reading of high data storage medium and a driving method thereof
JPH04129044A (en) Information read and/or input device
JP2003188355A (en) Semiconductor integrated circuit
JPH04223203A (en) Cantilever type probe and information processing device and method using it