JPH02197919A - Rotator and shifter dealing with different sizes - Google Patents

Rotator and shifter dealing with different sizes

Info

Publication number
JPH02197919A
JPH02197919A JP1795489A JP1795489A JPH02197919A JP H02197919 A JPH02197919 A JP H02197919A JP 1795489 A JP1795489 A JP 1795489A JP 1795489 A JP1795489 A JP 1795489A JP H02197919 A JPH02197919 A JP H02197919A
Authority
JP
Japan
Prior art keywords
rotator
output
data
shift amount
shift
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1795489A
Other languages
Japanese (ja)
Inventor
Hiroyuki Miyazaki
宮崎 浩幸
Tokuzo Kiyohara
督三 清原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP1795489A priority Critical patent/JPH02197919A/en
Publication of JPH02197919A publication Critical patent/JPH02197919A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To obtain an excellent shifter which has a structure containing the constant bit width with high rule properties and is suited to an LSI by preparing an input data copying device and a rotator which performs the rotation with the fixed bit width. CONSTITUTION:A rotator contains an input data copying device 23 which copies the valid data on the LSB (lower rank) side to the MSB (higher rank) side based on the inputted data size, a rotator 28 which performs the rotation with the fixed width, and a shift amount qualifying device 25 which controls the rotator 28. In such a constitution, the valid data is copied to the MSB side and therefore this copied data is circulated to the LSB side from the MSB side. Thus the data can be rotated with use of the same hardware and the same control method regardless of the valid quantity of input data.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、情報処理装置内において、固定ビット巾のロ
ーテータによってローテートを行う異種サイズローテー
タに関するものである。
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a rotator of different sizes that performs rotation by a rotator with a fixed bit width in an information processing device.

また前記異種サイズローテータを用いて、ローテート、
論理シフト、算術シフト、マスク演算を行うシックに関
するものである。
Also, using the different size rotators, rotate,
It is concerned with chics that perform logical shifts, arithmetic shifts, and mask operations.

従来の技術 以下に従来のローテータについて説明する。Conventional technology A conventional rotator will be explained below.

第4図は従来のローテータを示すものである。FIG. 4 shows a conventional rotator.

第4図において、1は入力データ、2はシフト量を示す
制御線、3はローテータで、内部は4〜8のそれぞれ1
.2,4,8.16ビツトの循環器から構成され、各循
環器の組み合せによって0〜31ビツトのローテートを
行う。
In Fig. 4, 1 is the input data, 2 is the control line indicating the shift amount, 3 is the rotator, and internally there are 1 each of 4 to 8.
.. It consists of 2, 4, and 8.16 bit circulators, and rotates between 0 and 31 bits depending on the combination of each circulator.

9はローテータの出力である。9 is the output of the rotator.

各循環器の1ビツト構成を第6図(a)に示す。The 1-bit configuration of each circulator is shown in FIG. 6(a).

10.11は入力データまたは、上位段循環器の出力で
、12のマルチプレクサは130制御線によって、その
段のローテートを行うか否かを指示され、10.11を
選択して、14よジローテートした値又はローテートを
行わない値を出力する。
10.11 is the input data or the output of the upper stage circulator, and the multiplexer 12 is instructed by the 130 control line whether or not to rotate that stage, selects 10.11, and gyrotates by 14. Outputs the rotated value or the value without rotation.

発明が解決しようとする課題 しかしながら、上記の構成では、各循環器のビット巾に
対して、入力データの有効ビット数が小さい入力データ
に関しては、各循環器のマルチプレクサが2人力だけで
は、正しい結果を得ることが出来ない。
Problems to be Solved by the Invention However, with the above configuration, when the input data has a small number of effective bits compared to the bit width of each circulator, correct results cannot be obtained if the multiplexer of each circulator is operated by only two people. I can't get it.

第4図において、入力データおよび、各循環器の最大ビ
ット巾を32ビツトとす。。この構成に対して、入力デ
ータの有効なビット数が8ビツトであり、MSB側24
ピットに不定な値を持つデータ、第6図伽)15が入力
され、nピット左方向にローテートを行う場合、出力は
16となシ、MSB側の不定な値がLSB側にローデー
トされ、出力される。
In FIG. 4, the input data and the maximum bit width of each circulator are assumed to be 32 bits. . For this configuration, the valid number of bits of input data is 8 bits, and the MSB side is 24 bits.
Data with an undefined value in the pit (Figure 6) 15 is input, and if the n pit is rotated to the left, the output is 16, the undefined value on the MSB side is loaded to the LSB side, and the output is be done.

以上の様に、入力データのビット巾と、各循環器のビッ
ト巾に対して、より小さなサイズのデータのローテート
を実行するためには、各循環器は12の様な2人力のマ
ルチプレクサではなく、対応する入力データサイズ分の
多入力マルチプレクサでなければならないのでゲート数
および配線の増加が発生するという課題を有していた。
As mentioned above, in order to rotate data of a smaller size with respect to the bit width of the input data and the bit width of each circulator, each circulator should not be a two-man multiplexer like 12. However, since the multi-input multiplexer must correspond to the corresponding input data size, the number of gates and wiring increases.

本発明は、上記従来の課題を解決するもので、ハードウ
ェアを大巾に増加することなく、サイズの異なるデータ
のローテートを行うことのできるローテータおよび前記
ローテータを用いたシックを提供することを目的とする
The present invention solves the above-mentioned conventional problems, and aims to provide a rotator that can rotate data of different sizes without significantly increasing the hardware, and a chic device using the rotator. shall be.

課題を解決するための手段 この目的を達成するために、本発明のローテータは入力
データのサイズによシ、LSB側の有効なデータをMS
B側に複写する入力データ複写装置と固定中のローテー
トを行うローテータと、ローテータを制御するシフト量
修飾装置の構成を有している。またローテート以外のシ
フト演算を行うシフタは、前記異種サイズ対応ローテー
タとシフト量に対応したパターン発生装置および、シフ
トの種類に対応した論理演算を行う、論理演算装置の構
成を有している。
Means for Solving the Problems To achieve this object, the rotator of the present invention converts valid data on the LSB side into MS, depending on the size of input data.
It has the configuration of an input data copying device for copying to the B side, a fixed rotator for rotating, and a shift amount modification device for controlling the rotator. Further, the shifter that performs a shift operation other than rotation has the configuration of the rotator corresponding to different sizes, a pattern generation device corresponding to the shift amount, and a logical operation device that performs a logical operation corresponding to the type of shift.

作  用 この構成によって、有効なデータが、MSB側に複写さ
れるため、複写された有効なデータがMSB側からLS
B側に循環され、入力データの有効な量にかかわりなく
、同一のハードウェアおよび制御方法で、データのロー
チー[を行う事ができる。
Effect With this configuration, valid data is copied to the MSB side, so the copied valid data is transferred from the MSB side to the LS
Regardless of the effective amount of input data that is circulated to the B-side, the same hardware and control method can perform the lowchieing of the data.

また異種サイズ対応ローテータを用いたシフタも同様に
、シフト演算を行う事ができる。
In addition, a shifter using rotators compatible with different sizes can similarly perform shift operations.

実施例 以下、本発明の一実施例について、図面を参照しながら
説明する。
EXAMPLE Hereinafter, an example of the present invention will be described with reference to the drawings.

第1図は、本発明の第1の実施例における異種サイズ対
応ローテータを使用したシックを示すものである。
FIG. 1 shows a sickle using rotators compatible with different sizes in a first embodiment of the present invention.

第1図において、2oは入力データ、21は入力データ
の有効ビット数を示すサイズ、22はロー−テートする
シフト量、23は入力データ複写装置、24は入力デー
タ複写装置23の出力、26はシフト量修飾装置、26
.27はシフト量修飾装置の出力、28はローテータ、
29はローテータの出力、3oはパターン発生装置、3
1はパターン発生装置の出力、32は論理演算装置、3
3は論理演算装置32の出力、34は論理演算の種類を
示す制御線、36はシフトの種類を示す制御線である。
In FIG. 1, 2o is the input data, 21 is the size indicating the number of effective bits of the input data, 22 is the shift amount to be rotated, 23 is the input data copying device, 24 is the output of the input data copying device 23, and 26 is the output of the input data copying device 23. Shift amount modification device, 26
.. 27 is the output of the shift amount modifier, 28 is the rotator,
29 is the output of the rotator, 3o is the pattern generator, 3
1 is the output of the pattern generator, 32 is the logical operation device, 3
3 is an output of the logic operation device 32, 34 is a control line indicating the type of logic operation, and 36 is a control line indicating the type of shift.

本実施例において入出力データおよびローテータのビッ
ト巾は32ビツトとする。
In this embodiment, the bit width of input/output data and the rotator is 32 bits.

上記のように構成されたシフトについて、以下その動作
を説明する。
The operation of the shift configured as described above will be explained below.

入力信号21.22および36により、8ビツトの入力
データに対し、左にn (Q(n(8)ビット論理シフ
トを指示されると、23の入力データ複写装置はLSB
側の1バイトをMSB側1バイトに複写し、24より出
力する(第2図(a))。
When input signals 21, 22 and 36 instruct a logic shift of n(8) bits to the left for 8-bit input data, the input data copying device 23 converts the LSB
1 byte on the MSB side is copied to 1 byte on the MSB side and output from 24 (FIG. 2(a)).

シフト量修飾装置26は、パターン発生装置30および
ローテータ28にシフト量nを26によって指示する。
The shift amount modification device 26 instructs the pattern generation device 30 and the rotator 28 to shift the amount n using 26.

ローテータは入力24をnビット左に循環した値29を
パターン発生装置はLSBよりnビット0.残りのビッ
トを1にしたバタン31を出力する。
The rotator outputs a value 29 which rotates the input 24 to the left by n bits, and the pattern generator outputs the value 29 from the LSB by n bits 0. A button 31 with the remaining bits set to 1 is output.

シフトの種類が論理シフトの時には、シフト量修飾装置
26は、論理演算装置32に対して(パターン発生装置
出力) and (循環装置出力)という演算を行う事
を34によって指示し、論理演算装置32は31人力a
nd 29人力の演算を行う事によって8ビツトデータ
のnビット論理シフトした結果33を出力する(第2図
(b))。
When the type of shift is a logical shift, the shift amount modification device 26 instructs the logical operation device 32 to perform the operation (pattern generator output) and (circulation device output) through 34, and the logical operation device 32 is 31 man power a
By performing 29 manual calculations, the 8-bit data is logically shifted by n bits and the result 33 is output (FIG. 2(b)).

同様にして、シフトの種類がローテートの時は、シフト
量修飾装置26は論理演算装置32に対して、ローテー
タ出力選択行う事を34によって指示し、論理演算装置
32は、29の入力をそのまま出力することによってロ
ーテートした結果を得ることができる。
Similarly, when the type of shift is rotate, the shift amount modification device 26 instructs the logic operation device 32 to select the rotator output through 34, and the logic operation device 32 outputs the input of 29 as it is. By doing this, you can get rotated results.

論理シフト、算術シフトにおいて、シフト量がデータ長
よりも大きい場合は、シフト結果として全ビット0また
は全ビットにサインビットを拡張するという仕様に対応
するため、シフト量修飾装置でシフト量と、データ長の
比較を行う。
In logical shifts and arithmetic shifts, if the shift amount is larger than the data length, the shift result is all bits 0 or all bits are extended with sign bits. Compare length.

算#iシフトにおいて、次の様な仕様 0シフト量≧データ長(左シフト) :全ビット0 0シフト量≦データ長(右シフト) ;全ビットサイン 0それ以外の時    :通常のシフトがあった場合に
は、シフト量修飾装置において比較を行い、シフト量≧
データ長の時は、論理演算装置に対して、全ビット0出
力を指示し、シフト量≦データ長の時はデータのサイン
ビットが0の時は全ビット0出力をサインビットが1の
時は全ビット1出力を指示する。
In calculation #i shift, the following specifications: 0 shift amount ≧ data length (left shift): all bits 0 0 shift amount ≦ data length (right shift); all bits sign 0 Otherwise: normal shift. In this case, the shift amount modification device performs a comparison and determines that the shift amount ≧
When the data length is specified, the logic unit is instructed to output all bits 0, and when the shift amount ≦ data length, when the sign bit of the data is 0, all bits are 0 output, and when the sign bit is 1, the output is 0. Instructs all bits to be output as 1.

シフト量修飾装置は20の入力線によシ、データのサイ
ンビットを入力している。
The shift amount modifying device inputs the sign bit of the data through 20 input lines.

シフト量修飾装置におけるデータ長とシフト量の比較は
以下の様な方法で行う。
The data length and shift amount in the shift amount modification device are compared in the following manner.

シフト量の入力22が8ビツトで2の補数表現で入力さ
れるとすると、シフト量をデータ長により3つのグル−
プに分ける。
Assuming that the shift amount input 22 is 8 bits and is input in two's complement representation, the shift amount is divided into three groups depending on the data length.
Divide into groups.

第3図(a)はデータ長が8ビツトの場合で、ビット7
〜ビツト4がHI、ビット3がMID、ビット2〜ビツ
ト0がLとする。データ長が16ビツト、32ビツトの
時も、第3図Φ) 、 (C)の通り、HI 、MID
、Lという3つのグループに分類する。
Figure 3(a) shows the case where the data length is 8 bits, and bit 7
~Bit 4 is HI, bit 3 is MID, and bits 2 to 0 are L. When the data length is 16 bits or 32 bits, as shown in Fig. 3 Φ), (C), HI, MID
, L.

シフト数≧データ長となるのは MSB(ビット7)=Oand ((HI=オールO)     or (MID=1   ang  L + オールO))の
条件を満たす時であり、シフト数≦データ長となるのは
、 MSB=1   and (HI   ヘ オールOor MID  =  Oor (HI、、、オー/L/1  and  MID=1 
 and  L=オール0))の条件を満たす時である
The number of shifts≧data length is satisfied when the condition of MSB (bit 7)=Oand ((HI=all O) or (MID=1 ang L + all O)) is satisfied, and the number of shifts≦data length. MSB=1 and (HI Heor Oor MID=Oor (HI,,, O/L/1 and MID=1
and L=all 0)) is satisfied.

この様に、シフト量をデータ長に対応して注目するビッ
トを変える事によって、データ長に対応した8ビツト、
16ピツト、32ビツト用のシフト量の比較装置を持つ
必要がなくなる。
In this way, by changing the shift amount and the bits of interest according to the data length, 8 bits corresponding to the data length,
There is no need to have a shift amount comparing device for 16 pits and 32 bits.

またビットフィールドの操作を行うための上位側nビッ
ト、または下位側nビットのマスク演算を行う時は、2
0よリマスクされるデータ、21より有効データ長22
よリマスクするビット量、35よシ上位側または下位側
のマスク演算を指示する。
Also, when performing a mask operation on the upper n bits or the lower n bits for bit field operations, 2
Data to be remasked from 0, effective data length from 21 to 22
The amount of bits to be re-masked is 35, which instructs a mask operation on the upper or lower side.

これによりシフト量修飾装置26は、パターン発生装置
3oに対してLSBg111nビットoを出力するパタ
ンを発生させる指示を27より送出する。
As a result, the shift amount modification device 26 sends an instruction to the pattern generation device 3o from 27 to generate a pattern that outputs the LSBg111n bits o.

ローテータ28に対してハ、入力データをローデートせ
ずに出力するよう、0ビツトローテートを26より指示
する。
The rotator 28 is instructed by the 26 to rotate 0 bits so as to output the input data without loading it.

これによシバターン発生装置30の出力31は通常のシ
フトの時と同じ下位側にnビットが′0”、残りの上位
側1のパターンとな9、循環装置の出力28は入力デー
タ24をそのまま出力する。論理演算装置32への制御
線は、下位側nビットマスクの時(パターン発生装置出
力) @nd (ローテータ出力)を指示し、論理演算
装置32の出力33ヂ は、入力≠−夕の下位側nビットがマスクされたものと
なる。また上位32−nビットマヌクの時出力)を指示
することによって、論理演算装置32の出力33は、入
力データの上位側32−nビットが0にマスクされたも
のとなる。
As a result, the output 31 of the Shibata turn generator 30 has the same pattern as the normal shift, with n bits on the lower side being '0' and the remaining upper side 1, and the output 28 of the circulation device is the input data 24 as it is. The control line to the logical operation device 32 indicates @nd (rotator output) when the lower n bits are masked (pattern generator output), and the output 33 of the logical operation device 32 is input ≠ − evening. The lower n bits of the input data are masked.In addition, by instructing the upper 32-n bits to be output when the upper 32-n bits are masked, the output 33 of the logical operation unit 32 is such that the upper 32-n bits of the input data are set to 0. It will be masked.

発明の効果 以上のように本発明は、入力データ複写装置と、固定巾
ローテータとを設ける革によって、ビット中が一定で規
則性の高い構造になシ、LSI向きの優れたシックを実
現できる。
Effects of the Invention As described above, the present invention has a structure in which the input data copying device and the fixed width rotator are provided, so that the inside of the bit is constant and has a highly regular structure, and an excellent thickness suitable for LSI can be realized.

またハードウェアを断加する事なく、有効ビット数の異
なる入力データに対して異種サイズシフトを実現できる
In addition, different size shifts can be realized for input data with different numbers of effective bits without adding any hardware.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の第1の実施例における異種サイズ対応
ローテータとこれを用いたシフFの構成図、第2図は本
発明の第1の実施例におけるシフト動作の説明図、第3
図は本発明の第1の実施例におけるシフト量修飾装置の
シフト量とデータサイズの比較の説明図、第4図は従来
の循環装置の構成図、第6図(a)は従来の循環装置内
部の構成図、第6図伽〕は従来の循環装置の循環動作の
説明図である。 1・・・・・・入力データ、2・・・・・・シフト量を
示す制御線、3・・・・・・ローテータ、4,5,6,
7.8・・・・・・ビット循環器、9・・・・・・出力
データ、10.11・・・・・・入力データ、12・・
・・・・マルチプレクサ、13・・・・・・ローテート
を指示する制御線、14・・・・・・マルチプレクサの
出力、16・・・・・・ローテータへの入力データ、−
516・・・・・・ローテータの出力データ、20・・
・・・・入力データ、21・・・・・・入力データのサ
イズ、22・・・・・・シフト量、23・・・・・・入
力データ複写装置、24・・・・・・入力データ複写装
置の出力、25・・・・・・シフト量修飾装置、26.
27・・・・・・シフ[量修飾装置の出力、28・・・
・・・ローテータ、29・・・・・・ローテータの出力
、30・・・・・・パターン発生装置、11・・・・・
・パターン発生装置の出力、32・・・・・・論理演算
装置、33・・・・・・論理演算装置の出力、34・・
・・・・論理演算の種類を示す制御線、36・・・・・
・制御線。 代理人の氏名 弁理士 粟 野 重 孝 ほか1名第1
図 第 図 第 図 82ノ シ7トp 第 図 ID ム (bン (C〕 z ID 第 図 (λ〕 (b)
FIG. 1 is a configuration diagram of a rotator compatible with different sizes and a shift F using the same in a first embodiment of the present invention, FIG. 2 is an explanatory diagram of a shift operation in the first embodiment of the present invention, and FIG.
The figure is an explanatory diagram of a comparison of the shift amount and data size of the shift amount modification device in the first embodiment of the present invention, FIG. 4 is a configuration diagram of a conventional circulation device, and FIG. 6(a) is a conventional circulation device. The internal configuration diagram in FIG. 6 is an explanatory diagram of the circulation operation of a conventional circulation device. 1... Input data, 2... Control line indicating shift amount, 3... Rotator, 4, 5, 6,
7.8... Bit circulator, 9... Output data, 10.11... Input data, 12...
...Multiplexer, 13... Control line for instructing rotation, 14... Output of multiplexer, 16... Input data to rotator, -
516...Rotator output data, 20...
... Input data, 21 ... Input data size, 22 ... Shift amount, 23 ... Input data copying device, 24 ... Input data Output of copying device, 25...shift amount modification device, 26.
27...Schiff [output of quantity modifier, 28...
... Rotator, 29 ... Rotator output, 30 ... Pattern generator, 11 ...
- Output of pattern generator, 32...Logic operation device, 33...Output of logic operation device, 34...
...Control line indicating the type of logical operation, 36...
・Control line. Name of agent: Patent attorney Shigetaka Awano and 1 other person 1st
Figure Figure Figure 82 Noshi7 Topp Figure ID M(bn(C)) z ID Figure (λ) (b)

Claims (2)

【特許請求の範囲】[Claims] (1)データを入力する第1の入力線と、シフト量を示
す第2の入力線と、前記第1の入力線の有効なデータサ
イズを示す第3の入力線と、前記第1、第2、第3の入
力線を入力し、シフトの指示を行うシフト量修飾装置と
、前記第1の入力線および前記第3の入力線を入力し、
前記第1の入力線のLSB(下位)側のデータをMSB
(上位)側に複写するデータ複写装置と、前記複写装置
の出力および前記シフト量修飾装置の第1の制御線を入
力とし、固定ビット巾によるローテートを行うローテー
タと、前記ローテータの出力である第1の出力線とを備
えた事を特徴とする異種サイズ対応ローテータ。
(1) A first input line for inputting data, a second input line for indicating the amount of shift, a third input line for indicating the effective data size of the first input line, and 2. A shift amount modification device inputting a third input line and instructing a shift; inputting the first input line and the third input line;
The data on the LSB (lower) side of the first input line is MSB.
a data copying device that copies data to the (upper) side; a rotator that receives the output of the copying device and the first control line of the shift amount modification device as inputs and performs rotation with a fixed bit width; A rotator compatible with different sizes, characterized by being equipped with 1 output line.
(2)請求項1記載の異種サイズ対応ローテータと、シ
フト量修飾装置に対して、シフトの種類を示す第4の入
力線と、前記シフト量修飾装置の出力する第2の制御線
を入力し、特定のビットパターンを発生するパターン発
生装置と、前記異種サイズ対応ローテータの出力と、前
記パターン発生装置の出力および、前記シフト量修飾装
置の第3の制御線を入力し、前記パターン発生装置と、
前記異種サイズ対応ローテータの出力との間で論理演算
を行う論理演算装置と、前記論理演算装置の出力線とを
備えたことを特徴とするシフタ。
(2) A fourth input line indicating the type of shift and a second control line output from the shift amount modification device are inputted to the rotator corresponding to different sizes and the shift amount modification device according to claim 1. , a pattern generation device that generates a specific bit pattern, the output of the rotator compatible with different sizes, the output of the pattern generation device, and the third control line of the shift amount modification device are inputted, and the pattern generation device and ,
A shifter comprising: a logic operation device that performs a logic operation with the output of the rotator corresponding to different sizes; and an output line of the logic operation device.
JP1795489A 1989-01-27 1989-01-27 Rotator and shifter dealing with different sizes Pending JPH02197919A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1795489A JPH02197919A (en) 1989-01-27 1989-01-27 Rotator and shifter dealing with different sizes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1795489A JPH02197919A (en) 1989-01-27 1989-01-27 Rotator and shifter dealing with different sizes

Publications (1)

Publication Number Publication Date
JPH02197919A true JPH02197919A (en) 1990-08-06

Family

ID=11958152

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1795489A Pending JPH02197919A (en) 1989-01-27 1989-01-27 Rotator and shifter dealing with different sizes

Country Status (1)

Country Link
JP (1) JPH02197919A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2914447A1 (en) * 2007-03-28 2008-10-03 St Microelectronics Sa ELECTRONIC DATA SHIFTING DEVICE PARTICULARLY FOR ENCODING / DECODING WITH LDPC CODE
JP2009512090A (en) * 2005-10-17 2009-03-19 フリースケール セミコンダクター インコーポレイテッド High speed rotator with embedded masking and method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009512090A (en) * 2005-10-17 2009-03-19 フリースケール セミコンダクター インコーポレイテッド High speed rotator with embedded masking and method
FR2914447A1 (en) * 2007-03-28 2008-10-03 St Microelectronics Sa ELECTRONIC DATA SHIFTING DEVICE PARTICULARLY FOR ENCODING / DECODING WITH LDPC CODE

Similar Documents

Publication Publication Date Title
EP0233635B1 (en) Variable shift-count bidirectional shift control circuit
US5497341A (en) Sign-extension of immediate constants in an ALU using an adder in an integer logic unit
KR100348950B1 (en) Data processing device
KR100348952B1 (en) Data processing device
JPH0479013B2 (en)
JPH06236252A (en) Leading-zero two-stage and multistage detection unit for detection of number of leading zeros in mantissa part of floating-point number, floating-point left-shift mantissa normalization unit and method for detection of number of leading zeros
JPH0431411B2 (en)
JP3512216B2 (en) Apparatus and method for adding and subtracting thermometer coded data
JPS5811652B2 (en) Arithmetic unit
US4905178A (en) Fast shifter method and structure
EP0356996A2 (en) Digital division circuit using N/2-Bit subtractor for N subtractions
JPH02197919A (en) Rotator and shifter dealing with different sizes
US5991786A (en) Circuit and method for shifting or rotating operands of multiple size
EP0044450B1 (en) Digital adder circuit
JPH076023A (en) Mantissa addition system for floating-point adder
JPS5979495A (en) Shift circuit
US6675182B1 (en) Method and apparatus for performing rotate operations using cascaded multiplexers
US6122651A (en) Method and apparatus for performing overshifted rotate through carry instructions by shifting in opposite directions
US6683530B1 (en) Method and apparatus for performing a floating point compare operation
JPS595344A (en) Parallel shifting circuit
JPH07118654B2 (en) Arithmetic unit
JPH02213938A (en) Arithmetic unit
JPS62219027A (en) Carry look-ahead circuit
JPH05216623A (en) Digital-limit checking system
JP3693748B2 (en) OR gate with controllable width