JPH0219633B2 - - Google Patents

Info

Publication number
JPH0219633B2
JPH0219633B2 JP59025751A JP2575184A JPH0219633B2 JP H0219633 B2 JPH0219633 B2 JP H0219633B2 JP 59025751 A JP59025751 A JP 59025751A JP 2575184 A JP2575184 A JP 2575184A JP H0219633 B2 JPH0219633 B2 JP H0219633B2
Authority
JP
Japan
Prior art keywords
current
fluxon
stop
line
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP59025751A
Other languages
Japanese (ja)
Other versions
JPS60170275A (en
Inventor
Shigeki Sakai
Hiroshi Akaho
Hisao Hayakawa
Akihiko Yagi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Agency of Industrial Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency of Industrial Science and Technology filed Critical Agency of Industrial Science and Technology
Priority to JP59025751A priority Critical patent/JPS60170275A/en
Publication of JPS60170275A publication Critical patent/JPS60170275A/en
Priority to US07/045,152 priority patent/US4749888A/en
Publication of JPH0219633B2 publication Critical patent/JPH0219633B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00Superconducting devices
    • H10N60/10Junction-based devices
    • H10N60/12Josephson-effect devices

Landscapes

  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Description

【発明の詳細な説明】 本発明は、ジヨゼフソン接合デバイスに関し、
殊に、ジヨゼフソン線路中を走行するフラクソン
を利用することにより、各種のデジタル機能を営
むことのできるジヨゼフソン線路デバイスに関す
る。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a Josephson junction device,
In particular, the present invention relates to a Josephson track device that can perform various digital functions by using fluxons running on the Josephson track.

近年、極低温エレクトロニクスの発展が目覚ま
しく、特にジヨゼフソン接合デバイスはその高速
性、低消費電力の故に将来的なデジタル機能デバ
イスとして大いに期待されている。
In recent years, the development of cryogenic electronics has been remarkable, and Josephson junction devices in particular are highly anticipated as future digital functional devices due to their high speed and low power consumption.

然し、これまで開発されてきたジヨゼフソン・
デバイスは、接合両端に電圧の発生する電圧状
態、即ち接合を形成する超伝導体間にあつて巨視
的な波動関数の位相差が回り続けている状態を論
理“0”または“1”のいづれか一方に対応付
け、そうでない状態、即ち零電圧状態を他方の論
理値に対応付けていた。そのため、半導体デバイ
スに比べれば確かに消費電力は小さいものの、究
極的な所まで低消費電力化に成功しているとは必
ずしも言えなかつた。
However, the Josephson
The device defines a voltage state in which a voltage is generated across the junction, that is, a state in which the phase difference of the macroscopic wave function continues to rotate between the superconductors forming the junction, as either logic "0" or "1". The other state, that is, the zero voltage state, was associated with the other logical value. Therefore, although their power consumption is certainly lower than that of semiconductor devices, it cannot necessarily be said that they have succeeded in reducing power consumption to the ultimate level.

本発明はこの点に鑑みて成されたもので、従来
のジヨゼフソン・デバイスとは異なる新たな動作
原理により、極限的なまでの低消費電力化の可能
性を有し、且つ、同期発振機能、分周機能、カウ
ンタ機能、論理積及び論理和機能やインバータ機
能、そして更には全加算機能、メモリ機能等々、
多くのデジタル機能を実現するデバイスを組むの
に最適なデバイス基本構造体としてのジヨゼフソ
ン・デバイスを提供せんとするものである。
The present invention has been made in view of this point, and has the possibility of extremely low power consumption due to a new operating principle different from that of conventional Josefson devices, and has a synchronous oscillation function. Frequency division function, counter function, logical product and logical sum function, inverter function, and even full addition function, memory function, etc.
The objective is to provide a Josephson device as a basic device structure that is ideal for assembling devices that realize many digital functions.

ジヨゼフソン接合は、その一辺の長さがジヨゼ
フソン侵入長λJより長い場合、一定の条件下で当
該接合を流れる渦状の電流状態が発生、存在し、
然もその電流状態部分が高速で移動可能になるこ
とが知られている。
When the length of one side of a Josephson junction is longer than the Josephson penetration length λ J , a vortex-like current state that flows through the junction occurs and exists under certain conditions.
However, it is known that the current state portion can be moved at high speed.

即ち、第1図Aに示すように、一対の超伝導体
2,3と接合部4とから成り、一辺の長さlがジ
ヨゼフソン侵入長λJより四倍程度以上長く、且
つ、他の一辺の長さ(線路幅)wがλJより小さく
て、全体として見ると一次元方向に長いジヨゼフ
ソン接合においては、内部に渦電流状態部分aが
存在でき、この部分aに局在した磁場Hが存在し
得る。こうしたジヨゼフソン接合は、特にジヨゼ
フソン線路と呼ばれている。
That is, as shown in FIG. 1A, it consists of a pair of superconductors 2 and 3 and a junction 4, and the length l of one side is about four times longer than the Josephson penetration depth λ J , and the length l of the other side In a Josephson junction whose length (line width) w is smaller than λ J and which is long in one dimension when viewed as a whole, an eddy current state part a can exist inside, and the magnetic field H localized in this part a is It can exist. Such a Josephson junction is especially called a Josephson line.

第1図Bはこうしたジヨゼフソン線路の長さ方
向を横軸に採り、磁場Hの局在する様子を示した
ものである。渦電流の空間的広がりも磁場の広が
りと同程度であり、その大きさはλJ〜4λJ程度で
ある。
FIG. 1B shows the localization of the magnetic field H, with the length direction of the Josephson line taken as the horizontal axis. The spatial spread of the eddy current is also comparable to the spread of the magnetic field, and its magnitude is about λ J to 4λ J.

第1図Aにおいて、渦電流がそのループ上では
十分に減衰したようなループbを採ると、このル
ープを通過する全磁束は量子化され、一磁束量子
Φ0(2.07×10-15Wb)に等しくなる。そして、こ
の量子化された渦電流状態は、ジヨゼフソン線路
中にあつて一個の粒子のように挙動するので、フ
ラクソンと呼ばれる。
In Figure 1A, if loop b is chosen in which the eddy current is sufficiently attenuated, the total magnetic flux passing through this loop is quantized, and one magnetic flux quantum Φ 0 (2.07×10 -15 Wb) is equal to This quantized eddy current state is called a fluxon because it behaves like a single particle in the Josefson line.

また、上記のように、全磁束がΦ0に等しいと
いうことは、フラクソンの存在する部分での位相
差のひねりが丁度2πになつていることに対応す
る。従つて、このように位相差が2πと究極的に
小さい量であるフラクソンを情報の担体として利
用すれば、消費電力の極めて小さいデバイスが構
成できることが示唆される。
Furthermore, as mentioned above, the fact that the total magnetic flux is equal to Φ 0 corresponds to the fact that the twist of the phase difference in the part where the fluxon exists is exactly 2π. Therefore, it is suggested that if fluxons, which have an ultimately small phase difference of 2π, are used as information carriers, a device with extremely low power consumption can be constructed.

先にも述べたように、フラクソンはジヨゼフソ
ン線路中を移動することができ、その移動に伴つ
て生じる電圧により準粒子電流が流れ、漸次エネ
ルギを失つて移動速度が低下して行く。然し、第
1図A中に併示のように、矢印c方向に沿う適当
なバイアス電流を与えると、当該フラクソンにエ
ネルギを与えることができ、移動速度を意図的に
増すこともできる。また、逆に、磁束とバイアス
電流との間に生ずるローレンツ力により、矢印c
とは逆方向の電流を与えると、これは制動電流と
なり、フラクソンの移動速度を意図的に低下させ
ることもできる。
As mentioned earlier, fluxons can move in the Josefson line, and the voltage generated as they move causes a quasi-particle current to flow, gradually losing energy and slowing down the movement. However, as shown in FIG. 1A, by applying an appropriate bias current along the direction of arrow c, energy can be given to the fluxon, and the moving speed can be intentionally increased. Conversely, due to the Lorentz force generated between the magnetic flux and the bias current, the arrow c
If a current is applied in the opposite direction, this becomes a braking current, and the moving speed of the fluxon can be intentionally reduced.

一方、こうしたフラクソンの移動速度の上限
は1/(LC)1/2で与えられる。ここでLはジヨゼ
フソン線路の単位長当たりのインダクタンスであ
り、Cは同じくジヨゼフソン線路の単位長当たの
電気容量である。第1図Aの構成で接合部4が絶
縁膜で構成されているジヨゼフソン線路において
は、フラクソンの移動速度上限は少なくとも真
空中の光速(約3.0×108m/sec)の数十分の一
程度は確保でき、極めて高速である。
On the other hand, the upper limit of the movement speed of these fluxons is given by 1/(LC) 1/2 . Here, L is the inductance per unit length of the Josephson line, and C is the electric capacitance per unit length of the Josephson line. In the Josefson line with the configuration shown in Figure 1A, in which the joint 4 is made of an insulating film, the upper limit of fluxon movement speed is at least several tenths of the speed of light in vacuum (approximately 3.0 x 10 8 m/sec). It is possible to ensure a certain degree of accuracy and is extremely fast.

尚、こうしたジヨゼフソン線路の性質は、第1
図Cに示すように一方の超伝導体3が他方よりも
大きな面積を有していても、また第1図Dに示す
ように全体的に湾曲乃至変形していても、共に変
わることなく発現する。
Furthermore, these characteristics of the Josephson line are based on the first
Even if one superconductor 3 has a larger area than the other as shown in Figure C, or is curved or deformed as a whole as shown in Figure 1D, the expression remains unchanged. do.

本発明は、こうしたジヨゼフソン線路を一つの
構成要素として利用するもので、既述した目的を
達成するため、一対の超伝導体とその間の接合部
とから成るジヨゼフソン線路の長さ方向両端を互
いに電気的に接続して成るジヨゼフソン線路ルー
プと;上記ループを形成する上記ジヨゼフソン線
路の少なくとも一部位に設けたフラクソン停止部
と;上記ループを形成するジヨゼフソン線路に接
続し、上記フラクソンの挙動を制御する電流源
と;上記ジヨゼフソン線路に接続し、上記フラク
ソンから出力電流を受取ることのできる出力回路
と;から少なくとも構成したジヨゼフソン線路デ
バイスを提供するものである。
The present invention utilizes such a Josephson line as one component, and in order to achieve the above-mentioned object, both longitudinal ends of the Josephson line, which are made up of a pair of superconductors and a joint between them, are electrically connected to each other. a fluxon stop section provided at at least a portion of the Josephson line forming the loop; a current connected to the Josephson line forming the loop and controlling the behavior of the fluxon; and an output circuit connected to the fluxon line and capable of receiving an output current from the flaxon line.

本発明によるジヨゼフソン線路デバイスの最も
原理的乃至基本的な実施例の物理的構成は第2図
Aにて示すことができる。
The physical structure of the most basic embodiment of the Josefson line device according to the present invention can be shown in FIG. 2A.

このデバイス10の物的な構成に就き、先づ説
明すると、一対の超伝導体2,3の間に接合部4
を挟んで成るジヨゼフソン線路1があり、両超伝
導体の長さ方向の各一端部6,7間には、フラク
ソン発生用の電流Ieを当該線路端部に供給する電
流源18が接続される一方で、他端部11,12
間には、当該端部に走行してきたフラクソンから
電流を取出すことのできる負荷抵抗等の出力回路
17が接続されている。
Regarding the physical configuration of this device 10, first of all, a junction 4 between a pair of superconductors 2 and 3 will be explained.
There is a Josefson line 1 sandwiching the two superconductors, and a current source 18 is connected between each end 6, 7 in the longitudinal direction of both superconductors to supply a current Ie for fluxon generation to the line end. On the other hand, the other end portions 11 and 12
An output circuit 17 such as a load resistor that can extract current from the fluxon that has traveled to the end is connected between them.

そして、一方の超伝導体2の両端間には帰還抵
抗13が接続され、他方の超伝導体3の両端間に
は導体14が接続されて帰還回路が形成され、こ
れにより、ジヨゼフソン線路1を含めて考えると
一種のループ5が形成されている。尚、図示の場
合はこのジヨゼフソン線路ループ5の当該ジヨゼ
フソン線路1の部分を馬蹄型に示してあるが、上
記のような接続関係が満たされていればループ5
の幾何形状の如何は問わず、円形は勿論のこと、
矩形状や直線状であつても良い。
A feedback resistor 13 is connected between both ends of one superconductor 2, and a conductor 14 is connected between both ends of the other superconductor 3 to form a feedback circuit. When considered together, a kind of loop 5 is formed. In the illustrated case, the part of the Josephson line 1 of the Josephson line loop 5 is shown in a horseshoe shape, but if the above connection relationship is satisfied, the loop 5
Regardless of the geometric shape of the
It may be rectangular or linear.

ループ5中にあつて少なくともジヨゼフソン線
路1の長さ方向(ループとして見れば周方向)の
一部位には、更に後述のフラクソン停止部90が
設けられるが、ここでは一先づ、この停止部90
を考えないでジヨゼフソン線路ループ5自体の動
作を説明すると、ジヨゼフソン線路1の一端部
6,7間に発生したフラクソンが当該線路中を走
行して線路他端部11,12に達して消滅する
際、その出力の一部は帰還抵抗13と導体14と
の帰還回路を介して再び線路入力端側に加えられ
る。そのため、再び当該入力端に新たなフラクソ
ンが発生し、線路1中を再び他端部11,12に
向かつて走行し始め、以下、同様の動作を際限な
く繰返すようになる。即ち、こうしたジヨゼフソ
ン線路ループ5は発振機能を持つているのであ
る。
A fluxon stop section 90, which will be described later, is further provided in at least one part of the loop 5 in the length direction (circumferential direction when viewed as a loop) of the Josefson line 1.
To explain the operation of the Josefson line loop 5 itself without considering the above, when fluxon generated between one end 6 and 7 of the Josephson line 1 travels through the track, reaches the other end 11 and 12 of the line, and disappears. A part of the output is again applied to the line input end via a feedback circuit including a feedback resistor 13 and a conductor 14. Therefore, a new fluxon is generated at the input end again and begins to travel along the track 1 toward the other ends 11 and 12, and the same operation is repeated endlessly thereafter. In other words, the Josefson line loop 5 has an oscillation function.

尚、こうしたジヨゼフソン線路ループ5自体は
既に本出願人が別途、特開昭−号として開示した
ものである。
Incidentally, such Josephson line loop 5 itself has already been disclosed separately by the present applicant in Japanese Patent Application Laid-Open No.

次に、ジヨゼフソン線路1にのみ着目し、その
途中に形成されたフラクソン停止部90に就き考
えてみる。この実施例においては、この停止部9
0は、上下乃至一対の超伝導体2,3間を結ぶよ
うに抵抗部材9を配することによつて形成されて
いる。この場合は、当該抵抗部材9は各超伝導体
の主面に載る部分9a,9cと、一側面に沿い、
ジヨゼフソン接合部4を渡し越すようにして伸び
る部分9bとで構成されているが、等価的に抵抗
性を発揮する部分は抵抗部分9b、然もその中、
接合部4を渡し越す部分のみであるため、原理的
には表裏面の抵抗部分9a,9cはなくとも良
い。
Next, we will focus only on the Josefson track 1 and consider the fluxon stop 90 formed in the middle thereof. In this embodiment, this stop portion 9
0 is formed by arranging a resistance member 9 so as to connect the top and bottom or between the pair of superconductors 2 and 3. In this case, the resistance member 9 has portions 9a and 9c that rest on the main surface of each superconductor, and along one side,
It consists of a portion 9b that extends across the Josefson joint 4, but the portion that exhibits equivalent resistance is the resistive portion 9b, but among these,
Since it is only the portion that passes over the joint portion 4, the resistance portions 9a and 9c on the front and back surfaces may not be necessary in principle.

然し、このままであると、抵抗部材9による両
超伝導体間の等価短絡抵抗値は上記のように抵抗
部分9b中、極めて薄いジヨゼフソン接合部4を
渡し越す部分にてのみ定まるため、余り大きな値
にはできないし、抵抗自体の設計性や再現性も良
好にはできない場合も考えられる。
However, if this continues, the equivalent short-circuit resistance value between both superconductors due to the resistance member 9 will be determined only in the portion of the resistance portion 9b that passes over the extremely thin Josephson junction 4, so the value will be too large. In some cases, it may not be possible to improve the designability or reproducibility of the resistor itself.

従つて、そのような場合には、抵抗部分9bが
渡る超伝導体側面に沿つて絶縁層を形成し、抵抗
部材がこの絶縁層の周囲を回つて一方の超伝導体
2の表面と他方の超伝導体3の下面とを接続する
ように図れば、抵抗体部分9bの幾何的な長さを
長くすることができ、等価抵抗値の設計性、再現
性が良好になる外、製作も容易になる。
Therefore, in such a case, an insulating layer is formed along the side surface of the superconductor across which the resistive portion 9b crosses, and the resistive member goes around this insulating layer to connect the surface of one superconductor 2 with the surface of the other superconductor. By connecting it to the lower surface of the superconductor 3, the geometrical length of the resistor portion 9b can be increased, which not only improves the designability and reproducibility of the equivalent resistance value, but also facilitates manufacturing. become.

このような抵抗体部分90を線路途中に設ける
と、線路中を走行して来るフラクソンの当該移動
に伴つて生ずる電圧がジヨゼフソン接合の外にこ
の抵抗体部分を形成する抵抗部材にも加わり、エ
ネルギを消費するため、フラクソンはその運動エ
ネルギが低下し、当該抵抗体部分90を越えて更
に先に進むことはできなくなるのである。従つ
て、このような抵抗部材を付した部分はフラクソ
ンを意図的に停止させることのできる停止部分9
0と呼べるのである。
When such a resistor portion 90 is provided in the middle of the line, the voltage generated due to the movement of the fluxon traveling on the line is applied to the resistor member forming this resistor portion in addition to the Josephson junction, and energy is generated. As a result, the fluxon loses its kinetic energy and is no longer able to move beyond the resistor portion 90. Therefore, the part attached with such a resistance member is a stopping part 9 that can intentionally stop fluxon.
It can be called 0.

但し、既述したように、フラクソンは一磁束量
子に対応した磁束を固有のものとして有し、消滅
はしないため、停止部分90にて停止した後も、
そのままの渦電流状態を保持している。
However, as mentioned above, fluxons inherently have a magnetic flux corresponding to one magnetic flux quantum and do not disappear, so even after stopping at the stopping part 90,
The eddy current state is maintained as it is.

従つて、一旦、停止部90にて停止しているフ
ラクソンも、フラクソン駆動用電流源8から選択
駆動用の電流をI8を供給すると、フラクソンの
磁束がこの電流から受けるローレンツ力により、
再び停止部を離れて線路中を走行し始めることが
できる。勿論、電流の方向の如何により、停止部
90にまで進んで来た方向と同方向に、即ち更に
先に向かつて進ませることもできるし、逆に来た
方向に戻らせることも可能である。但し、後述す
る各機能素子への応用例中にあつては、特に断わ
らない限り、選択的な再駆動用の電流はフラクソ
ンを更に先に進ませる方向に加えるものとする。
Therefore, once the fluxon that is stopped at the stop portion 90 is supplied with the selective driving current I8 from the fluxon driving current source 8, the magnetic flux of the fluxon will be affected by the Lorentz force from this current.
You can leave the stop again and start traveling on the track. Of course, depending on the direction of the current, it is possible to cause the electric current to advance in the same direction in which it has advanced to the stop portion 90, that is, further forward, or it is also possible to cause it to return in the opposite direction. . However, in the application examples to each functional element described later, unless otherwise specified, the selective re-driving current is applied in a direction that causes the fluxon to advance further.

尚、ジヨゼフソン線路に対して上記のようなフ
ラクソン停止部を形成して成るデバイスは、これ
も本出願人が既に特開昭−号として別途開示する
所である。
Incidentally, a device formed by forming the above-mentioned fluxon stop portion on the Josefson line has also been separately disclosed by the present applicant in Japanese Patent Application Laid-Open No. 1999-1111.

然して、既述したように、ジヨゼフソン線路ル
ープ5の構成と停止部90の構成を併せ持つ本発
明のデバイスは、それらの機能を単に奏合した以
上の各種の機能を営めるものとなるが、各実施例
に就きそれらを説明するに先立ち、第2図Aに示
した本発明実施例の構成を、簡単のため、模式的
に第2図Bのように示すと約束する。即ち、ジヨ
ゼフソン線路1は単なる円弧状の線で示し、停止
部90は線路途中に付した単なる丸印で示す外、
線路両端を結ぶ抵抗13と導体14から成る帰還
回路は単に抵抗13で代表させ、各電流源及び出
力回路はその一方方の端子のみを対応する部位に
接続して示す。
However, as described above, the device of the present invention having both the configuration of the Josephson line loop 5 and the configuration of the stop section 90 can perform various functions beyond simply combining these functions. Before explaining the embodiments, it is promised that the configuration of the embodiment of the present invention shown in FIG. 2A will be schematically shown as in FIG. 2B for simplicity. That is, the Josephson track 1 is shown as a simple arc-shaped line, and the stop 90 is shown as a simple circle mark placed in the middle of the track.
A feedback circuit consisting of a resistor 13 and a conductor 14 connecting both ends of the line is simply represented by the resistor 13, and each current source and output circuit is shown with only one terminal connected to a corresponding portion.

第2図示のデバイス10の一動作例を第3図に
即して説明すると、予めフラクソン発生用の電流
源18からIe=Ieoなる直流バイアス電流を加え
て置いた状態下で、同図A中に時刻t1で示すよう
にパルス性の電流を重畳し、ジヨゼフソン線路ル
ープ5中のジヨゼフソン線路1の一端にフラクソ
ンを一つ載せる。尚、直流バイアス電流Ieoはフ
ラクソンの発生を容易にするためのものであり、
次式を満足することが望ましい。
An example of the operation of the device 10 shown in FIG. 2 will be explained with reference to FIG. As shown at time t1, a pulsed current is superimposed on the current, and one fluxon is placed on one end of the Josephson line 1 in the Josephson line loop 5. Note that the DC bias current Ieo is intended to facilitate the generation of fluxons.
It is desirable to satisfy the following formula.

Ieo<2λJ・w・Io λJ:ジヨゼフソン侵入長、w:線路幅寸法、
Io:線路の最大ジヨゼフソン電流密度 …(1) もつとも、電流パルスを十分に大きく採ること
ができれば直流バイアス成分Ieoは不要となる場
合もある。
Ieo<2λ J・w・Io λ J : Josephson penetration length, w: line width dimension,
Io: Maximum Josefson current density of the line (1) However, if the current pulse can be made sufficiently large, the DC bias component Ieo may be unnecessary.

いづれにしても、上記のようにしてジヨゼフソ
ン線路1の一端に発生したフラクソンは、やがて
停止部90に至つてそこで停止する。この状態下
において、第3図B中に時刻t2で示すように、再
駆動用電流源8から再駆動用電流I8を供給する
と、停止していたフラクソンは再び動き出して線
路端部に至り、これに伴われてきた渦電流の一部
は第3図Cに示すように出力電流源Ioとして出力
回路17に出力されていく。同時に、当該渦電流
の残りは、抵抗13で代表させた帰還回路を介し
てジヨゼフソン線路1の入力端にパルス状の帰還
電流IF(第2図B中に例示)となつて帰還されて
いく。
In any case, the fluxon generated at one end of the Josefson line 1 as described above eventually reaches the stop portion 90 and stops there. Under this condition, as shown at time t2 in FIG. 3B, when the re-driving current I8 is supplied from the re-driving current source 8, the stopped fluxon starts moving again and reaches the end of the line. A part of the eddy current that has been accompanied is outputted to the output circuit 17 as an output current source Io, as shown in FIG. 3C. At the same time, the remainder of the eddy current is fed back to the input end of the Josephson line 1 via a feedback circuit represented by a resistor 13 as a pulsed feedback current IF (illustrated in FIG. 2B).

従つて、フラクソン発生用電流源18からの直
流バイアス電流Ieoがこの時点においてもまだ流
され続けていれば、当該ジヨゼフソン線路1の入
力端に再び一つのフラクソンが発生し、発生した
フラクソンは線路中を走行して停止部90に至る
が、この時点で既に駆動電流源8からの駆動電流
I8が零に立ち下がつていれば、そこで停止し、
もつてこの説明を始めた初期状態と同じ状態が再
度具現する。
Therefore, if the DC bias current Ieo from the fluxon generation current source 18 is still flowing at this point, another fluxon will be generated at the input end of the Josefson line 1, and the generated fluxon will flow through the line. The motor travels until it reaches the stop part 90, but if the drive current I8 from the drive current source 8 has already fallen to zero at this point, it stops there.
Eventually, the same state as the initial state that started this explanation will materialize again.

一方、第3図Dに示すように、選択駆動用の電
流源8からの電流I8が時刻t3からt4に亘つて示
すように流され続けていれば、ジヨゼフソン線路
1の出力端から帰還回路を介して停止部90に戻
つてきたフラクソンは停止することなくそのまま
この停止部を通過し、再び出力端から出力電流Io
に化体して出力され、と同時に帰還回路を介して
再び入力端に電流成分IFを帰還する。そして、
この帰還により発生された次のフラクソンも、全
く同様の運命を辿ることになる。そのため、結果
として見ると、出力回路17には第3図Eに示す
ように、所定周期で規定されたパルス列が得られ
ることになる。
On the other hand, if the current I8 from the selective drive current source 8 continues to flow as shown in FIG. The fluxon that has returned to the stop part 90 through the stop part passes through this stop part without stopping, and the output current Io is again output from the output terminal.
At the same time, the current component IF is fed back to the input terminal via the feedback circuit. and,
The next fluxon generated by this return will follow exactly the same fate. Therefore, as a result, the output circuit 17 obtains a pulse train defined at a predetermined period, as shown in FIG. 3E.

ここで出力回路17に就き若干考察すると、こ
の回路のリアクタンス成分をできるだけ小さくす
れば、より大きな出力電流Ioを取出すことができ
る。また、ジヨゼフソン線路1の出力端部11,
12から見た直流抵抗分、即ち帰還回路中の抵抗
13の抵抗値r13と導体14の抵抗値r14との和
r13+r14と、出力回路の直流抵抗成分r17との並
列合成抵抗値{[1/(r13+r14)]+(1/r17)}
-1を当該ジヨゼフソン線路1の特性インピーダン
ス程度のオーダの大きさにして置けば、該線路の
出力端部に至つたフラクソンがこの端部で反射さ
れることなく線路外へ出ていくので特に良い。こ
こで特性インピーダンスは(L/C)1/2であり、
L、Cは先に定義した通りである。
Here, a little consideration will be given to the output circuit 17. If the reactance component of this circuit is made as small as possible, a larger output current Io can be extracted. In addition, the output end 11 of the Josephson line 1,
12, that is, the sum of the resistance value r13 of the resistor 13 in the feedback circuit and the resistance value r14 of the conductor 14
Parallel combined resistance value of r13+r14 and DC resistance component r17 of the output circuit {[1/(r13+r14)]+(1/r17)}
-1 is set to have a size on the order of the characteristic impedance of the Josefson line 1, which is particularly advantageous because the fluxon that has reached the output end of the line will go out of the line without being reflected at this end. . Here, the characteristic impedance is (L/C) 1/2 ,
L and C are as defined above.

尚、上記から顕かなように、帰還回路中の導体
14は超伝導体(即ちr14=0)であつても良い
し、有意の値であつて、例えば抵抗13の値r13
と略ゞ同じ程度にまで大きくとも良い。従つて、
本明細書で導体とは、極めて抵抗の低い良導体は
勿論、有意の抵抗成分を持つものをも含む包括語
である。この観点からすれば、抵抗13を第一導
体、導体14を第二導体と考えても良い。
As is clear from the above, the conductor 14 in the feedback circuit may be a superconductor (i.e., r14 = 0), or it may have a significant value, for example, the value r13 of the resistor 13.
It is also possible to make it as large as approximately the same. Therefore,
In this specification, the term "conductor" is a comprehensive term that includes not only good conductors with extremely low resistance but also those having a significant resistance component. From this point of view, the resistor 13 may be considered a first conductor, and the conductor 14 may be considered a second conductor.

第2図示の実施例は、その使い方の如何によ
り、換言すれば要求される使途に応じ、次のよう
なデジタル機能を営むことができる。
The embodiment shown in the second figure can perform the following digital functions depending on how it is used, in other words, depending on the required usage.

先づ第一の、非破壊的続出しメモリとして機能
し得る。
First, it can function as a non-destructive continuous memory.

即ち、停止部90にフラクソンが停止している
状態を論理“1”に対応させ、フラクソンが線路
中に存在しない状態を論理“0”に対応させれ
ば、先のように第3図B乃至Dに示すような電流
I8を加えることは読出し命令に相当する。
That is, if the state in which the fluxon is stopped in the stop section 90 corresponds to logic "1", and the state in which no fluxon is present in the line corresponds to logic "0", then as shown in FIG. 3B to Applying the current I8 as shown in D corresponds to a read command.

メモリ・ループ5内に“1”が記憶されている
場合には、この読出し命令により、論理“1”を
表す出力電流Ioが第3図CまたはEに示す形で出
力回路17に出力され、検出される。
When "1" is stored in the memory loop 5, this read command causes an output current Io representing a logic "1" to be outputted to the output circuit 17 in the form shown in FIG. 3C or E. Detected.

一方、メモリ・ループ5内に“0”が記憶され
ている場合には、この読出し命令によつても出力
電流Ioは流れることなく、従つて論理“0”が出
力回路17に表される。
On the other hand, if "0" is stored in the memory loop 5, the output current Io does not flow even with this read command, and therefore a logic "0" is displayed on the output circuit 17.

いづれの場合にも、帰還回路を介して読出され
たと同じ内容が停止部90に再び格納され、次回
の読出し命令を待つ状態になる。
In either case, the same content that was read out via the feedback circuit is stored again in the stop unit 90, and the system waits for the next read command.

情報“1”の消去は、少なくとも帰還回路を介
しての帰還電流IFにより、フラクソンがジヨゼ
フソン線路1の入力端で再発生しようとするタイ
ミングの時に、フラクソン発生用電流源18中の
直流バイアス成分Ieoを除いて置くようにし、帰
還成分のみではフラクソンが発生できないように
することで満足される。
The information "1" is erased at least by the feedback current IF via the feedback circuit, at the timing when the fluxon is about to be generated again at the input end of the Josefson line 1. This can be satisfied by excluding the feedback component so that fluxons cannot be generated only by the feedback component.

逆に情報を書込む時には、予め直流バイアス成
分Ieoを与えた状態において、当該電流18の一
部を成す信号発生源からパルス状の電流を重畳す
れば論理“1”を書込めるし、重畳しなければ論
理“0”を書込むことができる。
Conversely, when writing information, a logic "1" can be written by superimposing a pulsed current from a signal source that forms part of the current 18 in a state in which the DC bias component Ieo is applied in advance. If not, a logic "0" can be written.

第2図示の実施例はまた、入力信号に同期した
パルス発振器としても機能させることができる。
The embodiment shown in the second figure can also function as a pulse oscillator synchronized to the input signal.

即ち、停止部90にてフラクソンが停止してい
る状態において、入力信号源としての駆動源8か
ら例えば第4図Aに示すようなパルス列を入力し
たとすると、或る入力駆動電流パルスが停止部に
与えられてから次の入力駆動電流パルスが与えら
れるまでの時間乃至周期Tsと、停止部中にあつ
たフラクソンが動き始めて線路出力端から出、帰
還回路を介して線路入力端で再生成されてから再
び停止部90に戻つてくるまでの時間(簡単に言
えばフラクソンがジヨゼフソン線路ループ5を一
巡するのに要する時間)Tfとの間に、 Tf<Ts …(2) なる関係が満足されていれば、第4図Bに示すよ
うな出力電流パルス列が出力回路17に得られる
ことになる。この出力電流パルス列は入力電流パ
ルス列に比すと、各パルス当たりはフラクソンが
停止部から線路出力端にまで走行するに要する時
間分だけ、入力時より遅れて出力されるが、その
周期は全く入力電流パルス列のそれに同期したも
のとなる。勿論、入力パルスの周期Tsは、上記
した(2)式を満足する限り、時間的に一定でない場
合にあつても、出力パルスはその変化に追従する
ものとなる。
That is, if a pulse train as shown in FIG. 4A is inputted from the drive source 8 as an input signal source while the fluxon is stopped at the stop section 90, a certain input drive current pulse will stop at the stop section 90. The time or period Ts from when the current pulse is applied until the next input driving current pulse is applied, and the fluxon that was present in the stop section begins to move, exits the line output end, and is regenerated at the line input end via the feedback circuit. The relationship Tf<Ts...(2) is satisfied between the time Tf from when the fluxon returns to the stop section 90 (simply put, the time required for the fluxon to go around the Josephson track loop 5). If so, an output current pulse train as shown in FIG. 4B will be obtained in the output circuit 17. Compared to the input current pulse train, this output current pulse train is output with a delay from the input time by the time required for the fluxon to travel from the stop to the line output end for each pulse, but the period is completely different from the input current pulse train. It is synchronized with that of the current pulse train. Of course, as long as the period Ts of the input pulse satisfies equation (2) above, even if it is not constant over time, the output pulse will follow the change.

更に、この第2図示の実施例は、分周器として
も機能させることができる。
Furthermore, this second illustrated embodiment can also function as a frequency divider.

例えば、上記した出力信号周期、即ち駆動用電
流パルスTsと、フラクソンが停止部90から出
発して帰還回路を介し再生成され、再び停止部9
0に戻るまでの時間Tfとの間に、 Ts<Tf<2Ts …(3) なる関係が満たされるようにして置くと、これは
1/2分周器として機能する。
For example, the above-mentioned output signal period, that is, the driving current pulse Ts and the fluxon start from the stop section 90 and are regenerated via the feedback circuit, and then again at the stop section 90.
If the relationship Ts<Tf<2Ts (3) is satisfied between Tf and the time taken to return to 0, this functions as a 1/2 frequency divider.

即ち、第5図Aにおいて、時刻t1で停止部90
に駆動電流パルスI8が与えられ、ここに停止し
ていたフラクソンが走行し始めたとすると、この
フラクソンが線路出力端に至つた時には第5図B
図示のように出力電流パルスIoが得られるが、当
該フラクソンの帰還に基く二番目のフラクソン
は、当初からして時間Ts経過後の二番目の駆動
電流パルスI8が与えられる時には未だ停止部9
0に戻つてきていないため、この二番目の駆動電
流パルスは言わば無駄に停止部に印加されるもの
となる。然し、三番目の駆動電流パルスが時刻t1
+2Tsにて印加される前までには、停止部90に
フラクソンが戻つてきているから、当該三番目の
駆動電流パルスに就いては出力回路17に再び出
力電流パルスIoを現すものとなる。
That is, in FIG. 5A, the stop section 90 is stopped at time t1.
If a driving current pulse I8 is applied to the line, and the fluxon that was stopped here starts running, when this fluxon reaches the output end of the line, it will be as shown in Fig. 5B.
As shown in the figure, the output current pulse Io is obtained, but the second fluxon based on the feedback of the fluxon is still at the stop portion 9 when the second drive current pulse I8 is applied after the elapse of time Ts from the beginning.
Since it has not returned to 0, this second drive current pulse is, so to speak, applied to the stop portion in vain. However, the third drive current pulse is at time t1
Since the fluxon has returned to the stop portion 90 before being applied at +2Ts, the output current pulse Io appears in the output circuit 17 again for the third drive current pulse.

この三番目の駆動電流パルスを一番目のそれと
考えれば分かるように、以下、上記の同様の動作
が繰返され、もつて、入力信号パルス列としての
駆動電流パルス列I8の周期Tsに対し、その周
期が2Tsというように二倍になつた、従つて周波
数にして1/2の分周を受けた出力パルス列を出力
回路17に得ることができる。
As can be seen by considering this third drive current pulse as the first one, the same operation as described above is repeated, and its period becomes smaller than the period Ts of the drive current pulse train I8 as the input signal pulse train. The output circuit 17 can obtain an output pulse train whose frequency has been doubled, such as 2Ts, and whose frequency has therefore been divided by 1/2.

尚、既述の(3)式を一般化して考えれば、、 (n−1)Ts<Tf<nTs;n=2、3…… …(4) なる関係を満たすことにより、分周比1/nの分
周器を構成することができる。
In addition, if we generalize the equation (3) mentioned above, by satisfying the following relationship: (n-1)Ts<Tf<nTs;n=2,3... (4), the frequency division ratio is 1. /n frequency divider can be constructed.

上記してきた所では、ジヨゼフソン線路ループ
5中には一個の停止部90しか設けられていなか
つたが、それでも既述したように各電流源の電流
値の如何やその発生シーケンスを適当に組むこと
により、多くの機能を実現できている。
In the above-mentioned case, only one stop section 90 is provided in the Josefson line loop 5, but even so, as described above, by appropriately setting the current value of each current source and its generation sequence, , many functions have been realized.

従つて、これから予想されるように、ジヨゼフ
ソン線路ループ5中に複数の停止部90…を設
け、その各々に適当にフラクソンの選択駆動用の
電流源を接続すると、更に多採な機能を営むこと
ができる。
Therefore, as expected from now on, if a plurality of stop parts 90 are provided in the Josephson line loop 5 and a current source for selectively driving the fluxon is connected to each of them, even more functions can be performed. Can be done.

そこで先づ、第6図に停止部90を二つとした
実施例を挙げ、どのような機能を営めるかに就き
幾つかの例を挙げて説明する。尚、各停止部90
…を弁別するために、当該各停止部の図面中での
符号は91以降の連番を使用し、同様に各停止部に
関連する駆動用電流源に就いては81以降の連番を
使用する。
First, FIG. 6 shows an embodiment in which there are two stop sections 90, and the functions that can be performed will be explained by giving some examples. In addition, each stop part 90
In order to distinguish between..., serial numbers starting from 91 are used for the reference numerals in the drawings for each stop, and similarly, serial numbers starting from 81 are used for the drive current sources associated with each stop. do.

この第6図示の実施例においても、その表記は
第2図Bに示したと同様の略記法を用いるが、第
一の、乃至基本的な第2図示実施例と構成上、異
なつている点は、ジヨゼフソン線路ループ5中に
周方向適当な間隔を置いて二つの停止部91,9
2が設けられ、その各々に専用のフラクソン駆動
用電流源81,82が設けられていることであ
る。その他の構成子は第2図示実施例と全く同様
で良いので、説明を省略する。
In the embodiment shown in the sixth figure, the same abbreviations as shown in FIG. , two stop portions 91, 9 are provided at appropriate intervals in the circumferential direction in the Josephson line loop 5.
2, and each of them is provided with a dedicated fluxon driving current source 81, 82. The other components may be completely the same as those in the second illustrated embodiment, so their explanation will be omitted.

こうした構成で先づ、フラクソン発生源18か
らの既述した電流供給により、ジヨゼフソン線路
1中にフラクソンを一つ発生させ、図中、左回り
に走行させて第一の停止部91にこのフラクソン
を停止させた状態を各機能を満たすための初期条
件と考える。
With this configuration, one fluxon is first generated in the Josefson line 1 by the above-mentioned current supply from the fluxon generation source 18, and this fluxon is delivered to the first stop part 91 by running counterclockwise in the figure. The stopped state is considered to be the initial condition for satisfying each function.

ここで、第7図Aに示すように、第二停止部9
2に接続されている電流源82を二つの電流源8
2a,82bから構成し、両者の電流I82a,
I82bを選択的に加算して停止部92に与え得
るようにすると、第一停止部91の電流源81を
第一の論理信号源、第二停止部の一方の電流源8
2aを第二の論理信号源と考えることにより、両
者の論理信号の論理積を採つた出力を出力回路1
7に得ることができる。
Here, as shown in FIG. 7A, the second stop part 9
The current source 82 connected to the two current sources 8
2a and 82b, and both currents I82a,
If I82b is selectively added so as to be applied to the stop section 92, the current source 81 of the first stop section 91 becomes the first logic signal source, and one current source 8 of the second stop section
By considering 2a as the second logic signal source, the output circuit 1 outputs the logical product of both logic signals.
7 can be obtained.

今、第一停止部の電流源81からの電流I81
としての第一の論理信号電流IAと、第二停止部
92の一方の電流源82aからの電流I82aと
しての第二論理信号電流IBとにあつて、共に電
流として流れている時を、それらの論理値が
“1”にあると定義し、出力電流Ioに就いても同
様とする。
Now, the current I81 from the current source 81 of the first stop part
Regarding the first logic signal current IA as a current and the second logic signal current IB as a current I82a from one current source 82a of the second stop section 92, the time when both are flowing as current is expressed as It is defined that the logical value is "1", and the same applies to the output current Io.

然して、IA=“1”、IB=“1”の時に出力に
“1・1=1”なる論理積を得る、即ち出力電流
Ioが流れる動作を説明するタイム・チヤートが第
7図Bであり、IA=“1”、IB=“0”の時には論
理積出力が所定通り“1・0=0”となる、即ち
出力電流Ioが流れないことを説明するタイム・チ
ヤートが第7図Cである。
Therefore, when IA = "1" and IB = "1", we obtain the logical product "1・1=1" at the output, that is, the output current
A time chart explaining the operation in which Io flows is shown in Figure 7B. When IA = "1" and IB = "0", the AND output becomes "1.0 = 0" as specified, that is, the output current A time chart explaining that Io does not flow is shown in Figure 7C.

論理信号電流IAの印加は時刻t1で行ない、論
理信号電流IBの印加は時刻t2で行なう。
Application of logic signal current IA is performed at time t1, and application of logic signal current IB is performed at time t2.

第7図B図示の場合、時刻t1で論理“1”の信
号電流IAを印加すると、既述した初期状態にお
いて第一停止部91にて停止していたフラクソン
は動き出し、第二停止部92に来て停止する。
In the case shown in FIG. 7B, when a signal current IA of logic "1" is applied at time t1, the fluxon, which was stopped at the first stop section 91 in the previously described initial state, starts moving and moves to the second stop section 92. Come and stop.

この時点以降の時刻t2において、論理“1”の
信号電流IBが印加されると、第二停止部92で
停止していたフラクソンが再度、動き出し、いく
らかの走行時間遅れを持ちはするが、やがて出力
回路17に論理“1”としての出力電流Ioとして
出力されていく。また、同時に、この時点におい
てジヨゼフソン線路1の入力端に式(1)を満足する
直流バイアス電流Ieoが印加されていれば、先に
述べたメカニズムにより、帰還回路を介する帰還
電流の重畳により、当該線路入力端に新たなフラ
クソンが一つ生成され、第一停止部91にて停
止、待機する。
When the signal current IB of logic "1" is applied at time t2 after this point, the fluxon that had been stopped at the second stop section 92 starts moving again, and although there is some travel time delay, eventually The output current Io is output to the output circuit 17 as a logic "1". At the same time, if a DC bias current Ieo that satisfies equation (1) is applied to the input end of the Josefson line 1 at this point, the above-mentioned mechanism causes the feedback current to be superimposed through the feedback circuit. One new fluxon is generated at the input end of the line, and is stopped and waited at the first stop section 91.

即ち、“1・1=1”なる演算の終了と同時に
次の演算を開始するための初期状態が具現する。
That is, an initial state is realized for starting the next operation simultaneously with the completion of the operation "1.1=1".

第二停止部92に関連して設けられているもう
一方の電流源82bからの電流I82bは、第7
図B及びCに示すように、第二論理信号の印加時
刻t2以降の時刻t3において負方向に発せられるリ
セツト・パルスであるが、“1・1=1”なる演
算においてはこのリセツト・パルスは実効がな
く、上記のように回路系はオート・リセツト乃至
セルフ・リセツトされる。
The current I82b from the other current source 82b provided in relation to the second stop portion 92 is
As shown in Figures B and C, this reset pulse is emitted in the negative direction at time t3 after application time t2 of the second logic signal, but in the calculation of "1.1=1", this reset pulse is There is no effect, and the circuit system is auto-reset or self-reset as described above.

第7図Cの場合、時刻t1において論理“1”の
信号電流IAが第一停止部91に印加されること
は同じであるが、これにより走行を始めて第二停
止部92に至つているフラクソンに対し、時刻t2
での第二論理信号電流印加時には論理“0”の信
号電流IBが印加される(即ち電流IBが流されな
い)ため、当該フラクソンはそのまま第二停止部
92に停止した状態を維持し、従つて出力回路1
7には論理“0”の出力電流信号(出力電流Ioが
流れない状態)が生じ、もつて“1・0=0”な
る初期の演算結果を得ることができる。
In the case of FIG. 7C, the signal current IA of logic "1" is applied to the first stop part 91 at time t1, but as a result, the fluxon that has started traveling and has reached the second stop part 92 For, time t2
When the second logic signal current is applied at , since the signal current IB of logic "0" is applied (that is, the current IB is not applied), the fluxon remains stopped at the second stop portion 92, and therefore Output circuit 1
7, an output current signal of logic "0" (a state in which the output current Io does not flow) is generated, and an initial calculation result of "1.0=0" can be obtained.

然して、この“1・0=0”なる演算の場合
は、引続く時刻t3における電流源82bからのリ
セツト・パルスI82bは有効に作用し、第二停
止部92に停止したままになつているフラクソン
を逆に第一停止部91に向けて走らせ、当該第一
停止部91にて停止させる。この状態は回路系初
期状態であり、もつて次の演算に備えることがで
きる。
However, in the case of this calculation of "1.0=0", the reset pulse I82b from the current source 82b at the subsequent time t3 acts effectively, and the fluxon that remains stopped at the second stop portion 92 is run in the opposite direction toward the first stop section 91 and stopped at the first stop section 91. This state is the initial state of the circuit system and can prepare for the next operation.

IA=“0”、IB=“1”の時、及び両者“0”の
時には、時刻t1における論理“0”の電流印加、
即ち電流IAが流されないから、当該第一停止部
91に停止しているフラクソンはそのままであ
り、従つて時刻t2において第二停止部92に電流
が印加されてもされなくても、そしてその後にリ
セツト・パルスI82bが印加されても、何の影
響もなく、回路系は初期状態のままであり、時刻
t2とt3の間の演算結果検出タイミングにおいて
も、出力回路17に出力電流が送られることは勿
論なく、論理“0”の所期の結果が得られる。
When IA="0" and IB="1", and when both are "0", a logic "0" current is applied at time t1,
In other words, since the current IA is not applied, the fluxon stopped at the first stop section 91 remains as it is, and therefore, regardless of whether a current is applied to the second stop section 92 at time t2, and after that, Even if the reset pulse I82b is applied, there is no effect, the circuit system remains in its initial state, and the time
At the calculation result detection timing between t2 and t3, of course, no output current is sent to the output circuit 17, and the desired result of logic "0" is obtained.

第7図A図示の実施例は、NOT機能を実現す
るインバータとしても使うことができる。
The embodiment shown in FIG. 7A can also be used as an inverter to implement the NOT function.

第7図Dは入力信号として第二停止部92の一
方の電流源82aから論理“1”を表す負方向電
流I82aを流した時に、出力回路に論理“0”
の正方向出力電流Ioが得られる(即ち出力電流Io
が流れない状態)ことを説明するタイム・チヤー
トであり、第7図Eは逆に入力信号電流I82a
の論理を“0”とした(電流I82aを流さな
い)時に出力回路17に論理“1”の表徴として
正方向出力電流Ioが流れ込む状態を説明するタイ
ム・チヤートである。
FIG. 7D shows a logic "0" in the output circuit when a negative direction current I82a representing a logic "1" is passed from one current source 82a of the second stop section 92 as an input signal.
A positive output current Io is obtained (i.e., the output current Io
Fig. 7E is a time chart explaining the state in which the input signal current I82a does not flow.
This is a time chart illustrating a state in which the forward output current Io flows into the output circuit 17 as a sign of the logic "1" when the logic is set to "0" (current I82a does not flow).

先と同様、予め第一停止部91にフラクソンが
一つ、停止している状態を回路初期状態とする
と、先づ、時刻t1にて電流源81から駆動電流I
81を供給し、第一停止部中のフラクソンを第二
停止部92に送つて待機させる。
As before, if the circuit initial state is one in which one fluxon is stopped in the first stop section 91, first, at time t1, the drive current I is supplied from the current source 81.
81 is supplied, and the fluxon in the first stop section is sent to the second stop section 92 and kept on standby.

入力論理信号の印加タイミングt2において、論
理“1”の信号を印加した場合、即ち第7図D中
の時刻t2で示すように負方向の電流I82aを第
二停止部92に供給した場合には、この停止部9
2に停止していたフラクソンは線路入力端側に向
かつて逆方向に走行し、再び第一停止部91に至
つて停止し、一方、論理“0”の信号を印加した
場合、即ち第7図E中の時刻t2で示すように電流
I82aを流さなかつた時には第二停止部92中
のフラクソンはそのまま第二停止部に留まる。
When a logic "1" signal is applied at the application timing t2 of the input logic signal, that is, when a negative current I82a is supplied to the second stop section 92 as shown at time t2 in FIG. 7D, , this stop 9
2, the fluxon that had stopped at 2 moves in the opposite direction toward the input end of the track, reaches the first stop section 91 again, and stops. On the other hand, when a logic "0" signal is applied, that is, as shown in FIG. As shown at time t2 during E, when the current I82a is not flowing, the fluxon in the second stop portion 92 remains in the second stop portion.

従つて、時刻t3において第二停止部92に関連
した他方の電流源82bから演算結果の出力タイ
ミングであることを示す信号電流I82bを供給
すると、論理“1”が入力していた場合には当該
第二停止部92にはフラクソンが存在しないか
ら、当然、出力回路17には出力電流Ioが流れ
ず、従つて論理“0”の出力が図られる一方で、
論理“0”が入力していた時には、当該第二停止
部92に停止していたフラクソンが出力端に向か
つて駆動され、やがて出力回路17に論理“1”
を表す出力電流Ioを流すことになる。
Therefore, when the signal current I82b indicating that it is the output timing of the calculation result is supplied from the other current source 82b related to the second stop section 92 at time t3, if the logic "1" is input, the corresponding current source 82b is supplied. Since there is no fluxon in the second stop section 92, naturally the output current Io does not flow through the output circuit 17, and therefore, while outputting logic "0" is achieved,
When the logic "0" is input, the fluxon stopped at the second stop section 92 is driven toward the output end, and eventually the logic "1" is input to the output circuit 17.
An output current Io representing .

論理“0”を出力した時には、それ以前の段階
において既に第一停止部91に再びフラクソンが
停止しているし、論理“1”を出力した時にも、
既に何度も述べているメカニズムにより、帰還回
路を介して再度ジヨゼフソン線路1中にフラクソ
ンが生成され、これが第一停止部91にまで走行
してそこで停止するから、時刻t3以降で見ると、
特にリセツト・パルス等を加えなくとも、本回路
は回路初期状態にリセツトされることが分かる。
When a logic "0" is output, the fluxon has already stopped again in the first stop section 91 at a stage before that, and even when a logic "1" is output,
By the mechanism already mentioned many times, fluxon is generated again in the Josefson track 1 via the feedback circuit, and it travels to the first stop section 91 and stops there, so from time t3 onward, we get:
It can be seen that this circuit can be reset to its initial state without applying any particular reset pulse or the like.

次に、第6図示の実施例において、第一停止部
91に関連する電流源81を複数のもの、例えば
簡単のため、第8図Aに示すように二つの電流源
81a,81bから構成すると、各電流源81
a,81bからの電流IA,IBが各々流れている
時を論理“1”、流れていない時を論理“0”に
対応させることにより、当該電流に化体しての論
理和演算機能を実現することができる。
Next, in the embodiment shown in FIG. 6, the current source 81 associated with the first stop portion 91 may be composed of a plurality of sources, for example, for simplicity, two current sources 81a and 81b as shown in FIG. 8A. , each current source 81
By associating currents IA and IB from a and 81b with logic "1" when they are flowing and logic "0" when they are not flowing, a logical sum operation function is realized in the currents. can do.

第8図Bは論理和“1+1=1”を説明するタ
イム・チヤートであり、第8図Cは論理和“0+
1=1”を説明するタイム・チヤートである。こ
の実施例においても、電流源81aからの電流
IAの印加を第一の論理信号の論理“1”の印加
とし、同様に電流源81bからの電流IBの印加
を第二の論理信号の論理“1”の印加と定義し、
従つて、各電流IA,IBが流されていない時、対
応する各論理信号は論理“0”ということにな
る。出力電流Ioに就いても同様で、これが流れて
いる時に出力論理信号の論理が“1”であるとす
る。
Figure 8B is a time chart explaining the logical sum "1+1=1", and Figure 8C is a time chart explaining the logical sum "1+1=1".
1=1". In this embodiment as well, the current from the current source 81a
The application of IA is defined as the application of logic "1" of the first logic signal, and similarly the application of current IB from the current source 81b is defined as the application of logic "1" of the second logic signal,
Therefore, when each current IA, IB is not flowing, each corresponding logic signal is logic "0". The same applies to the output current Io, and it is assumed that the logic of the output logic signal is "1" when this is flowing.

この実施例の論理和動作は明白で、本デバイス
10が既述した初期条件にあり、フラクソンが一
つ、第一停止部91にて停止していると、時刻t1
において第一の論理信号が電流IAに化体されて
第一停止部91に印加された場合、第8図Bに示
すように、この論理が“1”であれば、当該第一
停止部91に停止していたフラクソンは移動して
第二停止部92に至り停止する。第一論理信号が
第8図Cに示すように論理“0”であつた場合に
は、この時刻t1においては第一停止部91に停止
中のフラクソンは何の挙動も示さない。
The logical sum operation of this embodiment is obvious; if the device 10 is in the initial condition described above and one fluxon is stopped at the first stop section 91, then at time t1
When the first logic signal is converted into a current IA and applied to the first stop section 91, as shown in FIG. 8B, if this logic is "1", the first stop section 91 The fluxon, which had been stopped at , moves and reaches the second stop portion 92, where it stops. When the first logic signal is logic "0" as shown in FIG. 8C, the fluxon stopped at the first stop section 91 shows no behavior at this time t1.

次に時刻t2において第二の論理信号が印加され
た場合自、第8図Bにおいては既にフラクソンが
第二停止部92に移つているのでこの第一停止部
91に論理“1”信号として有意の電流IBが印
加されても何の変化もなく、第二停止部92にフ
ラクソンが停止した状態を保つことになり、一
方、第8図Cの場合は、この時に論理“1”を表
す電流IBが印加されることにより、第一停止部
91に未だ停止していたフラクソンはこの時に動
き出し、第二停止部92に至つてそこで停止す
る。結局、時刻t2以降、次の時刻t3までの間で
は、第8図Bの場合も同図Cの場合も等しい条件
下、即ち第二停止部92にフラクソンが至つて停
止している状態となる。
Next, when the second logic signal is applied at time t2, since the fluxon has already moved to the second stop section 92 in FIG. Even if current IB of By applying IB, the fluxon that was still stopped at the first stop part 91 starts moving, reaches the second stop part 92, and stops there. After all, from time t2 until the next time t3, the conditions in both cases B and C in FIG. 8 are the same, that is, the fluxon reaches the second stop portion 92 and is stopped. .

従つて、次の演算結果読出しタイミングt3にお
いて、第二停止部92に関連した電流源82から
読出し用電流としての駆動電流I82を供給する
と、いづれの場合も、当該第二停止部92に停止
していたフラクソンが動き出して線路出力端に至
り、伴つてきた渦電流の一部を論理“1”を表す
出力電流Ioとして出力回路17に出力する一方
で、帰還回路を介し、線路入力端に渦電流の残り
を帰還することにより、直流バイアス源18から
の直流バイアス電流Ieoへの重畳で新たなフラク
ソンを一つ作り、第一停止部91まで走行させて
そこで停止させ、回路初期条件を作り、次の演算
に対して待機させる。
Therefore, when the drive current I82 is supplied as a read current from the current source 82 associated with the second stop section 92 at the next calculation result read timing t3, in any case, the second stop section 92 stops. The fluxon that had been in use starts to move and reaches the line output end, and a part of the accompanying eddy current is output to the output circuit 17 as an output current Io representing logic "1", while the eddy current flows through the feedback circuit to the line input end. By feeding back the remainder of the current, one new fluxon is created by superimposing it on the DC bias current Ieo from the DC bias source 18, and it runs to the first stop part 91 and stops there, creating the circuit initial conditions, Wait for the next operation.

上記から顕かなように、“1+0=1”は勿論
満足される。第8図Bにおいて、時刻t2での第二
論理信号印加時に、例え論理“0”を表すために
電流IBの流入がなかつたとしても、その前の段
階でフラクソンは第二停止部92に移つており、
この時刻t1における第一停止部91への電流の印
加の如何は動作に影響がないからである。更に、
論理和“0+0=0”は、第一停止部91に停止
している初期条件下のフラクソンに対し、何等の
作用をも与えないことから顕かに満足されること
が分かる。
As is clear from the above, "1+0=1" is of course satisfied. In FIG. 8B, when the second logic signal is applied at time t2, even if the current IB does not flow in to represent logic "0", the fluxon moves to the second stop section 92 at a stage before that. It's on,
This is because the application of current to the first stop portion 91 at this time t1 has no effect on the operation. Furthermore,
It can be seen that the logical sum "0+0=0" is clearly satisfied since it does not have any effect on the fluxon under the initial condition stopped at the first stop portion 91.

第6図示の実施例は、更にまた、第一、第二停
止部91,92への駆動電流の印加の態様を工夫
することにより、分周機能をも呈することができ
る。即ち、第9図A図示のように、一つの駆動用
電流源8を用い、これを周期Tsの入力周波数信
号源と考えて、その周期Ts毎に与えられる電流
I8を値としては等しくて良い二つの抵抗19
a,19bで分流し、両停止部91,92へ共に
印加するように図れば良い。
Furthermore, the embodiment shown in FIG. 6 can also exhibit a frequency dividing function by devising the manner in which the drive current is applied to the first and second stop portions 91 and 92. That is, as shown in FIG. 9A, one driving current source 8 is used, and it is considered as an input frequency signal source with a period Ts, and the current I8 given for each period Ts may be equal in value. two resistors 19
What is necessary is to divide the flow at a and 19b and apply it to both stop portions 91 and 92 together.

先と同様にこの回路をフラクソンが一つ、第一
停止部91に停止している初期条件下に置き、第
9図Bに示すように入力周波数信号として電流I
8を或る周期Tsで供給すると、時刻t1における
第一発目の入力パルスに伴う第一抵抗19aを介
する分流分で第一停止部91中のフラクソンは第
二停止部92に向かつて動き、やがてそこで停止
する。勿論、先の各実施例と同様に、入力パルス
幅は第一停止部91から動き出したフラクソンが
第二停止部92に至る以前には立ち下がつている
ように選ぶ。
As before, this circuit is placed under the initial condition where one fluxon is stopped at the first stop section 91, and the current I is set as the input frequency signal as shown in FIG. 9B.
8 is supplied at a certain period Ts, the fluxon in the first stop part 91 moves toward the second stop part 92 due to the shunt flow through the first resistor 19a accompanying the first input pulse at time t1, It will eventually stop there. Of course, as in each of the previous embodiments, the input pulse width is selected so that the fluxon that has started moving from the first stop part 91 falls before reaching the second stop part 92.

この状態で次の時刻t2において再度、入力パル
スI82が加えられると、第二抵抗19bを介し
ての分流分により、第二停止部92に至つている
フラクソンが再度動き出し、線路出力端から出力
回路17に渦電流成分の一部を出力し、同時に帰
還回路を介して再度、回路系の初期状態を作る。
When the input pulse I82 is applied again at the next time t2 in this state, the fluxon that has reached the second stop portion 92 starts moving again due to the shunt flow through the second resistor 19b, and from the line output end to the output circuit. A part of the eddy current component is output to 17, and at the same time, the initial state of the circuit system is created again via the feedback circuit.

従つて、時刻t3においての第三発目の入力パル
スに対しては第一発目に対すると同様の動作が生
起し、時刻t4における第四発目の入力パルスに対
しては第二発目と同様の動作が生起し、以下、こ
れが繰返されていくため、出力パルスIoの列は周
期2Tsとなつて、周波数的には二分の一に分周さ
れたことになる。
Therefore, for the third input pulse at time t3, the same operation occurs as for the first input pulse, and for the fourth input pulse at time t4, the same operation occurs as for the second input pulse. A similar operation occurs and is repeated thereafter, so that the train of output pulses Io has a period of 2Ts, which means that the frequency has been divided in half.

この第9図示の実施例の構成からすれば、停止
部の数を更に複数個nとし、各個の分流抵抗を介
して入力信号電流を割振れば、1/nの分周機能
が満足されることが分かる。
According to the configuration of the embodiment shown in FIG. 9, if the number of stop portions is further increased to n and the input signal current is allocated through each shunt resistor, the frequency division function of 1/n is satisfied. I understand that.

但し、その場合、一つの停止部から次の停止部
に至るフラクソン走行時間より短い電流パルス幅
が必要となる。
However, in that case, a current pulse width shorter than the fluxon travel time from one stop to the next stop is required.

が、相当短いパルス幅の電流パルスは既に研究
されているジヨゼフソンパルス発振器にて得るこ
とができるし、更には後述するように線路途中に
フラクソン走行時間制御用の電流源を設けること
により、意図的にフラクソンの走行時間を遅くす
ることもできるので(但し従来の半導体素子等に
比せば十分に高速な範囲を守りながら)、入力信
号電流の分流分を有意の値に保てる範囲ならば相
当に高い分周比まで得ることができる。
However, current pulses with a fairly short pulse width can be obtained using a Josefson pulse oscillator, which has already been studied, and furthermore, as will be described later, by providing a current source for fluxon transit time control in the middle of the line, It is possible to intentionally slow down the transit time of the fluxon (while maintaining a sufficiently high speed range compared to conventional semiconductor devices, etc.), as long as the shunt of the input signal current can be kept at a significant value. It is possible to obtain a considerably high frequency division ratio.

次に、ジヨゼフソン線路ループ5中にこのよう
に多数の停止部91……を設けながら更に別の機
能を営ませる実施例を第10図に示す。
Next, FIG. 10 shows an embodiment in which a large number of stop portions 91 are provided in the Josefson line loop 5 and yet another function is performed.

第10図Aに示すように、この場合、停止部の
数は八個が例示されており、各停止部91〜98
に関連して夫々電流源81〜88が備えられてい
る。この回路装置系は例えば8ビツトの直列書込
み−直列読出し型の非破壊読出しメモリとして利
用することができる。この応用例の動作を第10
図Bに即して説明する。
As shown in FIG. 10A, in this case, eight stop parts are illustrated, and each stop part 91 to 98
Current sources 81 to 88 are respectively provided in connection with the current sources 81 to 88. This circuit device system can be used, for example, as an 8-bit serial write/serial read type non-destructive read memory. The operation of this application example is explained in the 10th section.
This will be explained with reference to Figure B.

情報の書込みは次のようにして行なう。 Information is written as follows.

ジヨゼフソン線路1の入力端に接続している電
流源18から先に(1)式で示したような直流バイア
ス電流Ieoを供給して置き、所定の時間幅を置い
た時刻t1からt8に亘つての各書込みタイミングに
おいて、各停止部91〜98に関連した各電流源
81〜88から一斉に電流I81〜I88を供給
する。
First, a DC bias current Ieo as shown in equation (1) is supplied from the current source 18 connected to the input end of the Josefson line 1, and from time t1 to t8 with a predetermined time interval. At each write timing, currents I81 to I88 are supplied all at once from each current source 81 to 88 associated with each stop unit 91 to 98.

これに同期して、フラクソン発生用電流源18
を書込み用論理信号源とし、上記直流バイアス成
分に重畳して書込むべきビツトパターンに応じ、
各ビツトの書込みタイミングにおいて選択的にフ
ラクソン発生用電流パルスIeを生じさせる。フラ
クソンの存在する状態を論理“1”とすれば、例
えば第10図Bに示す所では、書込むべきビツト
パターンは最上位ビツトから“11010110”である
ので、時刻t1、t2、t4、t6、t7では電流源18か
ら書込みパルスIeを発生させ、時刻t3、t5、t8で
は発生させないようにする。
In synchronization with this, the fluxon generation current source 18
is used as the writing logic signal source, and depending on the bit pattern to be written superimposed on the above DC bias component,
A current pulse Ie for fluxon generation is selectively generated at the write timing of each bit. If the state in which fluxons exist is defined as logic "1", for example in the area shown in FIG. A write pulse Ie is generated from the current source 18 at t7, and is not generated at times t3, t5, and t8.

このようにすると、時刻t1で線路入力端に発生
させられたフラクソンは、次の時刻t2までの間の
駆動電流I81の休止期間中に第一停止部91に
至つて停止する。そして、第二番目のビツト書込
みタイミングである時刻t2において、第一停止部
91に他の停止部同様、駆動電流I81が再度与
えられると、これにより第一停止部中のフラクソ
ンは第二停止部92に向かつて走行し、次の時刻
t3までの駆動電流休止期間中に当該第二停止部9
2に至つて停止する。一方、この第二の時刻t2に
おいて発生された論理“1”のビツト信号フラク
ソンは、同様に時刻t3までに第一停止部91に至
つて停止する。
In this way, the fluxon generated at the line input end at time t1 reaches the first stop portion 91 and stops during the suspension period of the drive current I81 until the next time t2. Then, at time t2, which is the second bit write timing, when the drive current I81 is applied again to the first stop section 91 as in the other stop sections, the fluxon in the first stop section is transferred to the second stop section. 92, and the next time
During the drive current suspension period up to t3, the second stop section 9
2 and stops. On the other hand, the logic "1" bit signal fluxon generated at the second time t2 similarly reaches the first stop section 91 and stops by time t3.

このような所作が繰返されていくことにより、
時刻t8経過後には入力ビツトパターンと全く同じ
ビツトパターンが第八停止部98から第一停止部
91に向かい、最上位ビツトから最下位ビツトに
亘つて格納される。
By repeating these actions,
After time t8, a bit pattern that is exactly the same as the input bit pattern moves from the eighth stop section 98 to the first stop section 91 and is stored from the most significant bit to the least significant bit.

情報の読出しは、上記と同様、電流源18から
直流バイアス電流Ieoを加えた状態において、第
10図Bの書込み時と全く同様に、各停止部に接
続した電流源81〜88から一斉に駆動電流を与
えることにより、時刻t1では第八停止部98に停
止していた論理信号情報をジヨゼフソン線路1の
出力端に送つて出力回路に出力させ(この場合、
この最上位ビツトは論理“1”であるので出力回
路には第10図Bに仮想線で示すように出力電流
パルスIoが得られる)、同時に次ビツト以降の論
理情報を次の停止部に送り、且つ、出力された論
理情報を帰還回路を介してジヨゼフソン線路1の
入力端に帰還することにより、直流バイアス電流
Ieoに重畳させて再び対応する論理情報を発生さ
せ、同様に次の時刻t2では既に第八停止部98に
送られてきている最上位ビツトから二番目のビツ
ト論理情報を出力回路17に出力しながら帰還回
路を介して当該線路入力端に戻し、且つそれ以降
のビツト論理情報を更に一つ先の停止部に転送す
る、という繰返しで為すことができる。
To read the information, the current sources 81 to 88 connected to each stop section are driven simultaneously, in the same way as above, with the DC bias current Ieo applied from the current source 18, just as in the writing shown in FIG. 10B. By applying current, the logic signal information that was stopped in the eighth stop section 98 at time t1 is sent to the output end of the Josephson line 1 and output to the output circuit (in this case,
Since this most significant bit is logic "1", the output circuit obtains an output current pulse Io as shown by the virtual line in Figure 10B), and at the same time sends the logic information from the next bit onwards to the next stop section. , and by feeding back the output logic information to the input end of the Josefson line 1 via the feedback circuit, the DC bias current is reduced.
It superimposes it on Ieo to generate the corresponding logic information again, and similarly, at the next time t2, the second bit logic information from the most significant bit, which has already been sent to the eighth stop section 98, is output to the output circuit 17. This can be repeated by returning the signal to the line input end via the feedback circuit, and then transferring the subsequent bit logic information to the next stop.

即ち、このような転送、出力、帰還動作がそれ
以降の各読出し時刻タイミングt3〜t8においても
同様に繰返されていくがために、時刻t8経過後に
は、出力回路17に第10図Bに仮想線で示すよ
うに入力ビツトパターンと全く同じパターンのビ
ツト列が得られ、且つ、全ビツト読出し後も、ジ
ヨゼフソン線路ループ5内には全く同じビツトパ
ターンが非破壊的に残されることになるのであ
る。
That is, since such transfer, output, and feedback operations are repeated in the same way at each subsequent readout time timing t3 to t8, after time t8 has elapsed, the output circuit 17 receives the virtual signal shown in FIG. 10B. As shown by the line, a bit string with the exact same pattern as the input bit pattern is obtained, and even after all bits are read out, the exact same bit pattern remains in the Josephson line loop 5 in a non-destructive manner. .

情報の消去は、上記した読出し動作において、
電流源18からの直流バイアスIeoを供給しない
ようにし、帰還されてきた渦電流分だけでは線路
入力端にフラクソンを発生できないようにするこ
とで為すことができる。
Information is erased in the read operation described above.
This can be achieved by not supplying the DC bias Ieo from the current source 18, so that fluxons cannot be generated at the line input end only by the feedback eddy current.

また、先に既に述べたが、第10図Aの構成で
フラクソンを一つだけ、ループ5内に入れた状態
で、駆動電流源81〜88を入力周波数信号源と
考え、第10図Bに示すようなタイミングで各停
止部91〜98に一斉にこの電流パルスを与える
と、この周波数に対して1/8に分周された周波数
出力を出力回路17に得ることができ、従つて1/
8分周器として機能させることもできる。
In addition, as already mentioned earlier, when only one fluxon is placed in the loop 5 in the configuration shown in FIG. 10A, and the drive current sources 81 to 88 are considered as input frequency signal sources, the structure shown in FIG. 10B is By applying this current pulse to each of the stop sections 91 to 98 at the same time at the timing shown, a frequency output that is divided by 1/8 with respect to this frequency can be obtained in the output circuit 17.
It can also function as an 8 frequency divider.

勿論、上記メモリや分周器は一般的にnビツト
に展開して考えることができる。
Of course, the memory and frequency divider described above can generally be considered to be expanded to n bits.

ところで、これまで述べてきた実施例において
は、出力回路17はジヨゼフソン線路ループ5の
ジヨゼフソン線路1の出力端、即ち帰還回路入力
端からのみ出力電流を取出すようになつていた。
然し、線路途中にもう一つの出力回路を設けるこ
ともでき、第11図Aに示す実施例のデバイス1
0はそうした構成を採つている。
By the way, in the embodiments described so far, the output circuit 17 takes out the output current only from the output end of the Josephson line 1 of the Josephson line loop 5, that is, from the input end of the feedback circuit.
However, it is also possible to provide another output circuit in the middle of the line, and the device 1 of the embodiment shown in FIG.
0 has such a configuration.

ジヨゼフソン線路ループ5を構成するジヨゼフ
ソン線路1の入力端6,7と出力端11,12と
の間に第一、第二導体13,14で構成された帰
還回路が設けられ、入力端には電流源18、出力
端には第一の、乃至主たる出力回路17が設けら
れると共に、ジヨゼフソン線路1の途中には一つ
のフラクソン停止部90とこれに接続した電流源
8が設けられている点では第2図に示す基本的な
実施例と全く同様である。異なるのは、ジヨゼフ
ソン線路1が途中で分断されて入力側ジヨゼフソ
ン線路部分1aと出力側ジヨゼフソン線路部分1
bとから構成され、その対向端20,21相互が
上記第一、第二導体と同様で良い第一、第二導体
13a,14aで接続されていることである。
A feedback circuit composed of first and second conductors 13 and 14 is provided between the input ends 6 and 7 and the output ends 11 and 12 of the Josephson line 1 constituting the Josephson line loop 5, and the input end carries a current. The first or main output circuit 17 is provided at the output end of the source 18, and one fluxon stop section 90 and a current source 8 connected to this are provided in the middle of the Josefson line 1. This is exactly the same as the basic embodiment shown in FIG. The difference is that the Josephson line 1 is divided in the middle, and there is an input side Josephson line section 1a and an output side Josephson line section 1.
b, and their opposing ends 20 and 21 are connected to each other by first and second conductors 13a and 14a, which may be similar to the first and second conductors described above.

そして、入力側ジヨゼフソン線路部分1aの出
力端20には第二の出力回路17aが接続される
一方、出力側ジヨゼフソン線路部分1bの入力端
21にはフラクソンの選択発生用の電流源18a
が接続されている。出力回路17aは主たる出力
回路17と、第二電流源18aは第一の、乃至主
たる電流源18と、夫々構成的には同じで良い。
尚また、先と同様、ジヨゼフソン線路部分間を接
続する第一、第二導体は、図中、抵抗13aで代
表して示している。
A second output circuit 17a is connected to the output end 20 of the input Josephson line section 1a, while a current source 18a for selective generation of fluxons is connected to the input end 21 of the output Josephson line section 1b.
is connected. The output circuit 17a may have the same structure as the main output circuit 17, and the second current source 18a may have the same structure as the first or main current source 18.
Furthermore, as before, the first and second conductors connecting the Josefson line portions are represented by the resistor 13a in the figure.

このデバイス10の基本的な動作に就き考える
と、第2図示実施例に就いて説明したと同様のメ
カニズムにより発生されたフラクソンが停止部9
0に停止していて、選択的駆動源8の供給電流に
より主たる出力回路17に送り出されていく過程
で、当該フラクソンに伴われてきた渦電流の一部
は、入力側ジヨゼフソン線路部分1aの出力端2
0から第二の、乃至補助的な出力回路17aに出
力されていく。
Considering the basic operation of this device 10, fluxons generated by a mechanism similar to that described in connection with the second illustrated embodiment are
0, and in the process of being sent out to the main output circuit 17 by the supply current of the selective drive source 8, a part of the eddy current accompanying the fluxon is transferred to the output of the input Josephson line section 1a. edge 2
0 to the second or auxiliary output circuit 17a.

が、同時に、フイード・フオワード回路となつ
ている第一、第二導体13a,14aにより、当
該渦電流の残りの一部Ifは出力側ジヨゼフソン線
路部分1bの入力端21に送られ、従つて第二電
流源から既述の式(1)を満たす直流バイアス電流
Ieoを与えて置けば、当該入力端21で再度、フ
ラクソンを発生させることができる。
However, at the same time, the remaining part If of the eddy current is sent to the input end 21 of the Josephson line section 1b on the output side by the first and second conductors 13a and 14a forming a feed-forward circuit, and thus DC bias current from two current sources that satisfies the above equation (1)
If Ieo is given, fluxon can be generated again at the input terminal 21.

そのため、このフラクソンが全体としてのジヨ
ゼフソン線路1の出力端に至つて消滅する際に、
その時に伴つてきた渦電流により、主たる出力回
路17へ出力電流を供給することができるため、
このデバイスは、出力回路17で見る限り、第2
図示の実施例と全く同様の動作を為すことができ
る。
Therefore, when this fluxon reaches the output end of the Josefson line 1 as a whole and disappears,
Because the eddy current accompanying that time can supply an output current to the main output circuit 17,
As far as the output circuit 17 is concerned, this device
It is possible to perform exactly the same operation as the illustrated embodiment.

換言すれば、このデバイスは、第2図示実施例
のデバイスと全く同様の各種の応力が効きながら
も独立の二つの出力回路を備えたデバイスである
と言うことができる。
In other words, this device can be said to be a device that is subjected to various stresses exactly like the device of the second illustrated embodiment, but that has two independent output circuits.

同様に、第11図Bに示すデバイス10は第6
図示の実施例の改変例であり、第6図及び第9図
に示した実施例と同様の分周機能に加えて更に二
つの出力を取れるデバイスである。構成的には基
本部分を第6図示乃至第9図示実施例と同じく
し、ジヨゼフソン線路1を分断して入力側線路部
分1aと出力側線路部分1bとにしたその間の接
続部分に第11図Aに示す構成を取入れて成つて
いる。
Similarly, the device 10 shown in FIG.
This is a modification of the illustrated embodiment, and is a device that can provide two additional outputs in addition to the same frequency division function as the embodiment shown in FIGS. 6 and 9. In terms of configuration, the basic part is the same as the embodiment shown in FIGS. 6 to 9, and the Josephson line 1 is divided into an input line part 1a and an output line part 1b, and the connection part between them is shown in FIG. 11A. It is made up of the configuration shown in.

こうした第11各図の実施例から想当できるよ
うに、ジヨゼフソン線路1を更に数多くに分断
し、その分断点に上記のように各出力回路と直流
バイアス電源を接続すれば、更に他出力型の回路
とすることができる。特に、第10図示の実施例
のようなデバイスにあつて、隣接する停止部の間
に第11図示の分断点構成を取入れれば、各停止
部にあるフラクソンが一斉に動き出して次の停止
部に至る過程で当該各フラクソンの存否を並列に
モニタすることもできる。
As can be imagined from the embodiments shown in FIG. 11, if the Josefson line 1 is divided into many more parts and each output circuit and DC bias power supply are connected to the division points as described above, even more output types can be connected. It can be a circuit. In particular, in a device such as the embodiment shown in Figure 10, if the dividing point configuration shown in Figure 11 is adopted between adjacent stop parts, the fluxons in each stop part will start to move at the same time and move to the next stop part. The presence or absence of each fluxon can also be monitored in parallel during the process leading to this.

上記した各実施例のデバイスを複数個組合せた
り、電流供給シーケンスを工夫することにより、
更に多くの有意の機能を満足することができる。
そうした応用回路の一例として、第12図に二進
カウンタ100の構成例を挙げ、説明する。
By combining multiple devices of each of the above embodiments and devising the current supply sequence,
Many more significant functions can be fulfilled.
As an example of such an applied circuit, a configuration example of a binary counter 100 is shown in FIG. 12 and will be explained.

この応用例の場合は、第6図示乃至第9図示実
施例の構成のデバイス10に各相当する三つのデ
バイス10−1,10−2,10−3をカスケー
ドに接続して成つており、被カウント信号は第一
段目のジヨゼフソン線路ループ・デバイス10−
1の第一、第二停止部91−1,92−1へ分流
抵抗19a−1,19b−1を介して電流源8か
ら送られるパルス電流I8として与えられる。即
ち、この二進カウンタ100では当該パルス電流
I8の数をカウント・データとして経時的にカウ
ントする。
In the case of this application example, three devices 10-1, 10-2, and 10-3, each corresponding to the device 10 having the configuration of the embodiment shown in FIGS. 6 to 9, are connected in cascade. The count signal is sent to the first stage Josefson line loop device 10-
The pulse current I8 is sent from the current source 8 to the first and second stop portions 91-1 and 92-1 of No. 1 through the shunt resistors 19a-1 and 19b-1. That is, this binary counter 100 counts the number of pulse currents I8 as count data over time.

ジヨゼフソン線路ループ・デバイス10−1,
10−2,10−3の各ジヨゼフソン線路1−
1,1−2,1−3の入力端には、夫々、電流源
18−1,18−2,18−3が接続され、この
電流源からは式(1)で示した直流バイアス電流Ieo
が印加される。
Josephson line loop device 10-1,
10-2, 10-3 Josephson line 1-
Current sources 18-1, 18-2, and 18-3 are connected to the input terminals of 1, 1-2, and 1-3, respectively, and from these current sources, a DC bias current Ieo expressed by equation (1) is generated.
is applied.

そして、本カウンタ100の回路初期条件は、
この電流源において当該直流バイアス電流Ieoに
有意の大きさのパルス電流Ieを重畳することによ
り生成されたフラクソンが、先の各実施例と同
様、各ループ・デバイス10−1,10−2,1
0−3の各ジヨゼフソン線路の第一停止部91−
1,91−2,91−3に一つづつ停止している
状態とする。
The circuit initial conditions of this counter 100 are as follows:
In this current source, a fluxon generated by superimposing a pulse current Ie of a significant magnitude on the DC bias current Ieo is transmitted to each loop device 10-1, 10-2, 1, as in the previous embodiments.
0-3 each Josephson line first stop 91-
1, 91-2, and 91-3.

また、第一段目のループ・デバイス10−1の
出力回路17−1への出力電流Io−1は第二段目
のループ・デバイス10−2の第一、第二停止部
91−2,92−2へも分流抵抗19a−2,1
9b−2を介して与えられ、且つ、第二段目のル
ープ・デバイス10−2の出力回路17−2への
出力電流Io−2は第三段目のループ・デバイス1
0−3の第一、第二停止部91−3,92−3へ
も分流抵抗19a−3,19b−3を介して与え
られるようになつている一方で、各ループ・デバ
イス10−1,10−2,10−3の第二停止部
92−1,92−2,92−3には、更に選択的
フラクソン駆動用電流源82−1,82−2,8
2−3が接続され、この電流源は後述のようにデ
ータ入力を終えた後に出力回路17−1,17−
2,17−3の群へカウント結果を出力するため
に用いられる。
In addition, the output current Io-1 to the output circuit 17-1 of the first-stage loop device 10-1 is applied to the first and second stop portions 91-2 of the second-stage loop device 10-2, Shunt resistance 19a-2, 1 also to 92-2
9b-2, and the output current Io-2 to the output circuit 17-2 of the second-stage loop device 10-2 is applied to the third-stage loop device 1.
0-3 to the first and second stop portions 91-3, 92-3 via shunt resistors 19a-3, 19b-3, while each loop device 10-1, The second stop portions 92-1, 92-2, 92-3 of 10-2, 10-3 further include selective fluxon drive current sources 82-1, 82-2, 8.
2-3 is connected, and this current source is connected to the output circuits 17-1 and 17- after completing data input as described later.
It is used to output the count results to groups 2 and 17-3.

こうしたカウンタ100の動作は第12図Bの
ようにして説明することができる。
The operation of such counter 100 can be explained as shown in FIG. 12B.

第12図B中、左端の数字は入力データ内容、
即ちデータ入力期間中に入力したパルス電流I8
の数を示し、中央の模式的な図形は各ループ・デ
バイス10−1,10−2,10−3にあつて入
力データの取込み後の各データ内容に応じた各ル
ープ内でのフラクソンが占める位置を表してい
る。即ち、円弧状の図形の中で小さな丸印が上に
記してある時には各ループ・デバイス10−1,
10−2,10−3にあつて各フラクソンが各対
応する第一停止部91−1〜91−3にあること
を示し、下に示してある時には各フラクソンが各
対応する第二停止部92−1〜92−3にあるこ
とを示している。
In Figure 12B, the leftmost number is the input data content,
That is, the pulse current I8 input during the data input period
The schematic figure in the center shows the number of fluxons in each loop according to the data content after input data is taken in each loop device 10-1, 10-2, 10-3. represents the location. That is, when a small circle mark is written on the top of an arc-shaped figure, each loop device 10-1,
10-2 and 10-3, each fluxon is shown in each corresponding first stop part 91-1 to 91-3, and when shown below, each fluxon is in each corresponding second stop part 92. -1 to 92-3.

そして、第12図B中、右端の数字群は、後述
するように、入力データの取込み後、カウント結
果出力動作により各出力回路17−1〜17−3
に表されるカウント結果を示しており、出力回路
17−1が最下位桁、出力回路17−3が最上位
桁を示すものとなる。
In FIG. 12B, the group of numbers on the right end indicates each of the output circuits 17-1 to 17-3 by the count result output operation after input data is taken in, as will be described later.
The output circuit 17-1 indicates the least significant digit, and the output circuit 17-3 indicates the most significant digit.

入力データが入力し始めてから入力し終わるま
での過渡的な状態を考えると、当該入力データの
中、先づ第一発目の入力パルス電流I8が第一ル
ープ・デバイス10−1の両停止部91−1,9
2−1へ入力してくると、第一停止部91−1中
にあつたフラクソンが第二停止部92−1に移動
し、そこで停止する。
Considering the transient state from when the input data starts to input to when the input ends, the first input pulse current I8 in the input data reaches both stop portions of the first loop device 10-1. 91-1,9
2-1, the fluxon in the first stop part 91-1 moves to the second stop part 92-1 and stops there.

入力データが十進法で“1”以上の数である
と、次の二発目の入力電流パルスI8が印加され
るに伴い、第一デバイス10−1中で第二停止部
92−1に移つていたフラクソンは第12図B中
で円弧状の仮想線矢印で示すように、ジヨゼフソ
ン線路1−1の出力端に至つて消滅し、これによ
つて出力電流Io−1が出力されると共に、帰還回
路を介して当該ジヨゼフソン線路1−1の入力端
に電流源18−1の直流バイアス電流の助けを借
りて新たにフラクソンが一つ、発生し、当該ジヨ
ゼフソン線路1−1の第一停止部91−1に至つ
て停止する。これと同時に、第12図B中で仮想
線の直線状矢印cで示すように、第一の、乃至最
下位桁ループ・デバイスの出力電流Io−1の一部
が第二ループ・デバイス10−2の両停止部91
−2,92−2に与えられることによつて当該第
二ループ・デバイスの第一停止部91−2中にあ
つたフラクソンが第二停止部92−2に向かつて
走行し、停止する。
When the input data is a number greater than or equal to "1" in decimal notation, the second input current pulse I8 is applied, and the second stop part 92-1 is moved in the first device 10-1. As shown by the circular arc-shaped imaginary line arrow in FIG. One new fluxon is generated at the input end of the Josefson line 1-1 through the feedback circuit with the help of the DC bias current of the current source 18-1, and the first stop section of the Josephson line 1-1 is generated. It reaches 91-1 and stops. At the same time, as shown by the imaginary straight arrow c in FIG. 2 both stop parts 91
-2, 92-2, the fluxon present in the first stop part 91-2 of the second loop device travels toward the second stop part 92-2 and stops.

このように、最下位桁のループ・デバイス10
−1中のフラクソンは、入力電流パルスI8が印
加される度に第一停止部91−1から第二停止部
92−1へ、そして第二停止部92−1から第一
停止部91−1へ、というように、交互に走行し
ては停止する動作を繰返し、且つ、最下位桁及び
第二桁のループ・デバイス10−1,10−2に
あつて第二停止部92−1,92−2にあつたフ
ラクソンが帰還回路を介して第一停止部に戻る時
には、矢印cで示すように、その一つ上の桁のル
ープ・デバイス中のフラクソンを他の停止部に動
かしていく。
In this way, the least significant digit loop device 10
-1 is transferred from the first stop part 91-1 to the second stop part 92-1 and from the second stop part 92-1 to the first stop part 91-1 every time the input current pulse I8 is applied. , and so on, repeating the operation of alternately running and stopping, and in the loop devices 10-1, 10-2 of the lowest digit and the second digit, the second stop portions 92-1, 92 When the fluxon at -2 returns to the first stop via the feedback circuit, the fluxon in the loop device one digit above it is moved to another stop, as shown by arrow c.

そのため、入力データをカウントし終わつた時
の各ループ・デバイスにおけるフラクソンの占め
る位置は第12図B図示のようになる。
Therefore, the position occupied by the fluxon in each loop device after counting the input data is as shown in FIG. 12B.

入力データの取込みを終えたならば、次にカウ
ント結果の出力動作に移る。これは、各第二停止
部92−1〜92−3に関連した電流源82−1
〜82−3から一斉に電流を供給することにより
行なわれる。
Once the input data has been taken in, the next step is to output the count results. This corresponds to the current source 82-1 associated with each second stop section 92-1 to 92-3.
This is done by supplying current all at once from 82-3 to 82-3.

従つて、カウントを終えた時点でフラクソンが
第二停止部に停止しているループ・デバイスの出
力回路17−i(i=1、2、3のいづれか)に
のみ、当該電流源82−1〜82−3からのカウ
ント内容読出し電流の供給に伴つて出力電流Io−
iが流れる。
Therefore, when the count is finished, the current sources 82-1 to 82-1 are applied only to the output circuit 17-i (i=1, 2, or 3) of the loop device whose fluxon is stopped at the second stop portion. With the supply of count content read current from 82-3, the output current Io-
i flows.

このようにして、出力電流が流れたことを論理
“1”に対応させれば、当該カウント結果出力は
第12図B中、右端に示す数字群のようになり、
出力回路17−1側を最下位桁として所期の二進
法カウント結果が満足されていることが分かる。
In this way, if the flow of the output current is made to correspond to logic "1", the count result output will look like the group of numbers shown at the right end in FIG. 12B,
It can be seen that the expected binary count result is satisfied with the output circuit 17-1 side as the least significant digit.

然して、この読出しを終えたならば、更に次の
カウント動作に備えるべく、カウンタ100を全
体として上記した初期状態にリセツトする必要が
ある。然しこれは、読出しに用いた電流源82−
1〜82−3から読出しとは逆の方向の電流を供
給することで簡単に行なえる。即ち、読出し後、
フラクソンが第二停止部に移つてきているルー
プ・デバイスがあつたとしても、当該第二停止部
に負方向の電流が供給されると、その第二停止部
中のフラクソンは図中、左回りに走行し、もつて
次の桁のループ・デバイス中のフラクソンに影響
を与えることなく第一停止部に戻れるからであ
る。
However, once this reading is completed, it is necessary to reset the counter 100 as a whole to the above-mentioned initial state in order to prepare for the next counting operation. However, this is because the current source 82-
This can be easily done by supplying a current in the direction opposite to that of reading from 1 to 82-3. That is, after reading,
Even if there is a loop device in which the fluxon has moved to the second stop, if a negative current is supplied to the second stop, the fluxon in the second stop will shift to the left in the figure. This is because it can travel around and return to the first stop without affecting the fluxon in the loop device of the next digit.

また、上記メカニズムから顕かなように、本カ
ウンタ100は、電流パルスが二発、入力する毎
にフラクソンの位置を一巡させ、且つ、二発毎に
出力電流パルス乃至キヤリー・パルスを次の桁の
ループ・デバイスへ入力電流パルスとして送給す
るため、ループ・デバイスをn段に亘つて継続接
続すれば2n−1までの入力電流パルス数をカウン
トすることができる。
Furthermore, as is obvious from the above mechanism, this counter 100 rotates the fluxon position once every two input current pulses, and changes the output current pulse or carry pulse to the next digit every two input current pulses. In order to send input current pulses to the loop device, if the loop device is connected continuously over n stages, it is possible to count up to 2 n -1 input current pulses.

第13図示の実施例乃至応用例は、第12図示
応用例と略ゞ同様の構成で、但し入力の印加態様
を変更することにより、二進全加算器101を実
現したものである。この場合は、被加算数を上の
桁から“AB”、加算数を同様に上の桁から
“CD”として、共に二進二桁の数とし、これらの
加算結果を出力回路17−1〜17−3に得るも
のとする。尚、予め述べて置けば加算結果の最下
位桁は図中、左端の出力回路17−1に表され
る。また、被加算、加算の両数において、夫々の
桁の数A、B、C、Dが二進数で“1”である時
には、対応する電流源から電流IA,IB,IC,ID
を流すものと約束する。
The embodiment or applied example shown in FIG. 13 has substantially the same configuration as the applied example shown in 12th figure, but realizes the binary full adder 101 by changing the manner in which input is applied. In this case, the augend is "AB" from the upper digit, and the number to be added is "CD" from the upper digit, both of which are binary two-digit numbers, and the results of these additions are output to the output circuits 17-1 to 17-1. 17-3. As previously stated, the least significant digit of the addition result is represented by the output circuit 17-1 at the left end in the figure. In addition, when the number of digits A, B, C, and D in both the augend and the addition number are "1" in binary, currents IA, IB, IC, ID are generated from the corresponding current sources.
I promise that it will flow.

簡単のため、各分流抵抗の存在を省略して説明
すると、被加算数“AB”の各桁に対応する各電
流IA,IBは、上の桁の電流IAが二桁目のルー
プ・デバイス10−2の両停止部91−1,92
−2に、下の桁の電流IBが最下位桁のループ・
デバイス10−1の両停止部91−1,92−1
に夫々与えられる。
For the sake of simplicity, the existence of each shunt resistor will be omitted in the explanation. The currents IA and IB corresponding to each digit of the augend "AB" are as follows: The current IA of the upper digit is the loop device 10 of the second digit. -2 both stop parts 91-1, 92
−2, the current IB in the lower digit is the loop in the lowest digit.
Both stop parts 91-1, 92-1 of device 10-1
are given to each.

同様に、加算数“CD”の各桁に対応する各電
流IC,IDは、上の桁の電流ICが上記電流IAとは
異なるタイミングで二桁目のループ・デバイス1
0−2の両停止部91−2,92−2に、下の桁
の電流IDが上記電流IBとは異なるタイミングで
最下位桁のループ・デバイス10−1の両停止部
91−1,92−1に夫々与えられる。
Similarly, each current IC, ID corresponding to each digit of the addition number "CD" is determined by the loop device 1 of the second digit when the current IC of the upper digit is different from the above current IA.
The current ID of the lower digit is applied to both the stop parts 91-2, 92-2 of the loop device 10-1 of the lowest digit at a timing different from the current IB. -1 respectively.

本加算器101においても、その演算の初期状
態は、常に直流バイアス電流を流している各電流
源18−1〜18−3からの重畳パルス電流によ
り発生したフラクソンが各一つ宛、各ループ・デ
バイスの第一停止部91−1〜91−3中に停止
している状態である。
In the present adder 101 as well, in the initial state of the calculation, fluxons generated by the superimposed pulse currents from the current sources 18-1 to 18-3, which always flow a DC bias current, are addressed to each loop. This is a state in which the device is stopped in the first stop portions 91-1 to 91-3.

第13図B図示のタイム・チヤートを参照して
説明すると、先づ、被加算数の上位、下位の各桁
の各二進数値は、夫々時刻t1において、上記のよ
うに対応させた二桁目と一桁目のループ・デバイ
ス10−2,10−1の両停止部91−2,92
−2;91−1,92−1に電流IA,IBとして
与えられる。勿論、対応する桁の数値が二進数
“0”である場合には、対応する電流IAまたはIB
はこれを流されない。
To explain with reference to the time chart shown in FIG. 13B, first, each binary value of the upper and lower digits of the augend is divided into two digits corresponding to each other as described above at time t1. Both stop parts 91-2, 92 of the loop device 10-2, 10-1 of the first digit
-2; Provided as currents IA and IB to 91-1 and 92-1. Of course, if the value of the corresponding digit is binary “0”, the corresponding current IA or IB
won't let this pass.

一方、加算数の下位桁の二進数値は、時刻t2に
おいて電流IDを流すか流さないかに化体して最
下位桁ループ・デバイス10−1の両停止部91
−1,92−1に与えられ、上位桁の二進数値は
時刻t3において、同様に電流ICを流すか流さない
かに化体して、二桁目のループ・デバイス10−
2の両停止部91−2,92−2に与えられる。
On the other hand, the binary value of the lower digit of the addition number is expressed as whether the current ID is flowing or not flowing at time t2, and the lower digit of the loop device 10-1 has both stop portions 91.
-1, 92-1, and the binary value of the upper digit is similarly transformed into whether or not the current IC flows at time t3, and the second digit loop device 10-
2, both stop portions 91-2 and 92-2.

一例として、被加算数が“10”であり、加算数
が“11”であつたとすると、先づ、時刻t1におい
て被加算数の上位、下位の各桁の各二値情報が対
応するループ・デバイス10−2,10−1の両
停止部91−2,92−2;91−1,92−1
に与えられる。この場合、当該被加算数の下位桁
は“0”であるので、最下位桁用のループ・デバ
イス10−1の両停止部91−1,92−1には
有意の電流IBが流されず、二桁目のループ・デ
バイス10−2の両停止部91−2,92−2に
のみ、上位桁数値“1”に対応して有意の電流
IAが流される。
As an example, if the augend is "10" and the addend is "11", first, at time t1, each binary information of the upper and lower digits of the augend corresponds to a loop. Both stop parts 91-2, 92-2 of devices 10-2, 10-1; 91-1, 92-1
given to. In this case, since the lower digit of the augend is "0", no significant current IB is passed through both stop portions 91-1 and 92-1 of the loop device 10-1 for the lowest digit. , a significant current is generated only in both stop portions 91-2, 92-2 of the loop device 10-2 in the second digit, corresponding to the upper digit value “1”.
IA is washed away.

その結果、当初、第13図C中、最上段に示し
た状態にあつた各ループ・デバイス中のフラクソ
ンは、二桁目のループ・デバイス10−2中にお
いてのみ、その停止位置が変更され、第二停止部
92−2に移るようになる。この状態が時刻t1<
t<t2の状態として第13図C中に示されてい
る。
As a result, the fluxon in each loop device, which was initially in the state shown in the top row of FIG. 13C, has its stopping position changed only in the second-digit loop device 10-2. It now moves to the second stop portion 92-2. This state is at time t1<
This is shown in FIG. 13C as a state where t<t2.

次の時刻t2においては、加算数の下位桁の二進
数値“D=1”が有意の電流IDとして一桁目の
ループ・デバイス10−1の両停止部91−1,
92−1に与えられるが、その結果、当該一桁目
のループ・デバイス10−1中においてのフラク
ソンの移動が生じ、第3図C中、時刻t2<t<t3
の状態で示すように、全体としてみると、一桁目
及び二桁目のループ・デバイス中のフラクソンが
夫々対応する第二停止部92−1,92−2に位
置し、最上位桁のループ・デバイス中のフラクソ
ンは未だ第一停止部91−3に留まつている状態
が生ずる。
At the next time t2, the binary value "D=1" in the lower digit of the addition number is a significant current ID, and both stop portions 91-1 of the loop device 10-1 in the first digit,
92-1, but as a result, fluxon movement occurs in the loop device 10-1 of the first digit, and in FIG. 3C, time t2<t<t3
As shown in the state shown in FIG. - A state occurs in which the fluxon in the device still remains at the first stop portion 91-3.

更に次の時刻t3において、加算数の上位桁の二
進数値“C=1”が二桁目のループ・デバイス1
0−2の両停止部91−2,92−2への電流
ICとして与えられると、当該二桁目のループ・
デバイス10−2ではフラクソンの移動が生じ、
対応するジヨゼフソン線路1−2の出力端に至つ
て消滅するに伴い、直線状の矢印cで示されるよ
うに、出力された出力電流Io−2の一部は三桁目
乃至最上位桁のループ・デバイス10−3の両停
止部91−3,92−3に与えられ、第一停止部
91−3にあつた三桁目のフラクソンを第二停止
部92−3に送る。
Furthermore, at the next time t3, the binary value "C=1" of the upper digit of the addition number is changed to loop device 1 of the second digit.
Current to both stop parts 91-2, 92-2 of 0-2
When given as IC, the second digit of the loop
In the device 10-2, fluxon movement occurs,
As it disappears as it reaches the output end of the corresponding Josefson line 1-2, a part of the output current Io-2 flows into the third to most significant digit loop, as shown by the straight arrow c. - The third digit fluxon, which is given to both the stop parts 91-3 and 92-3 of the device 10-3 and which was in the first stop part 91-3, is sent to the second stop part 92-3.

これが第3図C中、時刻t3<t<t4の状態とし
て示されており、これが、本二進全加算器101
が当該加算を終えてその結果を内包している状態
である。
This is shown as a state at time t3<t<t4 in FIG.
has completed the addition and contains the result.

この加算器内容を読出すには、夫々のループ・
デバイス10−1〜10−3の第二停止部92−
1〜92−3に接続している電流源82−1〜8
2−3から、読出し電流としての電流I82−1
〜I82−3を時刻t4において一斉に印加する。
To read the contents of this adder, each loop
Second stop portion 92- of devices 10-1 to 10-3
Current sources 82-1 to 8 connected to 1 to 92-3
From 2-3, current I82-1 as read current
~I82-3 are applied all at once at time t4.

すると、時刻t3<t<t4の状態において第二停
止部のフラクソンが存在していたループ・デバイ
ス10−1,10−3からのみ、対応する夫々の
出力回路17−1,17−3へ有意の出力電流Io
−1,Io−3が出力され、二桁目のループ・デバ
イス10−2からは出力電流が流れ出ない。
Then, only from the loop devices 10-1 and 10-3 where the fluxon of the second stop part existed in the state of time t3<t<t4, a significant signal is sent to the corresponding output circuits 17-1 and 17-3. Output current Io
-1, Io-3 are output, and no output current flows from the second digit loop device 10-2.

従つて、加算器内容を読出した結果は、最上位
桁から“101”となり、被加算数“10”と加算数
“11”との所期の二進加算演算結果としての“10
+11=101”が満足されていることが分かる。
Therefore, the result of reading the adder contents is "101" from the most significant digit, which is "10" as the result of the intended binary addition operation of the augend "10" and the addend "11".
It can be seen that “+11=101” is satisfied.

このように出力電流に化体して加算器内容が読
出される時を時刻t4<t<t5の状態として示して
あるが、同時に、この時のフラクソンの移動に伴
い、読出し終了後、第二停止部にフラクソンが残
るループ・デバイスが生ずることがある。例えば
この場合、それは二桁目のループ・デバイス10
−2に見られる。従つて、次の加算演算に備える
ためには、こうしたループ・デバイスのフラクソ
ンを第一停止部に戻し、本加算器101を全体と
して初期状態に戻してやる必要がある。
The time when the contents of the adder are read out by converting them into the output current is shown as the state at time t4<t<t5, but at the same time, due to the movement of the fluxon at this time, the second A loop device may result where fluxons remain at the stop. For example, in this case it is the second digit loop device 10
-2. Therefore, in order to prepare for the next addition operation, it is necessary to return the fluxon of such a loop device to the first stop section and return the present adder 101 as a whole to its initial state.

然しこれは既述のカウンタと同様、簡単に行な
え、時刻t5で示すように、読出しに用いた電流源
82−1〜82−3から読出し時とは逆方向の電
流を各第二停止部に一斉に供給し、第二停止部に
停止しているフラクソンがあつたならこれを図
中、左回りに第一停止部に戻すようにすれば良
い。従つて、第3図C中、回路初期状態を表す時
刻t<t1の状態はまた、時刻t5<tの状態である
とも言える。
However, this can be easily done as in the case of the counter described above, and as shown at time t5, a current in the opposite direction from the current source 82-1 to 82-3 used for reading is applied to each second stop section. If fluxons are supplied all at once and are stopped at the second stop, they may be returned to the first stop in a counterclockwise direction in the figure. Therefore, in FIG. 3C, the state at time t<t1 representing the initial state of the circuit can also be said to be the state at time t5<t.

ここでは加算例として上記の一例しか示さない
が、他の場合に就いても本加算器は有効に作動す
ること、容易に確かめることができる。尚また、
同様の構成のループ・デバイスをn+1段に亘つ
てカスケードに接続し、上記と類似の信号印加シ
ーケンスを組むことにより、nビツト、即ちn桁
に亘る被加算、加算数の加算演算をキヤリー付き
で行うことができる。
Although only the above example of addition is shown here, it can be easily verified that the present adder operates effectively in other cases as well. Furthermore,
By cascading loop devices with the same configuration over n+1 stages and creating a signal application sequence similar to the above, addition operations of n bits, that is, n digits of augends and addends, can be performed with a carry. It can be carried out.

以上述べてきた各実施例は、互いに適当な組合
せたり、信号印加電流のシーケンスを適当にする
ことにより、更に他の各種の応力が可能である
が、ここで、以上の実施例のいづれにも適用でき
るやや細かな改変例に就き述べることにする。
Each of the embodiments described above can be combined with each other appropriately, and various other types of stress can be created by appropriately arranging the sequence of signal applied currents. I will now describe some slightly more detailed examples of modifications that can be applied.

先にも少し述べたが、例えば第14図Aに示す
ように、停止部90の設けられている以外のジヨ
ゼフソン線路部分に、補助的な電流源22を接続
することも考えられる。このようにすると、例え
ば当該ジヨゼフソン線路中を走行するフラクソン
の走行速度を調整することができ、回路設計の自
由度を増したりすることができる。
As briefly mentioned above, it is also conceivable to connect the auxiliary current source 22 to a portion of the Josephson line other than where the stop portion 90 is provided, for example as shown in FIG. 14A. In this way, for example, the running speed of the fluxon running on the Josephson track can be adjusted, and the degree of freedom in circuit design can be increased.

また第14図Bに示すように、ジヨゼフソン線
路途中から出力を引出す補助的な出力回路23を
設けることもできる。但し、このようにした場
合、ジヨゼフソン線路中を走行するフラクソンに
著しい影響を与えないためには、当該出力回路2
3のインピーダンスの抵抗分は、ジヨゼフソン線
路の特性インピーダンス(L/C)1/2の二〜三倍
程度以上にすることが望ましい。逆に言えば、こ
のような出力回路23に取出し得る出力電流は、
ジヨゼフソン線路出力端に設けた出力回路17に
比せばどうしても小さなものとなるので、その
点、考慮に入れる必要はある。
Further, as shown in FIG. 14B, an auxiliary output circuit 23 can be provided to draw the output from the middle of the Josefson line. However, in this case, the output circuit 2 must be
It is desirable that the resistance component of the impedance No. 3 be at least two to three times the characteristic impedance (L/C) 1/2 of the Josefson line. Conversely, the output current that can be taken out to such an output circuit 23 is
Since it is necessarily smaller than the output circuit 17 provided at the output end of the Josefson line, this must be taken into consideration.

また、上記した各実施例においては、フラクソ
ンを停止させる停止部90は、一対の超伝導体間
を抵抗部材で接続して構成されていたが、これに
限ることはなく、要はフラクソンを停止できる部
分がジヨゼフソン線路中の所定個所に形成されて
いれば良い。同じ抵抗部材を用いるにしても、例
えば第15図示のような構成でも停止部分90を
作ることはできる。
Furthermore, in each of the above-described embodiments, the stop section 90 for stopping the fluxon was configured by connecting a pair of superconductors with a resistance member, but the invention is not limited to this, and the point is to stop the fluxon. It is sufficient if the possible portion is formed at a predetermined location on the Josephson track. Even if the same resistance member is used, the stop portion 90 can also be made with the configuration shown in FIG. 15, for example.

即ち、こうしたジヨゼフソン線路1の長さ方向
の少なくとも一部位において、少なく共一方の超
伝導体(この場合は上側の超伝導体2)に抵抗部
材9を付すのである。
In other words, at least one of the superconductors (in this case, the upper superconductor 2) is provided with a resistance member 9 in at least one portion of the Josephson line 1 in the length direction.

このような構造体の分布定数的等価回路におい
ては、上下の両超伝導体2,3間の複数のジヨゼ
フソン接合を結ぶ線路長さ方向のインダクタンス
成分に対し、並列に抵抗成分roを抱かせた形で抵
抗部材9を表せるものとなる。
In the distributed constant equivalent circuit of such a structure, a resistance component ro is placed in parallel with the inductance component in the length direction of the line connecting the multiple Josephson junctions between the upper and lower superconductors 2 and 3. The resistance member 9 can be represented by the shape.

このような構成でも、フラクソンが抵抗部材9
の付されている抵抗体部分90に入ると、当該抵
抗体部分90の跨るインダクタンスに加わる電圧
が既述の抵抗成分roにも加わる。そのためこの抵
抗成分により、エネルギが消費されて、当該フラ
クソンはその運動エネルギが低減し、この抵抗体
部分90を越えてそれ以上先には進むことができ
なくなり、結局、この抵抗体部分90を停止部分
90として利用できるのである。
Even in such a configuration, the fluxon is the resistance member 9.
When entering the resistor portion 90 marked with , the voltage applied to the inductance across the resistor portion 90 is also applied to the resistance component ro described above. Therefore, energy is consumed by this resistance component, and the fluxon in question reduces its kinetic energy, becomes unable to advance beyond this resistor portion 90, and eventually stops this resistor portion 90. It can be used as part 90.

尚また、こうした構成において効率良くフラク
ソンを停止させるためには、線路長さ方向に見て
抵抗部材9の両端に亘り有効に電圧が掛かる必要
があり、従つて抵抗部材9を付した停止部分乃至
抵抗体部分90における超伝導体2の膜厚は、厚
くともロンドンの磁場侵入距離λLのせいぜい二倍
程度までに抑えるのが望ましい。
Furthermore, in order to efficiently stop the fluxon in such a configuration, it is necessary to apply a voltage effectively across both ends of the resistance member 9 when viewed in the length direction of the line. It is desirable that the film thickness of the superconductor 2 in the resistor portion 90 be limited to at most twice the London magnetic field penetration distance λ L .

然し、このような限定を受けたくない場合に
は、例えば第15図中、仮想線9′で示すように、
超伝導体の内部にこの抵抗部材を埋設することが
考えられる。逆に言えば、特に膜厚には限定がな
い場合にあつても、このようにして抵抗部材の位
置を意図的に接合部4に近ずけると、フラクソン
を停止させる機能を増すことができる。
However, if you do not want to be subject to such limitations, for example, as shown by the imaginary line 9' in FIG.
It is conceivable to embed this resistance member inside the superconductor. Conversely, even if there is no particular limit to the film thickness, if the resistance member is intentionally moved closer to the joint 4 in this way, the function of stopping fluxon can be increased. .

また、抵抗部材は仮想線9″で示すように双方
の超伝導体2,3に沿つて設けられていても良
い。この場合にも、一方或いは双方の抵抗部材に
対し、上記埋設構成を採り入れて良い。
Further, the resistance member may be provided along both superconductors 2 and 3 as shown by the imaginary line 9''.In this case as well, the above-mentioned buried configuration may be adopted for one or both of the resistance members. It's good.

尚、いづれの場合にも、抵抗体部分90にフラ
クソン駆動電流を与える既述の電流源8,81〜
88は、必ず抵抗部材9に接続されていなければ
ならないものではなく、抵抗部材9が設けられて
いる停止部分90中であれば直接に超伝導体に対
して接続されていて良い。
In any case, the above-mentioned current sources 8, 81 to 81 which provide a fluxon drive current to the resistor portion 90 are used.
88 does not necessarily have to be connected to the resistance member 9, but may be directly connected to the superconductor as long as it is in the stop portion 90 where the resistance member 9 is provided.

以上詳述した本発明ジヨゼフソン線路デバイス
では、一方の超伝導体をPb−Au合金で、他方の
超伝導体をPb−In−Au合金で、接合部をPb−In
−Au合金の放電酸化膜で各形成し、ジヨゼフソ
ン線路の最大ジヨゼフソン電流密度を例えば
1KA/cm2とすると、ジヨゼフソン線路中のフラ
クソンと空間的広がりを約20μm程度に、またフ
ラクソンの移動速度の上限を10μm/ps程度に
することができ、出力回路に取出すパルス電流を
その時間半値幅が2〜3ps程度の急岐なものにす
ることができる。従つてデバイス寸法を適切に選
択すれば、上記各実施例の動作説明における各パ
ルス間隔が10psを切る程度にまで高速化でき、応
用デバイスとしても極めて高速なものが期待でき
る。
In the Josephson line device of the present invention described in detail above, one superconductor is a Pb-Au alloy, the other superconductor is a Pb-In-Au alloy, and the joint is a Pb-In
- Each layer is formed with a discharge oxide film of Au alloy, and the maximum Josephson current density of the Josephson line is determined by e.g.
1KA/ cm2 , the spatial spread of fluxons in the Josephson line can be reduced to about 20μm, and the upper limit of the fluxon movement speed can be set to about 10μm/ps, and the pulse current taken out to the output circuit can be reduced to about half that time. The price range can be sharp, with a range of 2 to 3 ps. Therefore, if the device dimensions are appropriately selected, the speed can be increased to the extent that each pulse interval in the operation description of each of the above embodiments is less than 10 ps, and an extremely high speed device can be expected as an applied device.

また、ジヨゼフソン線路を窒化ニオブ等のロン
ドン侵入長λLの大きい超伝導体で構成すると、次
式(5)から顕かなように、ジヨゼフソン侵入長λJ
小さくすることができる(窒化ニオブのロンドン
侵入長λLは0.5〜0.6μm)。
Furthermore, if the Josephson line is constructed of a superconductor with a large London penetration depth λ L such as niobium nitride, the Josephson penetration depth λ J can be made small, as is clear from the following equation (5). Penetration length λ L is 0.5 to 0.6 μm).

λJ={〓/[2e・Io・μo・(d+2λL)]}0.5 d:接合部の厚み、μo:真空の透磁率、e:
素電荷、〓:(ブランクの定数)/2π、Io:最大
ジヨゼフソン電流密度、 …(5) 従つてまた、このようなジヨゼフソン線路デバ
イスを用いると、上記各応用例に示されるような
各装置を作成するに際し、全体寸法を微小面積内
に収めることができ、高集積化を達成することが
できる。
λ J = {〓/[2e・Io・μo・(d+2λ L )]} 0.5 d: Thickness of joint, μo: Vacuum permeability, e:
Elementary charge, 〓: (blank constant)/2π, Io: maximum Josephson current density, ...(5) Therefore, if such a Josephson line device is used, each device as shown in each of the above application examples can be When manufacturing, the entire size can be kept within a minute area, and high integration can be achieved.

尚、上記実施例はいづれもデジタル機能デバイ
スとしての応用であるが、アナログ的な応用も上
記からして大いに考えられる所である。
Incidentally, although the above embodiments are all applications as digital functional devices, analog applications are also highly conceivable.

いづれにしても、本発明によれば、従来の半導
体素子はもとより、従来のジヨゼフソン・デバイ
スに比しても低消費電力で極めて高速のデバイス
が提供でき、然もその応用範囲は既述した所でさ
えほんの一部であることから理解されるように極
めて広く、蓋し将来に亘つて本発明の当業界へ寄
与する所、甚だ大なるものである。
In any case, according to the present invention, it is possible to provide an extremely high-speed device with lower power consumption than conventional semiconductor devices as well as conventional Josefson devices, and the scope of its application is as described above. As can be understood from the fact that even this is only a small part, it is extremely wide-ranging, and the contribution of the present invention to this industry in the future is enormous.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は一般的なジヨゼフソン線路の説明図、
第2図は本発明によるジヨゼフソン線路デバイス
の基本的実施例の概略構成図、第3図、第4図、
及び第5図は第2図示デバイスの各動作例の説明
図、第6図から第13図までの各図は夫々、更に
別の本発明実施例乃至応用例の構成及び動作の説
明図、第14図は補助的電流源と補助的出力回路
の付し方の説明図、第15図はフラクソン停止部
の別な形成方法の説明図、である。 図中、1,1−1,…,1−3はジヨゼフソン
線路、2,3は超伝導体層、4は接合部、5はジ
ヨゼフソン線路を含むループ、8,81,…,8
8はフラクソン駆動用電流源、10,10−1,
…,10−3は全体としての本発明実施例のジヨ
ゼフソン線路デバイス、13,13−1,…,1
3−3は帰還回路を構成する第一導体乃至抵抗、
14は帰還回路を構成する第二導体、17,17
−1,…,17−3は出力回路、18,18−
1,…,18−3はフラクソン発生用電流源、9
0,…,98はフラクソン停止部、100は二進
カウンタ、101は二進二桁全加算器、である。
Figure 1 is an explanatory diagram of a general Josephson line.
FIG. 2 is a schematic configuration diagram of a basic embodiment of the Josephson line device according to the present invention, FIGS. 3 and 4,
and FIG. 5 are explanatory diagrams of each operation example of the device shown in the second diagram, and each of the diagrams from FIG. 6 to FIG. FIG. 14 is an explanatory diagram of how to attach an auxiliary current source and an auxiliary output circuit, and FIG. 15 is an explanatory diagram of another method of forming a fluxon stop portion. In the figure, 1, 1-1,..., 1-3 are Josephson lines, 2, 3 are superconductor layers, 4 is a junction, 5 is a loop containing the Josephson lines, 8, 81,..., 8
8 is a fluxon driving current source, 10, 10-1,
..., 10-3 is the Josephson line device of the embodiment of the present invention as a whole, 13, 13-1, ..., 1
3-3 is the first conductor or resistor that constitutes the feedback circuit;
14 is a second conductor constituting a feedback circuit, 17, 17
-1,...,17-3 are output circuits, 18,18-
1,..., 18-3 are current sources for fluxon generation, 9
0, . . . , 98 are fluxon stop units, 100 is a binary counter, and 101 is a binary two-digit full adder.

Claims (1)

【特許請求の範囲】 1 一対の超伝導体とその間の接合部とから成る
ジヨゼフソン線路の長さ方向両端を互いに電気的
に接続することにより帰還回路を形成して成るジ
ヨゼフソン線路ループと; 該ループを形成する上記ジヨゼフソン線路の少
なくとも一部位に設けたフラクソン停止部と; 該ループを形成する上記ジヨゼフソン線路に接
続し、上記フラクソンの挙動を制御する電流源
と; 同じく該ループを形成する上記ジヨゼフソン線
路に接続し、上記フラクソンから出力電流を受取
ることのできる出力回路と; から成ることを特徴とするジヨゼフソン線路デバ
イス。
[Claims] 1. A Josephson line loop formed by electrically connecting both lengthwise ends of a Josephson line consisting of a pair of superconductors and a junction between them to form a feedback circuit; a fluxon stop provided at at least a portion of the Josephson line forming the loop; a current source connected to the Josephson line forming the loop to control the behavior of the fluxon; the Josephson line also forming the loop; and an output circuit connected to and capable of receiving an output current from the fluxon.
JP59025751A 1984-01-25 1984-02-14 Josephson line device Granted JPS60170275A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP59025751A JPS60170275A (en) 1984-02-14 1984-02-14 Josephson line device
US07/045,152 US4749888A (en) 1984-01-25 1987-05-04 Josephson transmission line device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59025751A JPS60170275A (en) 1984-02-14 1984-02-14 Josephson line device

Publications (2)

Publication Number Publication Date
JPS60170275A JPS60170275A (en) 1985-09-03
JPH0219633B2 true JPH0219633B2 (en) 1990-05-02

Family

ID=12174531

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59025751A Granted JPS60170275A (en) 1984-01-25 1984-02-14 Josephson line device

Country Status (1)

Country Link
JP (1) JPS60170275A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0537554U (en) * 1991-10-31 1993-05-21 富士シート株式会社 Seat track

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6627915B1 (en) 2000-08-11 2003-09-30 D-Wave Systems, Inc. Shaped Josephson junction qubits
US6728131B2 (en) 2001-04-11 2004-04-27 D-Wave Systems, Inc. Fluxon injection into annular Josephson junctions

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0537554U (en) * 1991-10-31 1993-05-21 富士シート株式会社 Seat track

Also Published As

Publication number Publication date
JPS60170275A (en) 1985-09-03

Similar Documents

Publication Publication Date Title
US4749888A (en) Josephson transmission line device
US5815008A (en) Resonant tunneling diode structures for funtionally complete low-power logic
Fulton et al. The flux shuttle—A Josephson junction shift register employing single flux quanta
Oya et al. A majority-logic device using an irreversible single-electron box
CN111903060A (en) Superconducting integrated circuit with clock signal distributed via inductive coupling
EP0435452B1 (en) Superconducting hysteretic logic circuit
JP2001060862A (en) Self clock complementary logical circuit
SE512591C2 (en) Digital information device and method
CN110427170A (en) A kind of full adder based on spin(-)orbit square
JP4044807B2 (en) Superconducting driver circuit
US4361768A (en) Superconducting soliton devices
US4012642A (en) Josephson junction logic element
JP3488663B2 (en) Superconducting logic gate and random access memory
JPH0226886B2 (en)
JPH0219633B2 (en)
US4176290A (en) Superconductive Josephson circuit device
JP2006270282A (en) Dc power driven superconducting loop driver circuit and drive method
US2962216A (en) Adder circuit
US3172089A (en) Thin film magnetic device
JPH0262967B2 (en)
Van Duzer Josephson digital devices and circuits
JP3931759B2 (en) Superconducting divider circuit
WO1980002888A1 (en) Magnetic bubble domain organization using double period input/output devices
USRE28853E (en) Superconductive shift register utilizing Josephson tunnelling devices
SU968890A1 (en) Single pulse generator

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term