JPH02195750A - Time slot busy control method - Google Patents

Time slot busy control method

Info

Publication number
JPH02195750A
JPH02195750A JP1395089A JP1395089A JPH02195750A JP H02195750 A JPH02195750 A JP H02195750A JP 1395089 A JP1395089 A JP 1395089A JP 1395089 A JP1395089 A JP 1395089A JP H02195750 A JPH02195750 A JP H02195750A
Authority
JP
Japan
Prior art keywords
busy
transmission
data
terminal
equipment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1395089A
Other languages
Japanese (ja)
Inventor
Takao Nouchi
隆夫 野内
Shohei Suzuki
正平 鈴木
Shigemi Moriki
森木 成美
Mitsushi Matsumoto
充司 松本
Hiroya Tanigawa
博哉 谷川
Yasuhito Hayashi
泰仁 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Nippon Telegraph and Telephone Corp
Original Assignee
Hitachi Ltd
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Nippon Telegraph and Telephone Corp filed Critical Hitachi Ltd
Priority to JP1395089A priority Critical patent/JPH02195750A/en
Publication of JPH02195750A publication Critical patent/JPH02195750A/en
Pending legal-status Critical Current

Links

Landscapes

  • Small-Scale Networks (AREA)

Abstract

PURPOSE:To perform reception by terminal equipment other than busy terminal equipment by stopping a busy signal outputted from communication equipment corresponding to the busy terminal for prescribed time when the busy terminal equipment exists in the case of performing multi-address communication. CONSTITUTION:In the case of performing the multi-address communication from transmission terminal equipment 41 to the terminal equipment 42 and 43, data from the equipment 41 is outputted to the time slot of a time division multiplex transmission line 5 by a transmission communication terminal 21 via a transmission line 91, and simul taneously, a transmission timer is started up. At this time, when the equipment 43 is busy, communication equipment 23 outputs the busy signal to a busy line 6, and simultaneously, starts up a busy monitoring timer. The terminal 21 performs the re-transmission of transmis sion data with a prescribed time interval, however, equipment 22 and 23 destroy reception data while the busy signal exists. When the busy state of the equipment 43 continues and the time-up of the busy monitoring timer of the equipment 23 is performed first, a controller 1 cancels the sending of the busy signal by the equipment 23 compulsorily. In such a way, the reception can be performed by the terminal equipment other than the busy terminal equipment.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は1時分別条重伝送路のタイムスロットのビジー
管理方法に係わり、特にビジー端末装置が存在するとき
でも同報通信を行えるようにしたタイムスロットのビジ
ー管理方法に関する。
[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to a busy management method for time slots in a 1-hourly segmented transmission line, and particularly to a method for managing the busyness of time slots in a 1-hourly segmented transmission line, and in particular, to enable broadcast communication even when a busy terminal device is present. This invention relates to a busy management method for time slots.

〔従来の技術〕[Conventional technology]

複数の端末装置間のデータ送受信を時分割多重伝送路を
用いて行うデータ伝送システムは、特開昭62−278
831に示されているように、各端末装置を通信装置を
介して伝送路と接続し、送受信データを通信装置内の記
憶装置に一旦格納し、この記憶装置と時分割多重伝送路
上に設けたタイムスロットとの間でデータ授受を行うよ
うに構成されている。この構成により、データ送受信が
端末装置の動作速度に拘束されず、連続したタイムスロ
ットを用いて伝送できる。
A data transmission system that transmits and receives data between multiple terminal devices using a time division multiplex transmission line is disclosed in Japanese Patent Laid-Open No. 62-278.
As shown in 831, each terminal device is connected to a transmission path via a communication device, the transmitted and received data is temporarily stored in a storage device within the communication device, and the device is connected to this storage device on a time division multiplex transmission path. It is configured to exchange data with the time slot. With this configuration, data transmission and reception is not restricted by the operating speed of the terminal device, and data can be transmitted using continuous time slots.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

端末装置がビジーになったときはその端末装置への送信
は行えない。このため、複数の端末装置へ同時にデータ
を送る回報通信を行おうとしたとき、受信側端末装置の
1つがビジーであると送信が不可能となり、他の空いて
いる端末装置への回報通信も行えないという問題があっ
た。
When a terminal device is busy, transmission to that terminal device cannot be performed. Therefore, when attempting to perform a broadcast communication that sends data to multiple terminal devices at the same time, if one of the receiving terminal devices is busy, the transmission becomes impossible, and the broadcast communication to other free terminal devices cannot be performed. The problem was that there was no.

本発明の目的は1時分割多重伝送路を用いたデータ伝送
システムにおいて、ビジー状態にある端末装置があって
も他の端末装置への回報通信を行えるようにしたタイム
スロットのビジー管理方法を提供するにある。
SUMMARY OF THE INVENTION An object of the present invention is to provide a time slot busy management method in a data transmission system using a 1-time division multiplex transmission path, which enables relay communication to other terminal devices even if a terminal device is in a busy state. There is something to do.

〔課題を解決するための手段〕 上記の目的は、時分割多重伝送路を用いたデータ伝送シ
ステムにおいて、各通信装置を結ぶビジー線と1通信装
置ごとの送イaタイマ及び該タイマより短い時間を設定
したビジー監視タイマとを設けるとともに、1つの端末
装置から他端末装置へ回報通信を行う場合は、送信端末
装置対応の通信装置はデータ送信開始と同時に自装置内
の送信タイマを起動させかつ上記ビジー線にビジー信号
がある間は所定の時間間隔でデータ送信を繰り返して行
い、当該送信データを受信した端末!l1ffの内にビ
ジー端末装置があったときには該端末装置対応の通信装
置は自装置内のビジー監視タイマを起動させて該タイマ
がカウントアツプするまでの間ビジー信号を出力し、さ
らに上記伝送データを受信する全ての受信端末装置対応
の通信装置はビジー線にビジー信号が存在する間は受信
データを破棄するようにすることにより達成される。
[Means for Solving the Problems] The above object is to provide a data transmission system using a time division multiplex transmission path, in which a busy line connecting each communication device, a send a timer for each communication device, and a time shorter than the timer. In addition to providing a busy monitoring timer with a setting of While there is a busy signal on the busy line, data transmission is repeated at predetermined time intervals, and the terminal receives the transmitted data! When there is a busy terminal device in l1ff, the communication device corresponding to the terminal device starts a busy monitoring timer within itself, outputs a busy signal until the timer counts up, and then transmits the above transmission data. This is achieved by making all communication devices compatible with receiving terminal devices discard received data while a busy signal is present on the busy line.

(作用) 送信タイマがビジー監視タイマより長い時間を設定され
ているから、ビジー端末装置があるときにその対応通信
装置のビジー監視タイマの方が送信タイマより先にタイ
ムアツプする。従ってこのタイムアツプ後にはビジー信
号が停止されかつ送信の再送は行われるから、このとき
の再送によって送信データはビジー端末装置以外の端末
装置で受信することができる。
(Function) Since the transmission timer is set for a longer time than the busy monitoring timer, when there is a busy terminal device, the busy monitoring timer of the corresponding communication device times up before the transmission timer. Therefore, after this time-up, the busy signal is stopped and the transmission is retransmitted, so that the retransmission at this time allows the transmitted data to be received by a terminal device other than the busy terminal device.

〔実施例〕〔Example〕

以下1本発明を実施例により詳述する。第1図は本発明
の方法を適用した伝送システムの例を示すもので、時分
割多重伝送路5には、タイムスロットを作成するコント
ローラ1と通信袋@21〜23が接続されている0通信
装置21〜23にはそれぞれ伝送路91〜93を介して
端末装置41〜43が接続されている。各通信装置の間
には本発明の特徴とするビジーIX6が付加されている
The present invention will be explained in detail below using examples. FIG. 1 shows an example of a transmission system to which the method of the present invention is applied, in which a time division multiplex transmission line 5 is connected to a controller 1 for creating time slots and communication bags @ 21 to 23. Terminal devices 41 to 43 are connected to the devices 21 to 23 via transmission lines 91 to 93, respectively. A busy IX6, which is a feature of the present invention, is added between each communication device.

さらに各端末装置には送信タイマ(設定時間M)とビジ
ー監視タイマ(設定時間N)とが設けられている(図で
は以下の説明に必要なタイマのみ示した)、ここで2つ
の設定時間はN<Mの関係にあるものとする。ビジー監
視タイマのタイムアツプ信号71〜73は、コントロー
ラ1に接続され。
Furthermore, each terminal device is provided with a transmission timer (set time M) and a busy monitoring timer (set time N) (only the timers necessary for the following explanation are shown in the figure).Here, the two set times are It is assumed that there is a relationship of N<M. Time-up signals 71 to 73 of the busy monitoring timer are connected to the controller 1.

コントローラlからのリセット信号81〜83は各通信
装置21〜23のリセット人力に接続される。
The reset signals 81-83 from the controller l are connected to the reset power of each communication device 21-23.

本実施例の全体の動作は以下の通りである。いま、送信
端末装置41から他の2つの端末装置42.43への同
報通信を行うものとする。送信端末装置41からのデー
タは、伝送路91を介して送信側通信装置21より時分
割多重伝送路5のタイムスロットに出力され、同時に送
信タイマが起動される。このとき受信端末装置43がビ
ジーであるとすると、通信装置23はビジー信号をビジ
ー線6に出力すると同時にビジー監視タイマを起動させ
る。通信装置22.23はとのビジー信号がある間は受
信データを破棄する。一方、送信側通信装置i21は、
このビジー信号がありかつ送信タイマのタイムアツプ前
であれば、送信データの再送を行う。従って、受信端末
装置43のビジーが継続すると1通信装置23のビジー
監視タイマが先にタイムアツプしてタイムアツプ信号7
3がコントローラ1に送られる。コントローラ1はビジ
ー監視タイマのタイムアツプを検出するとリセット信号
83により通信装置23のビジー信号送出を強制的に解
除し、この結果通信装置21の送信タイマのタイムアツ
プ前の再送により、送信データが通信装置22を介して
受信端末装置42へ送信できる。
The overall operation of this embodiment is as follows. Now, it is assumed that broadcast communication is performed from the transmitting terminal device 41 to two other terminal devices 42 and 43. Data from the transmitting terminal device 41 is output from the transmitting side communication device 21 to the time slot of the time division multiplexing transmission path 5 via the transmission path 91, and at the same time, the transmission timer is activated. If the receiving terminal device 43 is busy at this time, the communication device 23 outputs a busy signal to the busy line 6 and at the same time activates the busy monitoring timer. The communication devices 22, 23 discard received data while there is a busy signal from the communication device 22,23. On the other hand, the sending side communication device i21
If this busy signal is present and before the transmission timer times up, the transmission data is retransmitted. Therefore, if the receiving terminal device 43 continues to be busy, the busy monitoring timer of one communication device 23 times up first, and the time-up signal 7
3 is sent to controller 1. When the controller 1 detects the time-up of the busy monitoring timer, it forcibly cancels the transmission of the busy signal from the communication device 23 using the reset signal 83, and as a result, the transmission data is transmitted to the communication device 22 by retransmission before the time-up of the transmission timer of the communication device 21. It can be transmitted to the receiving terminal device 42 via.

以下、各部の詳細を説明する。第2図は時分割多重伝送
路上のデータ構成である。1フレームは32タイムスロ
ツトで構成され、1タイムスロツトは、送信通信装置を
示すTAデータ、受信通信装置を示すLAデータ(図で
は複数個あり、回報通信を示す)、及びデータ100バ
イトにより構成される。これらのデータは、TAクロッ
ク10、LAクロック11、データクロック12および
エンドクロック14により出力される。
The details of each part will be explained below. FIG. 2 shows the data structure on the time division multiplex transmission path. One frame is composed of 32 time slots, and one time slot is composed of TA data indicating the transmitting communication device, LA data indicating the receiving communication device (in the figure, there are multiple pieces, indicating broadcast communication), and 100 bytes of data. Ru. These data are output by TA clock 10, LA clock 11, data clock 12 and end clock 14.

第3図は1つの通信装置21(他も同一構成)の一実施
例を示すブロック図で、時分割多重伝送路5の各クロッ
ク10,11,12,14.ビジー信号6及びリセット
信号81を入力とし、タイムアツプ信号71を出力とし
、伝送路5と端末装置41との間でデータの授受を行う
。主な構成要素はTA及び1、A比較回路16及び17
、アドレス設定器15、受信用FIFOメモリ211、
送信用FIFOメモリ212.DI回路231、マイク
ロプロセッサ24、メモリ25.DO回路27及び通信
制御装置126 (Ilo)である。
FIG. 3 is a block diagram showing an embodiment of one communication device 21 (others having the same configuration), in which each clock 10, 11, 12, 14 . The busy signal 6 and the reset signal 81 are input, the time-up signal 71 is output, and data is exchanged between the transmission path 5 and the terminal device 41. The main components are TA and 1, A comparison circuits 16 and 17
, address setter 15, receiving FIFO memory 211,
Transmission FIFO memory 212. DI circuit 231, microprocessor 24, memory 25. They are a DO circuit 27 and a communication control device 126 (Ilo).

第4図はコントローラ1の構成例を示すブロック図で、
発振回路37、クロック生成回路38、マイクロプロセ
ッサ31、メモリ34.DI回路32及びDO回路33
から成っている。
FIG. 4 is a block diagram showing an example of the configuration of the controller 1.
Oscillation circuit 37, clock generation circuit 38, microprocessor 31, memory 34. DI circuit 32 and DO circuit 33
It consists of

次にこれら各装置の動作を第5図〜第7図のフローチャ
ートとともに説明する。送信端末装置41からのデータ
は、第3図の通信装置21内の通信制御装置26、バス
28を経由してメモリ25に格納さ九る。マイクロプロ
セッサ24は、第5図に示すように、このデータにLA
データを付加して(ステップ501)、送信用FIFO
メモリ212へ格納しくステップ502)、メモリ25
内の送信リトライカウンタ(送信タイマ)をクリアする
(ステップ503)、送信リトライカウンタは、クリア
されるとスタートする。送信FIFOメモリ212に送
信データが格納されると、その出力レディ信号ORがオ
ンとなり、これは送信DTフリップフロップ202のD
端子に印加される。この状態になった後に、TAクロッ
ク10のタイミングで、データ13中の送信通信装置を
示すTAデータとアドレス設定器15に設定されたアド
レスとの一致がTA比較回路16により確認されると、
比較回路16の出力により送信フリップフロップ202
がセットされ、この111”出力によってアンドゲート
192が開いてLAクロック11及びデータクロック1
2がFIFOメモリ212のシフトアウト端子へ印加さ
れ、同メモリ212にセットされたLAデータ及びデー
タが信号13として伝送路5へ送出される。エンド信号
14はアンドゲート194経由でマイクロプロセッサ2
4に送信終了信号30として入力されると同時に、送信
DTフリップフロップ202をリセットする。この送信
終了割込み信号30によりマイクロプロセッサ24は、
第6図に示すフローチャートに従って処理を行う、即ち
DI回路32を調べてビジー信号がビジー線から入力さ
れていれば(ステップ601.602) 、送信リトラ
イカウンタがMをオーバーするまで(これにより設定時
間Mを与えている)、同一送信データを送信FIFO2
12へ格納することにより、タイムスロットへの出力を
継続する(ステップ603〜605)。この間にもしエ
ンド信号14が入力されないときは送信リトライカウン
タ(送信タイマ)がMをこえ、DO回路27からタイム
アツプがコントローラ1へ出力されて送信失敗に終わる
(ステップ606)。
Next, the operation of each of these devices will be explained with reference to the flowcharts shown in FIGS. 5 to 7. Data from the transmitting terminal device 41 is stored in the memory 25 via the communication control device 26 and the bus 28 in the communication device 21 shown in FIG. The microprocessor 24 inputs LA to this data as shown in FIG.
Adding data (step 501), sending FIFO
Store in the memory 212 (step 502), memory 25
Clear the transmission retry counter (transmission timer) in (step 503). Once the transmission retry counter is cleared, it starts. When the transmission data is stored in the transmission FIFO memory 212, the output ready signal OR is turned on, and this is the D of the transmission DT flip-flop 202.
Applied to the terminal. After this state is reached, when the TA comparison circuit 16 confirms at the timing of the TA clock 10 that the TA data indicating the transmitting communication device in the data 13 matches the address set in the address setter 15,
The output of the comparison circuit 16 causes the transmission flip-flop 202
is set, and this 111'' output opens the AND gate 192 and the LA clock 11 and data clock 1
2 is applied to the shift-out terminal of the FIFO memory 212, and the LA data and data set in the memory 212 are sent to the transmission line 5 as a signal 13. The end signal 14 is sent to the microprocessor 2 via an AND gate 194.
4 as the transmission end signal 30, the transmission DT flip-flop 202 is reset. This transmission end interrupt signal 30 causes the microprocessor 24 to
The process is performed according to the flowchart shown in FIG. 6, that is, the DI circuit 32 is checked and if a busy signal is input from the busy line (steps 601 and 602), the process continues until the transmission retry counter exceeds M (this causes the set time M), the same transmission data is sent to FIFO 2
12, the output to the time slot is continued (steps 603 to 605). During this time, if the end signal 14 is not input, the transmission retry counter (transmission timer) exceeds M, a time-up signal is output from the DO circuit 27 to the controller 1, and the transmission ends in failure (step 606).

一方、受信側の通信装置23では、受信FIFOメモリ
211が空の状態ではその出力ORは“O”である。こ
のためLAクロック11により、受信通信装置を示すL
Aデータとアドレス設定器15に設定されたアドレスと
の一致比較がLA比較回路17により実行され、一致時
にこの出力によりDTフリップフロップ201の140
19が出力されず、従って受信FIFOメモリ211の
シフトイン端子SIに接続されたアンドゲート191は
データクロック12を通過させ、データ信号13がメモ
リ211へ格納される。この後、エンド信号14により
アンドゲート193を介してマイクロプロセッサ24に
受信割込み信号29が出力されると同時にDTフリップ
フロップ201がセットされ、LA比較回路17がリセ
ットされる。受信割込み信号29によりマイクロプロセ
ッサ24は第7図に示すフローチャートに従って処理を
行う。
On the other hand, in the communication device 23 on the receiving side, when the receiving FIFO memory 211 is empty, the output OR is "O". Therefore, by using the LA clock 11, L
A match comparison between the A data and the address set in the address setter 15 is performed by the LA comparison circuit 17, and when a match is made, this output causes the 140 of the DT flip-flop 201 to be
19 is not output, therefore the AND gate 191 connected to the shift-in terminal SI of the receive FIFO memory 211 passes the data clock 12 and the data signal 13 is stored in the memory 211. Thereafter, the end signal 14 outputs the reception interrupt signal 29 to the microprocessor 24 via the AND gate 193, and at the same time, the DT flip-flop 201 is set and the LA comparison circuit 17 is reset. In response to the reception interrupt signal 29, the microprocessor 24 performs processing according to the flowchart shown in FIG.

この処理では、受信端床袋w143がビジーであれば、
マイクロプロセッサ24は通信制御装置26のスティタ
ス情報によりこのビジーを認識しくステップ701,7
02) 、メモリ25内のビジー監視タイマである受信
リトライカウンタの歩進を行うのみで(ステップ709
)、受信FIFOメモリ211の格納データ読みだしを
実行しない。
In this process, if the receiving end floor bag w143 is busy,
The microprocessor 24 recognizes this busy state based on the status information of the communication control device 26 and performs steps 701 and 7.
02), by simply incrementing the reception retry counter, which is a busy monitoring timer in the memory 25 (step 709).
), the data stored in the reception FIFO memory 211 is not read out.

この結果、次回のLA比較回路17一致時には。As a result, the next time the LA comparison circuit 17 matches.

受信FIFOメモリ211の格納データ有りを示すOR
が出力しているため、DTフリップフロップ201の“
0”出力が出力され、オーブンコレクタ22で反転され
てビジー信号にワイヤードオアされる。
OR indicating that there is data stored in the reception FIFO memory 211
is output, so the DT flip-flop 201 “
A 0'' output is output, inverted by the oven collector 22, and wired-ORed to the busy signal.

受信端末装置43のビジーが継続していると。If the receiving terminal device 43 continues to be busy.

通信装置21から同一送信データが再送されてくるから
、マイクロプロセッサ24は受信リトライカウンタの歩
進を続行し、この繰り返しがN回をオーバーすると(ス
テップ708)、Do回路27ヘタイムアツプ信号73
をセットしくステップ710)、これがコントローラ1
内のDI回路32(第4図)に入力され、マイクロプロ
セッサ31への割込み信号36となる。この割込みによ
り、第8図に示すように、マイクロプロセッサ31はD
I回路32からバス35を介してタイムアツプ信号73
を読みだしくステップ801)、タイムアツプを発生し
た通信装置23を認識しくステップ802) 、Do回
路33にリセット信号83をセットする(ステップ80
3)、これにより通信装置23のマイクロプロセッサ2
4にはリセット(第3図では81に相当)がかかりっば
なしとなって通信装置!23全体がリセットされ、受信
FIFOメモリ211の格納データ有りを示すORも出
力されなくなる。こうして通信装置23はビジーでなく
なるため、送信側通信装置21は送信リトライカウンタ
のM回オーバーとなる前にタイムスロットへの送信を終
了することができる。
Since the same transmission data is retransmitted from the communication device 21, the microprocessor 24 continues to increment the reception retry counter, and when this repetition exceeds N times (step 708), the time-up signal 73 is sent to the Do circuit 27.
Step 710), this is controller 1
The signal is input to the DI circuit 32 (FIG. 4) in the microprocessor 31, and becomes an interrupt signal 36 to the microprocessor 31. This interrupt causes the microprocessor 31 to
Time-up signal 73 from I circuit 32 via bus 35
Step 801) to read out the communication device 23 that has caused the time-up step 802), and set the reset signal 83 to the Do circuit 33 (step 80).
3), this causes the microprocessor 2 of the communication device 23 to
4 is reset (corresponding to 81 in Figure 3) and the communication device is turned off! 23 is reset, and the OR indicating that there is data stored in the reception FIFO memory 211 is no longer output. Since the communication device 23 is no longer busy in this way, the transmitting side communication device 21 can finish transmitting to the time slot before the transmission retry counter exceeds M times.

通信装置22は、端末装置42がビジーでないから、第
7図においてステップ702から703へ進み、DI回
路231を読みだして(ステップ703)、ビジー信号
がビジー線6から入力されているかどうかを調べ(ステ
ップ704)、ビジー信号があれば受信FIFOメモリ
211をクリアしくステップ706)、受信リトライカ
ウンタもクリアしくステップ707)、受信処理を終了
する。もしビジー信号がなければ受信データを受信FI
FOメモリ211から読みだしてこれを通信制御装置2
6経由で端末装置42へ送り(ステップ705)、受信
リトライカウンタをクリアする(ステップ707)。
Since the terminal device 42 is not busy, the communication device 22 proceeds from step 702 to 703 in FIG. 7, reads the DI circuit 231 (step 703), and checks whether a busy signal is input from the busy line 6. (Step 704), if there is a busy signal, the reception FIFO memory 211 is cleared (Step 706), the reception retry counter is also cleared (Step 707), and the reception process is ended. If there is no busy signal, receive data from the receiving FI
It is read from the FO memory 211 and sent to the communication control device 2.
6 to the terminal device 42 (step 705), and clears the reception retry counter (step 707).

〔発明の効果〕〔Effect of the invention〕

本発明によれば、受信側通信装置が接続された端末装置
のビジーを時分割多重伝送路のビジー信号に反映しなが
らデータ受信を行うので、端末装置のビジー状態に合わ
せたデータ通信が行えるという効果があり、従って2以
上の受信側通信装置への回報通信を行う場合に、ビジー
端末装置があっても、この端末装置の接続している受信
側通信装置のビジー解除を行えるので、ビジーでない端
末装置への回報通信が行えるという利点がある。
According to the present invention, data is received while the receiving side communication device reflects the busyness of the connected terminal device in the busy signal of the time division multiplex transmission path, so data communication can be performed in accordance with the busy state of the terminal device. Therefore, when broadcasting to two or more receiving side communication devices, even if there is a busy terminal device, the receiving side communication device connected to this terminal device can be released from the busy state, so that it is not busy. This has the advantage of being able to carry out broadcast communications to terminal devices.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の方法を適用した伝送システムの例を示
すブロック図、第2図は時分割多重伝送路上のデータ構
成を示す図、第3図及び第4図は通信装置及びコントロ
ーラの一実施例を示すブロック図、第5図及び第6図は
通信側通信装置に置ける送信処理のフローチャート、第
7図は受信側通信装置における受信処理のフローチャー
ト、第8図はコントローラにおける割込み処理のフロー
チャートである。 1・・・コントローラ、5・・・伝送路、6・・・ビジ
ー線。 21〜23・・・通信装置、 41〜43・・・端末装置、 71〜73・・・タイムアツプ信号、 81〜83・・・リ セット信号。 木10
FIG. 1 is a block diagram showing an example of a transmission system to which the method of the present invention is applied, FIG. 2 is a diagram showing the data structure on a time division multiplex transmission path, and FIGS. 3 and 4 are diagrams showing a communication device and a controller. A block diagram showing an embodiment, FIGS. 5 and 6 are flowcharts of transmission processing in the communication side communication device, FIG. 7 is a flowchart of reception processing in the reception side communication device, and FIG. 8 is a flowchart of interrupt processing in the controller. It is. 1... Controller, 5... Transmission line, 6... Busy line. 21-23... Communication device, 41-43... Terminal device, 71-73... Time-up signal, 81-83... Reset signal. tree 10

Claims (1)

【特許請求の範囲】[Claims] 1、タイムスロットを用いて時分割多重伝送を行う伝送
路に、各端末装置を端末装置対応に設けた通信装置を介
して接続して成るデータ伝送システムでの、端末装置が
ビジーのときのデータ伝送を管理するためのタイムスロ
ツトのビジー管理方法において、各通信装置を結合する
ビジー線と、通信装置ごとの送信タイマ及び該タイマよ
り短い時間を設定したビジー管理タイマとを設けるとと
もに、送信を行う端末装置対応の通信装置は、データ送
信開始と同時に自装置内の送信タイマを起動させかつ該
タイマのタイムアップするまでの間上記ビジー線にビジ
ー信号があると所定の時間間隔でデータ送信を繰り返し
行い、上記送信データの宛先となつた端末の中にビジー
状態のものがあれば当該ビジー端末装置対応の通信装置
は自装置内のビジー監視タイマを起動させかつ該タイマ
がカウントアップするか当該端末装置のビジーが解かれ
るまでの間上記ビジー線にビジー信号を出力し、さらに
上記送信データを受信する全ての受信端末装置対応の通
信装置は、上記ビジー線にビジー信号が存在する間は受
信したデータを破棄し、ビジー信号がなくなつた後に受
信したデータを対応端末装置へ送るようにしたことを特
徴とするタイムスロットのビジー管理方法。
1. Data when the terminal device is busy in a data transmission system in which each terminal device is connected via a communication device corresponding to the terminal device to a transmission line that performs time division multiplex transmission using time slots. In a time slot busy management method for managing transmission, a busy line connecting each communication device, a transmission timer for each communication device, and a busy management timer set to a shorter time than the timer are provided, and transmission is performed. A communication device compatible with a terminal device activates a transmission timer within itself at the same time as starting data transmission, and repeats data transmission at a predetermined time interval if there is a busy signal on the busy line until the timer times out. If there is a busy terminal among the terminals that are the destination of the above transmission data, the communication device that supports the busy terminal starts its own busy monitoring timer and checks whether the timer counts up or not. A busy signal is output to the busy line until the device becomes busy, and all communication devices compatible with receiving terminal devices that receive the transmitted data receive the busy signal while the busy signal is present on the busy line. A time slot busy management method characterized in that data is discarded and the received data is sent to a corresponding terminal device after the busy signal disappears.
JP1395089A 1989-01-25 1989-01-25 Time slot busy control method Pending JPH02195750A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1395089A JPH02195750A (en) 1989-01-25 1989-01-25 Time slot busy control method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1395089A JPH02195750A (en) 1989-01-25 1989-01-25 Time slot busy control method

Publications (1)

Publication Number Publication Date
JPH02195750A true JPH02195750A (en) 1990-08-02

Family

ID=11847485

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1395089A Pending JPH02195750A (en) 1989-01-25 1989-01-25 Time slot busy control method

Country Status (1)

Country Link
JP (1) JPH02195750A (en)

Similar Documents

Publication Publication Date Title
US4995056A (en) System and method for data communications
US5802059A (en) Signal receiving apparatus
US4792947A (en) Method of multi-address communication
EP0051794A1 (en) Distributed-structure message switching system on random-access channel for message dialogue among processing units
JPH0656994B2 (en) Checkpoint / frame number reduction method
EP0266770A2 (en) Loop transmission system and data transmission control method
JPH02195750A (en) Time slot busy control method
JP3217397B2 (en) Data transmission method of communication control device
JPH02228842A (en) Communication system for home control system
EP1032177B1 (en) Signal processing apparatus with three layer processing sections
JPH11252134A (en) Broadcast communication system
JPH0547144B2 (en)
JPH01151848A (en) Priority data transfer system
JP2536656B2 (en) Terminal interface device
JPH0234518B2 (en)
JP2512928B2 (en) Communication control device
JPH11234347A (en) Buffer management method and system in data communication
JPS5812456A (en) Loop transmission system
JPH0646060A (en) Data communication system
JPH0244179B2 (en)
JPH0548635A (en) Packet relay system and communication control system
JPS59140746A (en) Data transfer system
JPS5816823B2 (en) Communication method
JPH0537570A (en) Reception data storage method for communication control circuit
JPH11243404A (en) Autonomous distribution system and transmission system