JPH0219051A - Modem controller - Google Patents

Modem controller

Info

Publication number
JPH0219051A
JPH0219051A JP63170098A JP17009888A JPH0219051A JP H0219051 A JPH0219051 A JP H0219051A JP 63170098 A JP63170098 A JP 63170098A JP 17009888 A JP17009888 A JP 17009888A JP H0219051 A JPH0219051 A JP H0219051A
Authority
JP
Japan
Prior art keywords
control section
modem
system control
section
reception
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63170098A
Other languages
Japanese (ja)
Inventor
Kiyobumi Mise
三瀬 清文
Tsuyoshi Kouka
洪加 強
Ryoji Takano
高野 良次
Takashi Hatano
畑野 隆司
Sumie Morita
純恵 森田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP63170098A priority Critical patent/JPH0219051A/en
Publication of JPH0219051A publication Critical patent/JPH0219051A/en
Pending legal-status Critical Current

Links

Landscapes

  • Maintenance And Management Of Digital Transmission (AREA)

Abstract

PURPOSE:To quicken the operation diagnosis of a MODEM connection section at application of power by connecting each one end side of a reception system control section and a transmission system control section so as to form a folded loop and detecting a pattern data from a pattern generator when both the control sections are normal. CONSTITUTION:A MODEM connection section MC controlling plural MODEMs MM1-MMn is connected to a control section CS by a reception system line RL and a transmission system line WL. The MODEM control section MC is provided with a switch means 3 connecting each end of MODEM sides of the reception system control section 1 and the transmission system control section 2 to form a folded loop and a pattern generator 4 giving a pattern data for loopback test to the reception system control section 1 synchronously with the operation, the pattern data and the result looped back via the switch means 3 or the like are compared and the result is checked by a checker 5. Thus, trouble-shooting of the normality of the operation of the MODEM connection section MC carried out early at application of power.

Description

【発明の詳細な説明】 [劃1 内部にマイクロプロセッサを備え、蓄積制御プログラム
方式でモデム通信を行なうモデム制til装置に関し、 装置の電源投入時において、モデム接続部の動作が正常
であるか否かの診断を迅速に行なえるようにすることを
目的とし、 送受信の制御を行なう制御部と、この制御部に対して受
信系路と送信系路とによって結ばれ、受信系統制御部と
送信系統制御部とを有し、制御部から各種の制御信号を
受け複数のモデムを制御するモデム接続部とからなるモ
デム制御装置であって、前記モデム接続部に、電源投入
時に受信系統制御部と送信系統制御部とのそれぞれのモ
デム側一端を相互に接続し折返しループを形成させるス
インチ手段と、スイッチ手段の動作と同期して折返し試
験用のパターンデータを受信系統制御部の入力側に与え
るパターンジェネレータと、パターンジェネレータが出
力するパターンデータと受信系統制御部、スイッチ手段
、送信系統制御部を介して折り返される結果とを比較し
、当該比較結果を制御部に伝えるチェッカとを設けて構
成する。
[Detailed Description of the Invention] [Part 1] Regarding a modem-controlled till device that is equipped with an internal microprocessor and performs modem communication using a storage control program method, it is important to check whether the modem connection part is operating normally when the device is powered on. The purpose of this system is to provide a control unit that controls transmission and reception, and a reception system control unit and a transmission system that are connected to this control unit by a reception system path and a transmission system path. and a modem connection section that receives various control signals from the control section and controls a plurality of modems, the modem control device having a control section and a modem connection section that receives various control signals from the control section and controls a plurality of modems. A switch means for mutually connecting one end of each modem side with the system control unit to form a return loop, and a pattern generator for providing pattern data for a return test to the input side of the reception system control unit in synchronization with the operation of the switch means. and a checker that compares the pattern data output by the pattern generator with the result returned via the reception system control section, the switch means, and the transmission system control section, and transmits the comparison result to the control section.

[産業上の利用分野] 本発明は、内部にマイクロプロセッサを備え蓄積制御プ
ログラム方式でモデム通信を行なうモデム制御装置に関
し、更に詳しくは送受信の制御を行なう制御部と、この
制御部からの情報で複数のモデムを制御するモデム接続
部とからなり、電源投入時において、送受信機能が正常
に動作するかどうかの自己診断手段を備えたモデム制御
装置に関する。
[Industrial Field of Application] The present invention relates to a modem control device that has a microprocessor inside and performs modem communication using a storage control program method, and more specifically, the present invention relates to a modem control device that has a microprocessor inside and performs modem communication using a storage control program method. The present invention relates to a modem control device that includes a modem connection unit that controls a plurality of modems, and includes self-diagnosis means for determining whether transmitting and receiving functions operate normally when the power is turned on.

[従来の技術] 第6図は従来のモデム制御装置の構成ブロック図である
。図において、C8は送受信の制御を行なう制御部、M
Cは制御部C8から各種のI!IJIII+信号、デー
タを受け、複数のモデムMM1〜MMnを制御するモデ
ム接続部である。制御部C8とモデム接続部MCとは、
受信系路RLと送信系路WLとによって結ばれている。
[Prior Art] FIG. 6 is a block diagram of a conventional modem control device. In the figure, C8 is a control unit that controls transmission and reception, and M
C is various I! from the control unit C8. This is a modem connection unit that receives IJIII+ signals and data and controls a plurality of modems MM1 to MMn. The control unit C8 and modem connection unit MC are:
It is connected by a reception path RL and a transmission path WL.

制御部C8はマイクロプロセッサを含み、蓄積制御プロ
グラム方式でモデム11御を行なうクロック信号、頭出
し信号、データ等を受信系路RLに出力し、モデム接続
部MOは受信系路RLを介して送られてくる制御信号に
従ってシリアル信号をパラレル信号に変換したり、各モ
デムMM1〜MMnに対してデータを分配したりする。
The control unit C8 includes a microprocessor, and outputs a clock signal, cueing signal, data, etc. for controlling the modem 11 using an accumulation control program method to the reception path RL, and the modem connection unit MO outputs the data to the reception path RL. It converts serial signals into parallel signals and distributes data to each modem MM1 to MMn in accordance with the received control signal.

また、各モデムからのデータをシリアル信号に変換し、
制御信号とともに制御部C8側に送信系路WLを介して
送る動作をする。
It also converts the data from each modem into a serial signal,
It operates to send the control signal to the control unit C8 side via the transmission path WL.

[発明が解決しようとする課題] このように構成されるモデム制御装置においては、この
装置の故障はそれに接続される複数のモデムに影響する
。従来装置においては、何らかの過信障害が発生した時
、その障害個所を発見のために、あるいは定期的に制御
部C8内で、モデム接続部MCからの信号の折返し試験
を行なったり、モデム接続部MC内で、制御部C8から
の信号の折返し試験を行なったり、各モデム内での折返
し試験を行なうようにしていた。
[Problems to be Solved by the Invention] In a modem control device configured as described above, a failure of this device affects a plurality of modems connected thereto. In conventional devices, when some kind of overconfidence failure occurs, a loopback test of the signal from the modem connection unit MC is carried out in the control unit C8 periodically or in order to discover the failure point. A loopback test of the signal from the control unit C8 was carried out within the modem, and a loopback test was also carried out within each modem.

このため、障害個所を早期に発見するうえで問題があっ
た。
For this reason, there was a problem in early detection of failure points.

本発明は、このような課題に鑑みてなされたものであっ
て、装置の電源投入時において、モデム接続部の動作が
正常であるか否かの診断を迅速に行なうことができるよ
うにしたモデム制御装置を提供することを目的とする。
The present invention has been made in view of these problems, and provides a modem that can quickly diagnose whether or not the modem connection section is operating normally when the device is powered on. The purpose is to provide a control device.

[課題を解決するための手段] 第1図は本発明の原理ブロック図である。図においてC
8は送受信の制御を行なう制御部、MOは制御部C8か
ら各種の制御信号、データを受け複数のモデムMM1〜
MMnを制御するモデム接続部で、制御部C8に対して
、受信系路RLと送信系路WLとによって結ばれている
。モデム接続部MOにおいて、1は受信系統制御部、2
は送信系統制御部、3は電源投入時において受信系統制
御部1と送信系統制御部2とのそれぞれのモデム側一端
を相互に接続し折返しループを形成させるスイッチ手段
、4はスイッチ手段3の動作と同期して折返し試験用の
パターンデータを受信系統制御部1の入力側に与えるパ
ターンジェネレータ、5はパターンジェネレータ4が出
力するパターンデータと受信系統制御部1、スイッチ手
段3、送信系統制御部2を介して折返される結果とを比
較してチエツクするチェッカである。
[Means for Solving the Problems] FIG. 1 is a block diagram of the principle of the present invention. In the figure C
8 is a control unit that controls transmission and reception, and MO receives various control signals and data from the control unit C8, and connects a plurality of modems MM1 to
This is a modem connection section that controls MMn, and is connected to the control section C8 by a reception path RL and a transmission path WL. In the modem connection unit MO, 1 is a reception system control unit, 2
3 is a transmission system control section; 3 is a switch means for interconnecting one end of the modem side of the reception system control section 1 and transmission system control section 2 to form a return loop when the power is turned on; 4 is an operation of the switch means 3; A pattern generator 5 provides pattern data for a return test to the input side of the reception system control section 1 in synchronization with the pattern generator 4, and 5 is a combination of the pattern data outputted by the pattern generator 4, the reception system control section 1, the switching means 3, and the transmission system control section 2. This is a checker that compares and checks the results returned via the .

[作用1 電源が投入されると、スイッチ手段は受信系統制御部1
と送信系統制御部2のモデム側一端を折返しループを形
成するように接続させる。この時、各制御部1.2が共
に正常な動作をしている場合、パターンジェネレータ4
から出力されたパターンデータは、ループを介して同じ
パターンでチェッカ5に入力される。チェッカ5はこれ
を検出することでモデム接続部単体での自己診断を行な
う。
[Action 1 When the power is turned on, the switch means
and one end of the transmission system control unit 2 on the modem side are connected to form a return loop. At this time, if each control unit 1.2 is operating normally, the pattern generator 4
The pattern data output from the checker 5 is input to the checker 5 in the same pattern via a loop. By detecting this, the checker 5 performs self-diagnosis of the modem connection unit alone.

[実施例] 以下図面を用いて本発明の実施例を詳細に説明する。第
2図及び第3図は本発明の一実施例の構成ブロック図で
ある。第2図は制御部C8側であり、第3図はモデム接
続部MC側を示している。
[Examples] Examples of the present invention will be described in detail below with reference to the drawings. FIGS. 2 and 3 are block diagrams of an embodiment of the present invention. FIG. 2 shows the control section C8 side, and FIG. 3 shows the modem connection section MC side.

これらの図において、第1図の各要素に対応する部分に
は、同一符号を付して示す。
In these figures, parts corresponding to each element in FIG. 1 are designated by the same reference numerals.

第2図に示す制御部O8において、CPUはマイクロプ
ロセツサ、RAMはランダムアクセスメモリで、ここに
は複数のモデムを制皿するための蓄積制御プログラムが
格納されており、SOはモデム側に出力するための制御
プログラムが、SCNにはモデム側からの制御データが
格納される。
In the control unit O8 shown in Fig. 2, the CPU is a microprocessor, the RAM is a random access memory, which stores an accumulation control program for controlling multiple modems, and the SO outputs to the modem side. A control program for the modem and control data from the modem side are stored in the SCN.

R/WLは送受信制御用LSIである。R/WL is a transmission/reception control LSI.

第3図に示すモデム接続部MCにおいて、10は制一部
C8から与えられるクロックRCK、頭出し信号RFC
K、−データR[)ataと、パターンジェネレータ4
からのパターンデータとを選択するセレクタ、6はセレ
クタ10、スイッチ手段3を電源投入時に駆動するため
の駆動回路である。
In the modem connection section MC shown in FIG.
K, -data R[)ata and pattern generator 4
A selector 6 is a drive circuit for driving the selector 10 and the switch means 3 when the power is turned on.

受信系統制御部1は、セレクタ10で選択した信号を受
けるレシーバ(RCV)11 、レシーバ11からのシ
リアル信号をパラレル信号に変換するシリアル/パラレ
ル変換器(S/P)、13はセレクタ10からの信号を
入力し、タイミング信号を生成するタイミング手段(T
MG>、14はシリアル/パラレル変換器12で変換さ
れたパラレル信号をタイミング手段13からのタイミン
グ信号でラッチするラッチ回路(latch) 、15
はラッチ回路14からのパラレルデータを入力し、接続
されるモデムの規格(例えばCCi TTv 。
The reception system control unit 1 includes a receiver (RCV) 11 that receives the signal selected by the selector 10, a serial/parallel converter (S/P) that converts the serial signal from the receiver 11 into a parallel signal, and 13 which receives the signal from the selector 10. Timing means (T
MG>, 14 is a latch circuit (latch) that latches the parallel signal converted by the serial/parallel converter 12 with a timing signal from the timing means 13, 15
inputs parallel data from the latch circuit 14, and specifies the standard of the connected modem (for example, CCi TTv).

28)に合った形態とし、モデムをドライブするドライ
バ(DRV)である。
28) and is a driver (DRV) that drives the modem.

送信系統制御部2において、21はモデムからの信号を
受けるレシーバ(RCV)、22はレシーバ21で受け
たパラレルデータをラッチするラッチ回路1atch>
 、23はパラレル信号をシリアル信号に変換するパラ
レル/シリアル変換器(P/C)、24は変換されたシ
リアル信号を制御部C8に送出するドライバ(DRV)
である。
In the transmission system control unit 2, 21 is a receiver (RCV) that receives a signal from the modem, and 22 is a latch circuit 1atch that latches parallel data received by the receiver 21.
, 23 is a parallel/serial converter (P/C) that converts a parallel signal into a serial signal, and 24 is a driver (DRV) that sends the converted serial signal to the control unit C8.
It is.

チェッカ(Checker) 5はパターンジェネレー
タ4が出力するパターンデータと、送信系統制御部2内
のドライバ24からのデータとを入力し、駆動回路6か
らの信号で両データを比較するものである。
A checker 5 inputs the pattern data output from the pattern generator 4 and data from the driver 24 in the transmission system control section 2, and compares both data using a signal from the drive circuit 6.

1a、lbは制御部C8の送受信制御0LS Iから出
力されるデータの受信系統部及び送信系統部であり、い
ずれも内部にレシーバRCV、ドライバDRVを備えて
いる。1c、1dはモデム側からのクロックの受信系統
部であり、いずれも内部にレシーバRCV、ドライバD
RVを備えている。
Reference numerals 1a and lb are a reception system section and a transmission system section for data output from the transmission/reception control OLS I of the control section C8, both of which are internally equipped with a receiver RCV and a driver DRV. 1c and 1d are clock receiving system parts from the modem side, and both have a receiver RCV and a driver D inside.
Equipped with an RV.

3aは受信系統部1aと送信系統部1bとの間に設けた
スイッチ手段である。
3a is a switch means provided between the receiving system section 1a and the transmitting system section 1b.

このように構成した装置の動作を説明すれば以下の通り
である。第4図は動作の一例を示すタイムチャートであ
る。第3図a、b、cは、制御部C8の制御プログラム
が出力するクロックRCK、頭出信号RFCK、データ
RDataをそれぞれ示している。また、d、e、fは
モデム側から制御プログラムSCNが受けるクロックW
CK、頭出信号WFCK、データW Q ataをそれ
ぞれ示している。
The operation of the apparatus configured as described above will be explained as follows. FIG. 4 is a time chart showing an example of the operation. 3a, b, and c respectively show the clock RCK, cue signal RFCK, and data RData output by the control program of the control unit C8. In addition, d, e, and f are clocks W received by the control program SCN from the modem side.
CK, cue signal WFCK, and data W Q ata are shown, respectively.

モデムを制御する制御データDo−Dnは、制御部C8
とモデム接続部MOとの間で、受信系路RLと送信系路
WLとを多重化して図示するように伝送される。
Control data Do-Dn for controlling the modem is provided by the control unit C8.
The receiving path RL and the transmitting path WL are multiplexed and transmitted between the modem connection unit MO and the receiving path RL as shown in the figure.

第5図は、電源投入時に行なう自己診断動作を示すフロ
ーチャートである。電源が投入されると、駆動回路6は
セレクタ10、チェッカ5、リレーRLYをそれぞれ駆
動する(ステップ1)。これによって、セレクタ10は
パターンジェネレータ4からの出力を選択する。また、
スイッチ手段3は接点Mが閏じ、接点Bが開となり、受
信系統制御部1と送信系統制御部2とのモデム側一端を
相互に接続し折返しループを形成する。次にパターンジ
ェネレータ4は、セレクタ10側及びチェッ力5側に、
折返し試験の為の特定パターンデータを出力する(ステ
ップ2)。このパターンデータは、セレクタ10を介し
てレシーバ11で受信され、シリアル/パラレル変換器
12でパラレル信号に変換され、ラッチ回路14、ドラ
イバ15を経由して、スイッチ手段3で折返され、レシ
ーバ21で受信される。
FIG. 5 is a flowchart showing a self-diagnosis operation performed when the power is turned on. When the power is turned on, the drive circuit 6 drives the selector 10, checker 5, and relay RLY, respectively (step 1). This causes the selector 10 to select the output from the pattern generator 4. Also,
In the switch means 3, the contact M is switched and the contact B is opened, so that one end of the modem side of the reception system control section 1 and the transmission system control section 2 is connected to each other to form a return loop. Next, the pattern generator 4 is placed on the selector 10 side and the check force 5 side,
Output specific pattern data for the repeat test (step 2). This pattern data is received by the receiver 11 via the selector 10, converted into a parallel signal by the serial/parallel converter 12, passed through the latch circuit 14 and the driver 15, and is returned by the switch means 3, and then is returned by the receiver 21. Received.

レシーバ21で受信された折返しパターンデータは、ラ
ッチ回路22でラッチされ、パラレル/シリアル変換器
23でシリアル信号に変換され、ドライバ24を経由し
てチェッカ5に印加される。
The folding pattern data received by the receiver 21 is latched by the latch circuit 22, converted into a serial signal by the parallel/serial converter 23, and applied to the checker 5 via the driver 24.

続いて、チェッカ5は、パターンジェネレータ4が出力
した特定パターンデータと、ドライバ24を経由して印
加される折返しパターンデータとを比較する(ステップ
3)。ここで特定パターンデータと折返しパターンデー
タとが同じであれば、モデム接続部MCにおける送受信
系統部1.2はいずれも正常に動作していることを示す
OK倍信号出力するとともに、スイッチ手段3、セレク
タ10を駆動し、試験ループ状態を解除する(ステップ
4)。また、両デiりが不一致の場合、送受信系統部1
.2のいずれかに動作異常があると判断し、異常を示す
信号を出力する(ステップ5)。
Subsequently, the checker 5 compares the specific pattern data output by the pattern generator 4 and the return pattern data applied via the driver 24 (step 3). Here, if the specific pattern data and the return pattern data are the same, the transmitting/receiving system section 1.2 in the modem connection section MC outputs an OK signal indicating that both are operating normally, and the switching means 3, The selector 10 is driven to release the test loop state (step 4). In addition, if the two signals do not match, the transmitting/receiving system section 1
.. 2, and outputs a signal indicating the abnormality (step 5).

この場合、モデム接続部の処理、取換え等の処理を行な
うこととなる。
In this case, processing such as processing or replacing the modem connection section will be performed.

以上の説明は、制御信号系統を例にとったものであるが
、データの送信系統1a、1bについても同様である。
The above explanation takes the control signal system as an example, but the same applies to the data transmission systems 1a and 1b.

[発明の効果] 以上詳細に説明したように、本発明によれば電源投入時
において、複数のモデムに接続されこれらを制御するモ
デム接続部の動作の正常、異常を早期に発見することが
できるもので、信頼性の高いモデム制御装置を提供でき
る。
[Effects of the Invention] As described in detail above, according to the present invention, when the power is turned on, it is possible to early detect whether the operation of the modem connection unit that is connected to and controls a plurality of modems is normal or abnormal. This allows us to provide a highly reliable modem control device.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の原理ブロック図、 第2図及び第3図は本発明の一実施例の構成ブロック図
、 第4図は動作の一例を示すタイムチャート、第5図は自
己診断動作を示すフローチャート、第6図は従来装置の
構成ブロック図である。 第1図及び第2図において、 C8は制御部、 MCはモデム接続部、 MM 1〜MM nはモデム、 RLは受信系路、 WLは送信系路、 1は受信系統Ill 111部、 2は送信系統制御部、 3はスイッチ手段、 4はパターンジェネレータ、 5はチェッカである。 特許出願人   富  士  通  株  式  会 
 社代 、理 人    弁理士   井 島 藤 冶
外1名 C5 / オ発明〇−潰施例の楕底ブロック囚備1領)第2 区 角答6 四口
Fig. 1 is a block diagram of the principle of the present invention, Figs. 2 and 3 are block diagrams of the configuration of an embodiment of the present invention, Fig. 4 is a time chart showing an example of operation, and Fig. 5 is a self-diagnosis operation. The flowchart shown in FIG. 6 is a block diagram of the configuration of the conventional device. In FIGS. 1 and 2, C8 is a control unit, MC is a modem connection unit, MM1 to MMn are modems, RL is a reception line, WL is a transmission line, 1 is a reception system Ill 111 section, 2 is a A transmission system control section, 3 is a switch means, 4 is a pattern generator, and 5 is a checker. Patent applicant: Fujitsu Limited
Company representative, attorney, patent attorney Fuji Ijima, 1 person C5 / Invention 〇-Crushing example of oval bottom block 1 area) 2nd ward corner answer 6 4 mouths

Claims (1)

【特許請求の範囲】 送受信の制御を行なう制御部(CS)と、この制御部に
対して受信系路(RL)と送信系路(WL)とによって
結ばれ、受信系統制御部(1)と送信系統制御部(2)
とを有し、制御部(CS)から各種の制御信号を受け複
数のモデムを制御するモデム接続部(MC)とからなる
モデム制御装置であって、 前記モデム接続部(MC)に、電源投入時に受信系統制
御部(1)と送信系統制御部(2)とのそれぞれのモデ
ム側一端を相互に接続し折返しループを形成させるスイ
ッチ手段(3)と、 スイッチ手段(3)の動作と同期して折返し試験用のパ
ターンデータを受信系統制御部(1)の入力側に与える
パターンジェネレータ(4)と、パターンジェネレータ
(4)が出力するパターンデータと受信系統制御部(1
)、スイッチ手段(3)、送信系統制御部(2)を介し
て折り返される結果とを比較し、当該比較結果を制御部
(CS)に伝えるチェッカ(5)とを設けたことを特徴
とするモデム制御装置。
[Claims] A control section (CS) that controls transmission and reception, and a reception system control section (1) connected to this control section by a reception path (RL) and a transmission path (WL). Transmission system control section (2)
and a modem connection unit (MC) that receives various control signals from a control unit (CS) and controls a plurality of modems, the modem control device comprising: a modem connection unit (MC) that receives various control signals from a control unit (CS), At the same time, a switch means (3) connects one end of each modem side of the reception system control section (1) and transmission system control section (2) to each other to form a return loop, and synchronizes with the operation of the switch means (3). a pattern generator (4) that supplies pattern data for loopback testing to the input side of the reception system control section (1);
), a switch means (3), and a checker (5) that compares the result returned via the transmission system control section (2) and transmits the comparison result to the control section (CS). Modem control device.
JP63170098A 1988-07-07 1988-07-07 Modem controller Pending JPH0219051A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63170098A JPH0219051A (en) 1988-07-07 1988-07-07 Modem controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63170098A JPH0219051A (en) 1988-07-07 1988-07-07 Modem controller

Publications (1)

Publication Number Publication Date
JPH0219051A true JPH0219051A (en) 1990-01-23

Family

ID=15898602

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63170098A Pending JPH0219051A (en) 1988-07-07 1988-07-07 Modem controller

Country Status (1)

Country Link
JP (1) JPH0219051A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6871311B2 (en) 2000-09-29 2005-03-22 Hitachi, Ltd. Semiconductor integrated circuit having a self-testing function
JP2007074259A (en) * 2005-09-06 2007-03-22 Of Networks:Kk Transmission apparatus having self-diagnostic function

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6871311B2 (en) 2000-09-29 2005-03-22 Hitachi, Ltd. Semiconductor integrated circuit having a self-testing function
JP2007074259A (en) * 2005-09-06 2007-03-22 Of Networks:Kk Transmission apparatus having self-diagnostic function

Similar Documents

Publication Publication Date Title
CA2091087C (en) Communications system to boundary-scan logic interface
KR940006362A (en) Dual communication control
KR960036399A (en) Multiple data communication system
JPH0219051A (en) Modem controller
JP3952780B2 (en) Signal transmitting / receiving device, circuit, and loopback test method
US20100275079A1 (en) Conveying state data through state transitions and number of stays in states
JP3591383B2 (en) Apparatus and method for diagnosing shared bus failure
JPH1164450A (en) Semiconductor-testing device
JP3472891B2 (en) Control communication system
US7610522B2 (en) Compliance of master-slave modes for low-level debug of serial links
JP2591173B2 (en) Vehicle communication device
JP3859067B2 (en) Communication device
JPH0652075A (en) Communication emulator device
KR0155000B1 (en) Serial bus interface apparatus of different transfer types
JPH06290070A (en) Cable misconnection detecting system
JPH0290744A (en) Self-diagnostic device for communication system
JPH04223733A (en) Serial communication system
JPH05265886A (en) Information processing system
JPH11220780A (en) Remote control system
JPH0612290A (en) Control data monitor system
JPH053486A (en) Data transmitter system
JPS58105649A (en) Data trnsmitting method for double loop-like trasnmission system
JPH02266731A (en) Loopback test system
JPS5820050A (en) Testing system of interface converter
JPH0759177A (en) Communication equipment for diagnosing fault of electronic controller