JPH02186725A - Intermediate frequency amplifier circuit of receiver - Google Patents
Intermediate frequency amplifier circuit of receiverInfo
- Publication number
- JPH02186725A JPH02186725A JP468489A JP468489A JPH02186725A JP H02186725 A JPH02186725 A JP H02186725A JP 468489 A JP468489 A JP 468489A JP 468489 A JP468489 A JP 468489A JP H02186725 A JPH02186725 A JP H02186725A
- Authority
- JP
- Japan
- Prior art keywords
- intermediate frequency
- current
- collector
- circuit
- stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 21
- 230000003321 amplification Effects 0.000 claims description 20
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 20
- 238000006243 chemical reaction Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000470 constituent Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
- Circuits Of Receivers In General (AREA)
Abstract
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は受信機の中間周波増幅回路に関するものであ
り、特に集積回路化に適した中間周波増幅回路を提供し
ようとするものである。DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to an intermediate frequency amplification circuit for a receiver, and is particularly intended to provide an intermediate frequency amplification circuit suitable for integration into an integrated circuit.
受信機の中間周波増幅回路の一例として第２図に示すも
のが存在する。An example of an intermediate frequency amplification circuit for a receiver is shown in FIG.
すなわち図において、Ｑ、およびＱ２はそれぞれのエミ
ッタが共通接続され、その共通エミッタ接続点が定電流
回路ｌに接続された差動対トランジスタである。この差
動対トランジスタＱ１およびＱｔの各コレクタは、抵抗
Ｒ１およびＲ２を介して電源ＶＣＣに接続されており、
そのうち一方のトランジスタＱ、のベースは端子Ｔ、を
介して中間周波信号の入力端に接続されている。That is, in the figure, Q and Q2 are differential pair transistors whose respective emitters are commonly connected and whose common emitter connection point is connected to the constant current circuit l. The collectors of the differential pair transistors Q1 and Qt are connected to the power supply VCC via resistors R1 and R2,
The base of one of the transistors Q, is connected to the input terminal of the intermediate frequency signal via the terminal T.
前記一対の差動対トランジスタＱ、およびＱ２のコレク
タ出力端は、図示しないが、前記差動対トランジスタＱ
、およびＱ２と同一構成の差動増幅器を構成する一対の
トランジスタの各ベースに印加されており、さらにその
差動対トランジスタのコレクタ出力は次段の差動増幅器
を構成する一対のトランジスタのベースに印加されるよ
う構成されている。The collector output terminals of the pair of differential pair transistors Q and Q2 are connected to the differential pair transistor Q, although not shown.
, and to the bases of a pair of transistors constituting a differential amplifier with the same configuration as Q2, and the collector output of the differential pair transistors is applied to the bases of a pair of transistors constituting the next stage differential amplifier. is configured to be applied.
そして中間周波増幅段を構成する最終段の差動対トラン
ジスタＱ３およびＱ４の各ベースにその出力が印加され
るよう構成されている。このトランジスタＱ、およびＱ
４も前記と同様にそのエミッタが共通接続されて定電流
源２に接続されると共に、各コレクタと電源ＶＣＣとの
間には抵抗Ｒ□およびＲ４が接続されており、この各ト
ランジスタＱ３およびＱ４のコレクタが中間周波増幅段
の出力端ＯＵＴに成されている。The output is applied to the bases of the final stage differential pair transistors Q3 and Q4 constituting the intermediate frequency amplification stage. This transistor Q, and Q
Similarly to the above, the emitters of 4 are commonly connected and connected to the constant current source 2, and resistors R□ and R4 are connected between each collector and the power supply VCC, and the respective transistors Q3 and Q4 The collector of is connected to the output terminal OUT of the intermediate frequency amplification stage.
この中間周波増幅段の最終段より初段に対して直流レベ
ルのフィードバンクが成されるよう構成されている。The configuration is such that a DC level feed bank is formed from the final stage of the intermediate frequency amplification stage to the first stage.
すなわち、最終段を構成する差動対トランジスタＱ、お
よびＱ４の各コレクタには、それぞれエミッタと基準電
位点との間に抵抗Ｒ６およびＲ１を接続したエミッタフ
ォロア構成のトランジスタＱ、およびＱ６の各ベースが
接続されている。That is, the collectors of the differential pair transistors Q and Q4 constituting the final stage are connected to the transistors Q in an emitter follower configuration with resistors R6 and R1 connected between their emitters and the reference potential point, respectively, and the bases of Q6. is connected.
そしてトランジスタＱ、のエミッタ出力端は抵抗Ｒ７を
介して端子Ｔ２に外付けされたコンデンサＣ１に接続さ
れると共に、そのコンデンサＣＩの端子電圧が内部接続
により初段の差動増幅器を構成するトランジスタＱ！の
ベースに印加されている。The emitter output terminal of the transistor Q is connected via a resistor R7 to a capacitor C1 externally connected to the terminal T2, and the terminal voltage of the capacitor CI is internally connected to the transistor Q, which constitutes the first stage differential amplifier. is applied to the base of.
又、トランジスタＱ６のエミッタ出力端は抵抗Ｒ１を介
して端子Ｔ３に外付けされたコンデンサＣ２に接続され
ると共に、そのコンデンサＣ２の端子電圧が外付は抵抗
Ｒ９を介して初段の差動増幅器を構成するＩ・ランジス
タＱ１のベースに印加されている。Further, the emitter output terminal of the transistor Q6 is connected to the capacitor C2 externally connected to the terminal T3 via the resistor R1, and the terminal voltage of the capacitor C2 is connected to the first stage differential amplifier via the external resistor R9. It is applied to the base of the constituent I transistor Q1.
以上の構成による従来の中間周波増幅回路によると、フ
ィードバックを構成するために、終段の差動増幅器の２
つの出力をそれぞれインピーダンス変換するエミッタフ
ォロアを具備し、その出力電流で個別のコンデンサを充
放電するようにしている。このため中間周波増幅回路を
集積回路化する場合には、コンデンサＣ，，Ｃ，は外付
けにせざるを得ないため、外付はコンデンサのための端
子が個別に必要となる。According to the conventional intermediate frequency amplifier circuit with the above configuration, in order to configure feedback, two of the differential amplifiers in the final stage are
It is equipped with an emitter follower that converts the impedance of each output, and uses the output current to charge and discharge individual capacitors. For this reason, when the intermediate frequency amplification circuit is integrated into an integrated circuit, the capacitors C, , C, must be externally attached, and therefore, separate terminals for the external capacitors are required.
又、フィードバック電圧はそれぞれのコンデンサの端子
電圧を初段差動増幅器を構成する各トランジスタのベー
スに印加するよう成されているため、差動増幅器のバイ
アスに不均衡が生じ易いという問題点を有している。In addition, since the feedback voltage is configured to apply the terminal voltage of each capacitor to the base of each transistor constituting the first stage differential amplifier, there is a problem that imbalance tends to occur in the bias of the differential amplifier. ing.
本発明は前記した従来の中間周波増幅回路の問題点に鑑
みて成されたものであり、フィードバックのための外付
はコンデンサを１つで済ませることを可能とし、従って
フィードバック用の端子をより少なくさせることができ
る集積回路に適した中間周波増幅回路を提供しようとす
るものである。The present invention has been made in view of the problems of the conventional intermediate frequency amplifier circuit described above, and allows only one external capacitor to be connected for feedback, thereby reducing the number of feedback terminals. It is an object of the present invention to provide an intermediate frequency amplification circuit suitable for integrated circuits that can be used in an integrated circuit.
前記課題を解決するため本発明により成された中間周波
増幅回路は、中間周波増幅段の例えば最終段の一対の出
力をそれぞれベース入力とする差動増幅器と、この差動
増幅器のコレクタ負荷としてカレントミラー回路を接続
し、前記差動増幅器の一方のコレクタ端よりフィードバ
ンク出力をもたらすようにした電圧電流変換回路を備え
た点に特徴を有する。In order to solve the above problems, an intermediate frequency amplification circuit according to the present invention includes a differential amplifier whose base inputs are a pair of outputs of, for example, the final stage of the intermediate frequency amplification stage, and a current amplifier as a collector load of the differential amplifier. The present invention is characterized in that it includes a voltage-current conversion circuit connected to a mirror circuit to provide a feed bank output from one collector end of the differential amplifier.
上記構成によると、中間周波増幅段の一対の出力電圧が
カレントミラー回路の作用によりシングルに電流変換さ
れる。このため外付けのコンデンサは１つで済ませるこ
とが可能であり、フィードバックのための端子が１つで
構成できるため、集積回路に通した回路構成とすること
ができる。According to the above configuration, the output voltages of the pair of intermediate frequency amplification stages are converted into a single current by the action of the current mirror circuit. Therefore, only one external capacitor is required, and since the configuration can be configured with one feedback terminal, it is possible to configure the circuit through an integrated circuit.
以下、本発明の実施例を第１図に基づいて説明する。 Embodiments of the present invention will be described below with reference to FIG.
同図において、トランジスタＱｌ ｇ Ｑｚ 、抵抗
Ｒ，，Ｒ，および定電流源１より成る初段差動回路、ト
ランジスタＱ１．Ｑ４、抵抗Ｒ，，Ｒ，および定電流源
２より成る終段差動回路は第２図に示した中間周波増幅
段と同一であり、従ってその詳細な説明は省略する。In the figure, a first-stage differential circuit consisting of a transistor Ql g Qz, resistors R, , R, and a constant current source 1, and transistors Q1 . The final stage differential circuit consisting of Q4, resistors R, , R, and constant current source 2 is the same as the intermediate frequency amplification stage shown in FIG. 2, so detailed explanation thereof will be omitted.
前記終段の差動回路を構成するトランジスタＱ３のコレ
クタと、トランジスタＱ４のコレクタには、それぞれエ
ミッタが共通接続されて定電流源３に接続された差動対
のトランジスタＱｔ 、Ｑ＊の各ベースが接続されて
いる。そして差動増幅回路を構成する前記トランジスタ
Ｑ７．Ｑｌｌのコレクタにはカレントミラー回路を構成
するトランジスタＱ９．ＱＩＯが負荷として接続されて
いる。The emitters of the collector of the transistor Q3 and the collector of the transistor Q4 constituting the final stage differential circuit are commonly connected, respectively, and the bases of the differential pair of transistors Qt and Q* are connected to the constant current source 3. is connected. and the transistor Q7 configuring the differential amplifier circuit. A transistor Q9.Qll forming a current mirror circuit is connected to the collector of Qll. QIO is connected as a load.
すなわちトランジスタＱ、はそのコレクタが差動増幅回
路を構成する前記一方のトランジスタＱッのコレクタに
接続され、又トランジスタＱ１゜はそのコレクタが差動
増幅回路を構成する前記他方のトランジスタＱ、のコレ
クタに接続されている。That is, the collector of the transistor Q is connected to the collector of the one transistor Q that constitutes the differential amplifier circuit, and the collector of the transistor Q1 is connected to the collector of the other transistor Q that constitutes the differential amplifier circuit. It is connected to the.
そしてトランジスタＱ９とＱ１０の各ベースは共通接続
されると共に、一方のトランジスタＱＩＯのコレクタに
接続されている。さらに各トランジスタＱ、、Ｑ、、の
各エミッタには直列に抵抗Ｒ，，。The bases of transistors Q9 and Q10 are connected in common, and are also connected to the collector of one transistor QIO. Furthermore, each emitter of each transistor Q, ,Q, , has a resistor R, , in series.
Ｒ１１がそれぞれ接続され、各抵抗ＲＩＯ＊Ｒ１１の他
端は基準電位点に接続された構成となっている。R11 are connected to each other, and the other end of each resistor RIO*R11 is connected to a reference potential point.
前記トランジスタＱ、のコレクタと、カレントミラー回
路を構成するトランジスタＱ、のコレクタ接続点はフィ
ードバック端子Ｔ４として引出され、一端が基準電位点
に接続されたコンデンサＣ１の他端が接続されている。The connection point between the collector of the transistor Q and the collector of the transistor Q constituting the current mirror circuit is drawn out as a feedback terminal T4, and the other end of the capacitor C1, one end of which is connected to a reference potential point, is connected.
この端子Ｔ４にはさらに抵抗Ｒ９の一端が接続されると
共に、該抵抗の他端は端子Ｔ、に接続されてフィードバ
ックループを構成している。One end of a resistor R9 is further connected to this terminal T4, and the other end of the resistor is connected to a terminal T, forming a feedback loop.
なおＥは独立した直流バイアス源であり、このバイアス
源Ｅより初段差動増幅器を構成するトランジスタＱｚの
ベースにバイアス電圧が供給されると共に、抵抗Ｒ６２
を介して初段差動増幅器を構成するトランジスタＱ＋の
ベースにもそのバイアス電圧が供給されるよう構成され
ている。Note that E is an independent DC bias source, and this bias source E supplies a bias voltage to the base of the transistor Qz that constitutes the first stage differential amplifier, and also supplies the bias voltage to the base of the transistor Qz that constitutes the first stage differential amplifier.
The bias voltage is also supplied to the base of the transistor Q+ constituting the first stage differential amplifier via the transistor Q+.
このバイアス源Ｅは、例えば電源ＶＣＣより定電流回路
を介した複数のダイオードの直列接続回路により構成さ
せることができる。This bias source E can be configured by, for example, a series connection circuit of a plurality of diodes connected to the power supply VCC via a constant current circuit.
以上の構成において、中間周波増幅段の最終段を構成す
るトランジスタＱ３とＱ４のコレクタ出力は差動増幅回
路を構成するトランジスタ・Ｑ、とＱ８のベースに印加
されるため、一方のトランジスタＱ１のコレクタには電
流Ｉｔが、他方のトランジスタＱ―のコレクタには電流
Ｉ２が流れる。In the above configuration, the collector outputs of transistors Q3 and Q4 that constitute the final stage of the intermediate frequency amplification stage are applied to the bases of transistors Q and Q8 that constitute the differential amplifier circuit. A current It flows through the collector of the other transistor Q-, and a current I2 flows through the collector of the other transistor Q-.
一方、カレントミラー回路を構成するトランジスタＱ、
とＱｌ、の各コレクタ電流は等しく、従ってトランジス
タＱ、のコレクタ電流は■２となる。On the other hand, the transistor Q constituting the current mirror circuit,
The collector currents of and Ql are equal, so the collector current of transistor Q is 2.
よってトランジスタＱ７およびトランジスタＱ９の両コ
レクタ接続点に設けられた端子Ｔ４には、１、−１．の
電流が流出することになる。すなわちこの電流は、中間
周波出力段の出力電圧を電流変換したものであり、この
電流は外付けのコンデンサＣ３を充電することになる。Therefore, 1, -1 . The current will flow out. That is, this current is obtained by converting the output voltage of the intermediate frequency output stage into a current, and this current charges the external capacitor C3.
コンデンサＣ３の端子電圧は前記！、−１２の平均値電
流に比例したものとなり、その電圧は抵抗Ｒ７を介して
中間周波増幅段の初段のトランジスタＱ１のベースにフ
ィードバンクされることになる。The terminal voltage of capacitor C3 is as above! , -12, and the voltage is fed to the base of the transistor Q1 in the first stage of the intermediate frequency amplification stage via the resistor R7.
以上の説明で明らかなとおり、この発明は中間周波増幅
段の一対の出力を差動増幅回路で受け、この差動増幅回
路のコレクタ負荷にカレントミラー回路を接続して差動
増幅回路の差電流を取出すようにしたので、外付はコン
デンサは１つで済ませることが可能となり、フィードパ
°ツクのための端子も少なくでき、集積回路に適した回
路が提供できる。As is clear from the above explanation, the present invention receives a pair of outputs of an intermediate frequency amplification stage in a differential amplifier circuit, connects a current mirror circuit to the collector load of this differential amplifier circuit, and generates a differential current of the differential amplifier circuit. Since the capacitor is taken out, only one external capacitor is required, the number of terminals for the feed pack can be reduced, and a circuit suitable for integrated circuits can be provided.
又、中間周波増幅段を構成する初段の差動増幅器には、
独立したバイアス源よりバイアス電圧が供給できるため
、差動増幅器のバランスがとり易いという効果も期待で
きる。In addition, the first stage differential amplifier that constitutes the intermediate frequency amplification stage has
Since the bias voltage can be supplied from an independent bias source, the effect of making it easier to balance the differential amplifier can be expected.
第１図は本発明の実施例を示した結線図、第２図は従来
のものの一例を示した結線図である。
１〜３・・・定電流源、Ｑ１〜Ｑ、、Ｑ？〜ＱＩｏ・・
・トランジスタ、Ｒ６−Ｒａ、Ｒｑ〜Ｒ１１・・・抵抗
、Ｔ、、Ｔ、・・・外付は端子、Ｃ３・・・外付はコン
デンサ、Ｅ・・・直流バイアス源。FIG. 1 is a wiring diagram showing an embodiment of the present invention, and FIG. 2 is a wiring diagram showing an example of a conventional one. 1~3...constant current source, Q1~Q,,Q? ~QIo・・
・Transistor, R6-Ra, Rq~R11...Resistor, T,,T,...External terminal, C3...External capacitor, E...DC bias source.
Claims (1)
複数段の差動増幅器より成る中間周波増幅段と、 この中間周波増幅段を構成する差動増幅器の一対の出力
をそれぞれベース入力とし、エミッタが共通接続されて
定電流源に、またそれぞれのコレクタにカレントミラー
回路が負荷として接続されて前記一方のコレクタ端を出
力端とした電圧電流変換回路と、 この電圧電流変換回路の前記出力端と基準電位点との間
に接続され、その端子電圧が前記中間周波増幅段を構成
する初段の差動増幅器の入力端にフィードバックされる
コンデンサとを備えて成る受信機の中間周波増幅回路。[Claims] An intermediate frequency amplification stage consisting of a plurality of stages of differential amplifiers that receives an intermediate frequency signal and amplifies the intermediate frequency signal, and a pair of outputs of the differential amplifier constituting this intermediate frequency amplification stage. A voltage-to-current conversion circuit having a base input, a constant current source with the emitters commonly connected, and a current mirror circuit connected to each collector as a load, with the one collector terminal as the output terminal, and this voltage-to-current conversion circuit. and a capacitor connected between the output terminal of the circuit and a reference potential point, the terminal voltage of which is fed back to the input terminal of the first stage differential amplifier constituting the intermediate frequency amplification stage. Frequency amplification circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP468489A JPH02186725A (en) | 1989-01-13 | 1989-01-13 | Intermediate frequency amplifier circuit of receiver |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP468489A JPH02186725A (en) | 1989-01-13 | 1989-01-13 | Intermediate frequency amplifier circuit of receiver |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02186725A true JPH02186725A (en) | 1990-07-23 |
Family
ID=11590717
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP468489A Pending JPH02186725A (en) | 1989-01-13 | 1989-01-13 | Intermediate frequency amplifier circuit of receiver |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02186725A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004077665A1 (en) * | 2003-02-25 | 2004-09-10 | Nippon Telegraph And Telephone Corporation | Limiter amplifier |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5266358A (en) * | 1975-11-28 | 1977-06-01 | Mitsubishi Electric Corp | Amplification circuit |
| JPS58187011A (en) * | 1982-04-10 | 1983-11-01 | エヌ・ベ−・フイリツプス・フル−イランペンフアブリケン | Circuit with differential amplifier |
-
1989
- 1989-01-13 JP JP468489A patent/JPH02186725A/en active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5266358A (en) * | 1975-11-28 | 1977-06-01 | Mitsubishi Electric Corp | Amplification circuit |
| JPS58187011A (en) * | 1982-04-10 | 1983-11-01 | エヌ・ベ−・フイリツプス・フル−イランペンフアブリケン | Circuit with differential amplifier |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004077665A1 (en) * | 2003-02-25 | 2004-09-10 | Nippon Telegraph And Telephone Corporation | Limiter amplifier |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5148121A (en) | Amplifier circuit designed for use in a bipolar integrated circuit, for amplifying an input signal selected by a switch circuit | |
| US4240040A (en) | Operational amplifier | |
| US5057788A (en) | 2-stage differential amplifier connected in cascade | |
| US5717360A (en) | High speed variable gain amplifier | |
| US3564439A (en) | Differential amplifier | |
| JP2953383B2 (en) | Voltage-current converter | |
| US4539529A (en) | Semiconductor amplifier circuit | |
| US3898578A (en) | Integrable power gyrator | |
| US3783400A (en) | Differential current amplifier | |
| JPH02186725A (en) | Intermediate frequency amplifier circuit of receiver | |
| JP2003533082A (en) | FT frequency doubler with low power bias circuit | |
| US3603894A (en) | Stacked differential amplifiers | |
| JP3548127B2 (en) | Low supply voltage analog multiplier | |
| JP2661358B2 (en) | Level shift circuit | |
| JP3733215B2 (en) | Amplifier circuit | |
| JP2555435B2 (en) | Limiter amplifier circuit | |
| JPH0328581Y2 (en) | ||
| JPS6229924B2 (en) | ||
| JPH0375977A (en) | Multiplying circuit | |
| JPS62234406A (en) | Power amplifier circuit | |
| JPS59104823A (en) | Waveform shaper | |
| JP3221452B2 (en) | Voltage / current conversion circuit | |
| JPS60107118A (en) | Voltage/current converting circuit | |
| JPH0487407A (en) | Buffer circuit | |
| JPH02134908A (en) | Voltage controlled amplifying circuit |