JPH02186677A - 電界効果トランジスタとその製法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 創１上辺剋訓遣Ｉ この発明は集積回路の分野、特に絶縁体上シリコン（Ｓ
ｏｌ）技術にＪζつで形成された絶縁ゲート電界効果ト
ランジスタに関する。

従来の技術及び問題点 集積回路の分野では、絶縁体上シリコ】ン（ＳＯ，Ｔ）
技術の重装性が次第に増している。

Ｓｏｌ技術は、絶縁層に重なる半導体材料の層内にトラ
ンジスタを形成づるものである。Ｓｏｌ構造の最も普通
の例は、二酸化９９１２層に重なる単結晶シリコン層で
ある。Ｓｏｌ技術を使うと、バルク半導体内に形成され
る集積回路に存在Ｊる寄生素ｆが減少づる為に、高性能
で高密度の集積回路を達成することができる。例えば、
バルク中に形成されたＭＯＳ　ｌ〜ランジスタで゛は、
ソース／ドレイン領域とその−１・にある基板の間に接
合に寄生静電容量が存在し、ソース／ドレイン領域と基
板領域の間の接合が絶縁降伏りる惧れがある。奇生素子
の別の例として、バルク中の０ＭＯ３技術の場合にも、
隣合った井戸にあるｒ）チャンネル及びｐチＡ７ンネル
・トランジスタによって形成された奇生バイポーラ・ト
ランジスタが、ラッチアップの問題を起す慣れがある。

５ＯＩＷＳ造は寄生素子を大幅に軽減し、ｍ造の接合の
絶縁降伏耐力を高めるので、Ｓｏｌ技術は高性能で高密
度の集積回路に良く適している。

このＳｏｌと同様な技術がサフノフイＡ７上シリ」ン（
ＳＯ８＞技術であり、これは上に述べたＳＯＩ技術と同
様の利点をもたらづ。ここで説明する発明は、５ｏｓｆ
ｉ造にｂ　ｌ１ｊｌじ様に適用されることを承知された
い。

然し、ＳＯＩＭ！Ｓ造の下側にある絶縁体被膜は、１〜
ランジスタの特性について成る問題を生じる１゜バルク
・１ヘランジスタでは、基板を介してＭＯ８１〜ランジ
スタのボディ節に対する電気接続が容易に行なわれる。

ボディ節の比較的一定のバイアスが、ドイレン・ソース
間霜月に対して安定な閾値電圧を作る。然し、従来の５
ＯＩＩ−ランジスタは、ボディ節がその］・側にある絶
縁体被膜にＪ、って基板から隔離されているので、ボデ
ィ節（即ら、ボディ領域内の空乏状態になっていない容
積）が電気的に浮いている。十分なドレイン・ソース間
バイアスがある時（場合によってはゲート・バイアスが
ゼロの場合でも）衝撃電離により、ドレインの近くに電
子−正孔の対が発生することがあり、これは、多数担体
がボディ節へ移動するのに対して少数担体がドレインへ
移＠Ｊる為に、ボディ節とトランジスタのソースの間に
電圧の差を招く。

この電圧の差が実効的な閾値電圧を下げると共に、ドレ
イン電流を増加し、ドレイン電流−電圧特性に周知の［
こぶ１を作る。

更に、ＳＯＩトランジスタは、基板がゲートとなり、ト
ランジスタの下方の絶縁体被膜がゲート誘電体どなる様
な寄生の１バツク・チャンネル」トランジスタを含む。

このバック・チャンネルが、埋込み絶縁体との界面の近
くでボディに沿ってドレイン・ソース間の洩れ通路を作
ることがある。

更に、誘電体にＪ、って隔１）ＩｌされＩＣボディ節は
、ボディ節とゲー１〜の間の容量結合を訂し、ボディ節
とソース並びにドレインの間のダイオード結合を許し、
ボディ節をバイアスし、こうしく閾値電圧に影響をｈえ
る。この倒れの因子も、設計に比べて、トランジスタの
望ましくない性能の変化、並びにトランジスタの動作特
性の不安定性の高まりに寄与することがある。

従って、トランジスタのボディ節に電気バイアスを加え
るのが有用である。バルクの場合と同じく、有用なボデ
ィ節のバイアスは、ボディ節をＭＯＳ　ｌ−ランジスタ
のソースにＡ−ミックに接続するしのである。この為に
は、トランジスタのソス節を特定し、それに対してトラ
ンジスタのボディ節から接続をすることが必要である。

ボディとソース節を接続する従来の方法は、製造過程の
比較的早期に、ゲートの側面上にあるメザ領域をドレイ
ン及びソースとして特定することを必要とする。この様
な方法の一例が、１９８８年２Ｊ］１［１に出願された
係属中の米国特許出願通し番号第１５０．７９９号に記
載されており、この場合、ソースは、ゲー１〜に隣接す
るメ畳すの−・部分をボディと同じ導電型の打込みを受
る様に専用にし、この専用部分を高融点金属■１化物を
介してソースに接続することによって、限定される。

５ｏｉｌ〜ランジスタのボディ節に対するこの接続が占
める表面積ができるだけ小さいことが好ましいことは云
うまでもない。特に、この接続が、ソース領域のうら、
ゲートに隣接する一部分を占めず、その為、この接続を
行なう為に、トランジスタの実効ヂ１７ンネル幅が減少
しないことが好よしい。

従って、この発明の目的は、絶縁体に重なる半導体領域
内に形成された絶縁ゲート電界効果トランジスタとしで
、埋込みのソースとボディ節間の接続を持ち、この接続
の為にトランジスタの表面積を必要としない様な電界効
果トランジスタを提供することである。

この発明の別の目的は、上に述べｌこ様なトランジスタ
として、ボディ節の全長に沿ってこの接続を施し、衝撃
電流の移動距離を短縮し、こうしてボディ節の局部的な
電位の漂動を最小限に抑えた１〜ランジスタを提供する
ことである。

この発明の別の目的は、この様なトランジスタとして、
トランジスタの実効チャンネル幅を減少せずにこの接続
を施した１〜ランジスタを提供することである。

更に、シリコンとその−１・にある絶縁体の間の界面に
、ドレインと反対の導°市型を持つ強くドープした領域
を設（）ることにＪ、す、上に述べたトランジスタのバ
ック・チャンネルの洩れを減少Ｊることができることが
分った。この領域は上側表面に希望する真のＭＯ８Ｎ流
（即も、ゲートによって制御される）に影響を与えずに
、バック・チャンネル幅逆バイアス接合を設（）、そこ
に於ｔノるドイレン・ソース間の洩れを減少する。従っ
て、この様な領域を設けると、電離放射に対するトラン
ジスタの耐力が高まる。それは、この電離放射がＦａｌ
ｌ界面に於ける電萄の捕捉を通じて、バック・チャンネ
ル装置の閾値を下げることができるからである。

更に、多くのＳｏｌ技術では、絶縁層に重なるシリコン
被膜は多数の転位及び捩れ欠陥を持つ傾向があることが
分った。こう云う欠陥は下側の絶縁層との界面近くによ
り強く集中している。！ｌＩ！型的なＳＯＩトランジス
タでソース及びドレイン領域を形成するドーパントの内
方駆逐の間、ソース及びドレインのドーパントが、シリ
コン被膜のうち、この様な欠陥を持つ部分では拡散が一
層急速になり得る。この様に拡散が強まることにより、
ドイレン・ソース間の洩れが生じ、その拡散の極端な場
合、ソース及びドレインが一緒に接続されることがある
。絶縁層の界面の近くで、ソースの下方に反対の導電型
を持つ強くドープした領域を設（プると、ソースからの
拡散ドーパントを除くことににす（即ら、ドーパントは
ドレイン側だけから拡散し得る）並びにドレインからの
強まった拡散がゲートの下にまで達した場合、ドレイン
とソースの間に逆バイアス接合を設りることにより、こ
の様に強まった拡散にＪ、る洩れを減少することができ
る。

従って、この発明の目的は、埋込み領域に形成されたボ
ディとソースの節の接続部を持っていて、半導体とその
下側の絶縁体被膜との界面でドレインと接続部の間に逆
バイアス接合が設けられる様にした１−ランジスタを提
供することである。

この発明の別の目的は、５ＯＩＩ−ランジスタに於【プ
る拡散効果が強まったことによるドレイン・ソース間の
洩れを減少づるこの様な接続部を提供することＣある。

この発明のその他の目的並びに利点は、以下図面につい
て説明する所から、当業者に明らかになろう。

問題点を解　する為の手段　び作用 この発明は、トランジスタのソース拡散部の下に配置さ
れたボディ節と同じ導電型を持つ、強くドープした埋込
み領域を右Ｊ′る絶縁体」−シリコン絶縁ゲート電界効
果トランジスタに実施することができる。強くドープし
た埋込み領域と強くドープしたソース領域との間の接合
が洩れダイオードを形成し、この為、ボディ節は、上側
接点を必要とせずに、ソース領域の電位にバイアスされ
る。

埋込みソース領域は反対導電型を持つソース・ドレイン
のイオン打込みにより（これはＣＭＯ８形式の場合に使
用し得る）、形成りることができるが、或いはゲート電
極を形成する前又は後に、埋込み領域に対する別個の打
込みを実施してもよい。

実施例 第１図及び第２図には、従来のｎヂャンネル形ＳＯＩト
ランジスタが平面図及び断面図で示されている。第２図
に示す様に、シリコン基板２の−１に形成された絶縁体
被膜４に重なる単結晶シリコン・メサ５の中にトランジ
スタが形成される。絶縁体被膜４は一般的に二酸化シリ
コンである。

絶縁体４の上にメサ５を形成することは、ＳＩＭＯＸ（
打込み酸素による分−Ｉ）、酸化多孔質シリ」ン（「１
ＰＯ８）及び薄膜帯域溶融再結晶（ＺＭＲ）の様な多数
の公知の方法のどれを用いて実施しでもよい。ＳＩＭＯ
Ｘ方沫の一例が、１９８７年４月７［１に出願された係
属中の米国特許出願通し番号第０３５，１２６号に記載
されている。

熟成艮の二酸化シリコン、デボジッ１〜した窒化シリコ
ン又はその組合せの様なグー１へ絶縁体１４が…結晶メ
４）５の表面の土に配置される。ゲート電極１０は、首
通は強くドープ（）た多結晶シリコンで形成されるが、
ゲート絶縁体１４に重なっていて、第１図及び第２図の
Ｍ　ＯＳ　トランジスタのゲートを構成する。ソース領
域６及びドレイン領域８は、イオン打込みとその後の拡
散にＪこって形成された、強くドープしｋ　ｎ形領域で
ある。第２図に示す様に、この例の従来のトランジスタ
は周知の軽くドープしたドレイン（Ｌ　Ｄ　ｌ）　）構
造として形成され、ＬＤＤ！：ｉ域１８の打込みは、（
−殻内に側壁酸化物フィラメン１〜１６を形成づるより
前に）ゲート電極１０に対してセルファラインに実流さ
れる。側壁酸化物フイラメン１〜を使うことによって、
軽くドープしたドレインを持つトランジスタを形成する
方法の一例が、米１１特Ｆｌ第４゜３５６．６２３号に
記載されている。第１図及び第２図のソース及びドレイ
ン領域６，８の強くドープされた部分は、ゲート電極１
０及び側壁酸化物フィラメント１６に対してセルファラ
インに形成される一〇のとして示されてａ３す、メサ５
の表面から絶縁体４との界面まで−・杯に延びる。この
実施例のボディ節領域１２はｎ形領域であって、ｎ形ソ
ース及びドレイン領域６．８の不純物濃度に比べて軽く
ドープされている。周知の様に、ゲート電極１０を形成
する前に、ボディ節領域１２のうち、ゲート誘電体１４
の下にある部分に閾値電圧調整用の打込みを実施するこ
とができる。側壁絶縁体フィラメント２３がメサ５の緑
を不活性化する。

１珪化チタンの様な高融点金属珪化物被膜（第２図に示
してない）を使って、ゲート電極１０と共にソース及び
ドレイン領域６．８を被覆づることができる。この様な
珪化作用は、半導体層のシート抵抗を減少するのに役立
つと共に、米国特許第４，６９０，７３０号に記載され
ている様な周知のセルファライン直接反応珪化方法に従
って行なうことが好ましい。この珪化作用は、トランジ
スタの動作にとって不可欠でないことは云うまでもない
。モリブデン、タンゲスデイン及びコバルトの様に珪化
作用に普通便われる周知の任意の１つの高融点金属をこ
の代りに使って、この珪化物被膜を形成することができ
る。

第１図及び第２図のトランジスタ１では、ボディ節１２
が第１図及び第２図のトランジスタで電気的に隔離され
ている。ソース及びドレイン領域６．８がメサ５の９さ
全体を通って、絶縁体４に達するし、ソース及びドレイ
ン領域６，８のセルファラインによってボディ節１２が
ゲート電極１０（並びにそれがある場合は、軽くドープ
したドレイン領域１８）の下にだけ存在するから、第１
図及び第２図の構造で、ボディ節１２に対する接点を形
成するのが不便である。その為、従来のＳＯＩ技術では
、各々のＭＯＳ　ｌ−ランジスタのボディ節１２は浮い
た状態になっている。

ＳＯＩトランジスタ１のボディ節が浮いていることは、
トランジスタの性能、特に性能の安定性に成る問題を生
ずる。１番目の問題は、基板２をゲート電極とし、絶縁
体被膜４をゲート誘ｉｔ体とする寄生の「バック・チャ
ンネル」トランジスタが存在することである。このバッ
ク・チャンネルは、１〜ランジスタがある場所に於ける
基板の局部的な電位に応じて、絶縁体被膜４との界面の
近くで、ボディ節１２に沿ったドレイン・ソース間の洩
れ通路を作ることがある。更に、ボディ節１２の電圧が
トランジスタの閾値電圧（Ｖｔ）に影響することが良く
知られている。バルク装置では、ＭＯＳトランジスタの
ボディ節はｌｉｌによってバイアスされているが、第１
図及び第２図のトランジスタ１の誘電体で隔離されたボ
ディ節１２は、ボディ節１２とゲート電極１０の間の容
量結合、並びにボディ節１２とソース及びドレイン領域
６゜８の間のダイオード結合を許し、ボディ節１２を望
ましくない電位にバイアスする。更に、ドレインの近く
の担体が、電子と１孔の対ができる程高い電位にある時
、衝撃電離が発生し、これは、多数担体がボディ節へ移
動するのに対して少数担体がドレインへ移動することに
より、ボディ節１２とソース領域６の間に電汁の差を生
じ、実効量値電圧を下げる共にドレイン電流を強める（
即ち、周知の「こぶ」効果）。

第３図には、この発明に従って構成されたトランジスタ
１００の断面図が示されている。トランジスタ１００の
うち、トランジスタ１と対応する素子には、同じ参照数
字を用いている。第３図のトランジスタの平面図はトラ
ンジスタ１の平面図と同様であり、従って図面に示して
ない。トランジスタ１００はソース領域６のＦ側に強く
ドープしたｐ影領域２０を持ち、これはゲート電極１０
の干にあるボディ節１２と接触する様に延びている。ｐ
十形領域２０の不純物濃度は１０１８乃至１０２１／ｃ
Ｉｄの範囲であることが好ましく、ボディ節１２の不純
物ｓｔ度は１０１７／ｃＩ１１である。−殻内にソース
及びドレイン領域６，８の不純物濃度は１０　乃至１０
２１／ｃＩＩ！であってよく、ＬＤＤ領域１８（それを
使う場合）の不純物濃度は、希望するドーパント勾配に
応じて１０７’Ｊ至１０２０／　ｃｉの範囲である。

ｐ＋十形領域２０びソース領域６の両方は比較的強くド
ー１されているから、ｐ十形領域２０がトンネル・ダイ
オードの形で、ソース領域６とボディ節１２の間の接続
部となる。従って、ドレイン領域８がソース領域６に対
して正の電圧にバイアスされた時に起る様に、この接合
に低い順バイアスがか）る時、ボディ節１２からｐ十形
領域２０を通ってソース領域６に至る十分な導電が生じ
、これがボディ節１２をソース領域６に比較的近い電位
にバイアスされた状態に保つ。このバイアスは前に述べ
た様にボディ節が浮いていることに伴う問題を防止する
。この発明に従ってこの接続部を設ける為に、メサ５の
余分の表面積を必要としない（実際、第２図のトランジ
スタ１及び第３図のトランジスタ１００の平面図は同一
である）ことに注意されたい。更に、接続部がゲート電
極１０から離れた場所で、ソース領域６の下方に作られ
るから、ソース領域６どボディ節１２の間の接触の為に
、トランジスタ１００のチャンネル幅の減少が必要でな
いことにも注意されたい。

前に述べた様に、絶縁体被膜４との界面に沿ったバック
・チャンネルのドレイン・ソース間の洩れが、８０１技
術で公知の問題であった。第３図について説明づると、
ｐ十形領域２０が、この界面に沿ってドレイン領域８か
らソース領域６へのこの洩れを大幅に減少することに注
目されたい。

この界面でボディ節１２が反転しても、ｐ十形領域２０
が、ドレイン領域８からボディ節１２の反転した部分を
通る洩れに対して逆バイアスダイオードとなり、１〜ラ
ンジスタ１００のバック・ヂャンネルに沿ったドレイン
・ソース間の洩れを大幅に制限することに注意されたい
。前に述べた様に、電離放射に露出することにより、メ
サ５と絶縁被膜４の間の界面に於りる電荷の捕捉の為、
寄生のバック・チャンネル装置の聞艙電圧が下がること
がある。トランジスタ１００にｐ十形領域２０を設けた
ことは、ボディ節１２のうち、絶縁被膜１４に隣接する
部分が反転した場合にできる逆バイアスダイオードの為
、この様な電離放射に対するトランジスタ１００の耐力
を高める。

更に、前に述べた様に、種々の技術に従って形成された
Ｓｏｌ被膜に於ける転位及び捩れ欠陥が、下側の絶縁体
被膜４との界面の近くに一層顕著になることが観察され
ているから、メサ５と絶縁体被膜４との間の界面に沿っ
て、ドレイン領域８及びソース領域６からのドーパント
の拡散が強まる。

ｐ十形領域２０を設りることにより、この様に拡散が強
まった影響が減少する。それは、ｎ形ドーパントは、第
１のトランジスタ１の場合の様に、ドレイン領域８及び
ソース領域６の両方からではなく、この界面に沿ってド
レイン領域８だ【プから拡散し得るからである。従って
、１ヘランジスタ１００では、この様な強まった拡散が
一層大規模に起らなレプれば、ボディ節１２に達しない
。更に、ドレイン領域８からの強まった拡散がボディ節
１２の全体を横切ってｐ＋形領領域２０達した場合でも
、第２図の１ヘランジスタ１の場合の様なｎ形とｎ形の
短絡ではなく、逆バイアスされたｐｎ接合ができる。

次に第４ａ図乃至第４ｅ図について、第３図のトランジ
スタ１０を製８リ−る方法を説明する。この方法をｎデ
センネル形トランジスタ１００の場合について説明する
が、ドーパントの種類を反対にＪれば、ｐチャンネル形
トランジスタも同様に製造できることは云うまでもない
。第４ａ図はメサ５の上にｎ形にドープされたポリシリ
コンのゲート電極１０が配置されることを示している。

このゲート電極１０の手にゲート誘電体１４がある。

ｎデセンネル形トランジスタ１００をその巾に形成しよ
うとザるメサ５の全体をｎ形不純物の比較的軽いイオン
の打込みに露出し、最終的に、第３図に示す様に、ゲー
ト電極１０に対してセルファラインであるＬＤＤ領域１
８を形成する。この様な［１〕Ｄ打込みの−・例として
は、８０　ｋ　ｅ　Ｖ　テ、４Ｅ１３／ｃｆｆｌの量の
燐の１」込みがある。第４ａ図について説明すると、破
線１８′はメサ５の表面近くのドーパン１〜Ｌ　Ｄ　＋
）打込みの場所を示している。第４ａ図は、ゲート電極
１０の下にないメサ５の表面に重なる酸化物層がないこ
とを示しているが、周知の様に、打込まれたイオンが望
ましくない深さ並びに望ましくない分布になるまでトン
ネル作用を生ずることを防止Ｊる為に、ゲート酸化物の
薄く層を介してメサ５にイオン４］込み工程を実施する
のが好ましいことがある。

この製造方法は、周知の０ＭＯ８技術によるｐチャンネ
ル・トランジスタと一緒に、ｎチャンネル・トランジス
タ１００を形成する為に使うことができることに注意さ
れたい。この様なｐチャンネル・１−ランジスタ（第４
ａ図乃至第４ｅ図には示してない）は、メサ５のうち、
これらの図面に示しＩ、二部弁から電気的に隔離された
部分に形成して、ｎ形にドープしてもよいし、或いは別
個のメサでｎ形にドープしでもよい。０ＭＯ３の流れで
は、その中にｎチャンネル・トランジスタを形成しよう
とするｎ形メサはトに述べたｎ形ＬＤＤの打込みからマ
スクされ、第４ａ図のメサ５は、ｐチャンネル形１−ラ
ンジスタにＬＤｌつ構造を希望づる場合は、ｐヂトンネ
ル形トランジスタに対して施されるｐ形Ｌ　Ｄ　ｌ）の
打込みからマスクされる。

しＤＤの打込みの後、前に引用した米国特訂第４．３５
６，６２３号に記載されている様に、側壁酸化物フィラ
メント１６が形成される。この方法では、構造の表面の
上にゲート電極１０の厚さ程度の厚さ（例えば３００ｎ
ｎ＋）に二酸化シリコン層をデポジットし、その後異方
性Ｔツチにより、第４ｂ図に示す様に、ゲート電極１０
の側面に側壁酸化物フィラメント１６を残す。０ＭＯ３
方法では、側壁酸化物フィラメント１６はｐチャンネル
形トランジスタのゲートの両側にも形成することが好ま
しい。

側壁酸化物フィラメン１〜１６を形成した後、その中に
ｎチャンネル・トランジスタ１００を形成しようとする
メサ５は、ソース／ドレイン用の強いｎ形の打込みにか
（）る。この打込みは側壁酸化物フィラメント１６に対
してセルファラインであり、その為−層強くドープされ
たソース及びドレイン領域６．８はゲート電極１０の縁
から隔たり、Ｌ　Ｄ　Ｄ延長部１８は第３図に示Ｊ様に
側壁酸化物フィラメント１６０Ｆを延びる。このソース
／ドレインの打込みは一種類のドーパント（例えば砒素
又は燐）であってもよいし、或いはこの実施例の場合の
様に、砒素及び燐の両方の打込みであってもよい。この
様な打込みの一例どして、砒素を３Ｅ１５／ｕ！の堡で
１２０ｋｅＶで打込み、燐を５Ｅ１４／ｃｆｆｌの量で
１４．０　ｋ　ｅ　Ｖで打込む。第４Ｃ図は、夫々ソー
ス及びドレインに対する破線６’　、８’で、この打込
みによるドーパントの場所を示している。０ＭＯ８構造
を形成している場合、ｐチャンネル形トランジスタ区域
はこの打込みを受けない様にマスク覆る。

ｎチャンネル・１−ランジスタ１００を形成する方法の
この時点で、トランジスタのソース側だけで、ｐ十形接
点領１４２０を形成する為のｐ形の打込みを実施Ｊるこ
とができる。この打込みは、第３図に示づ様に、ソース
の１・側に、ソースと反対にドープされた領域を形成す
る様に設計されている。然し、ｎチャンネル形ＬＤＤト
ランジスタに硼素でドープしたｐ十形領域２０を形成す
る場合、硼素の打込みの分布により、ソース側のＬＤＤ
領域１８の反対ドーピングが起り得ることが分った。

この反対ドーピングは、主に限定用のマスクの縁から、
打込まれた硼素が大きく横方向にはぐれる為である。今
の場合、この縁は、ゲート電極１０のソース側にある側
壁酸化物フィラメント１６の縁である。勿論、ＬＤＤ領
域１８がｐ形に反対ドープされると、トランジスタ１０
０は動作不能になる。従って、ソース側のＬＤＤ領域１
８に対するｎ形ドーパントがこの様に反対ドープされな
い様に保証することが好ましい。

第１の好ましい方法として、この反対ドーピングは、ｐ
十形領域２０に対するｐ形ドーパン１〜の打込みの前に
、ｎ形のソース／ドレインの打込みに対する内方駆逐の
アニールを実施することによって防止する。このアニー
ルは普通のアニールであり、例えば８５０乃至９００　
’Ｃの温度で、４０乃至６０分の蛯囲内の時間の間、不
活性雰囲気内でのアニールである。このアニールの結果
、打込まれたｎ形ドーパントが拡散して、第４ｄ図に示
す様に、何れもＬＤＤ領域１８が側壁酸化物フィラメン
ト１６の下を延びるソース領域６及びドレイン領域８が
形成される。この例では、ソース及びドレイン領域６．
８はメサ５の下を絶縁被膜４まで全体に亘って延びる。

然し、後で説明する様に、この発明はル膜ＳＯＩ及びバ
ルクの用途にも同じ様に適用し得るから、ソース及びド
レイン領域６．８がこの様に一杯に延びることは選択事
項であることを承知されたい。

次に、ｐ十形領域２０を形成Ｊる為に使うｐ形の打込み
からドレイン領域８を保護する為にマスク１ｉ１４０を
設ける。マスク層４０はフＡトレジスト層を普通の写真
製版方法に従ってパターン決めすることが好ましい。ア
ラインメントの許容公差の点で、マスク層４０が第４ｅ
図に示す様に、ゲート電極１０に重なることが好ましい
。然し、この打込みによるゲート電極１０の反対ドーピ
ングが問題になる場合、マスク層４０は、ソース領域６
を覆わないが、ゲート電極１０を全体的に覆う様に延長
することができる。その後、ｐ十形領域２０の為、好ま
しくは３Ｅ１５／ｃ＃ｉの量で、５０乃至６０ｋｅＶの
範囲内のエネルギで硼素を打込む。

０ＭＯ８構造内にトランジスタ１００を形成している場
合、ｐ］−影領域２０を形成する為の硼素の打込みを同
時に利用して、ｐ形トランジスタ（図面に示してない）
のソース及びドレイン領域を形成ができることに注意さ
れ１ｃい。この場合、マスクＶ４０は、その中にｎチャ
ンネル・トランジスタを形成しＪ、うとＪるメリの部分
の土には存在しない。この代りに、勿論、ｐ十形領域２
０に対する打込みを、ｐ形のソース／ドレインの打込み
とは独立に最適にすることができることは云うまでもな
い。この場合、ｐチ１７ンネル形トランジスタ区域は第
４ｅ図の打込みの間マスクされ、ぞしてこの場合、トラ
ンジスタ１００はｐ形のソース／ドレインの打込みの間
マスクされる。

ｐ形の打込みの後、硼素ドーパントの拡散及びｐ十形領
域２０の形成の為の内方駆逐のアニールが実施される。

このアニールの時間及び温度は、前に述べたｎ形のソー
ス／ドレインのアニールと同様であってにい。こうして
得られた構造は第３図に示す通りであり、ｐ十形領域２
０がソース領域６の下にある。希望によっては、ソース
領域６、ドレイン領域８及びゲート電極１０の表面を、
高融点金属珪化物で被覆して、シート抵抗を減少するこ
とができる。この様な高融点金属の例としては、チタン
、コバルト、モリブデン及びタングスティンがある。好
ましい珪化方法は、前に引用した米国特許箱４．３５６
．６２３号に記載されている様に、高融点金属層どその
下にある露出しているシリコンとの直接反応である。珪
化作用を使うにしても使わないにしても、トランジスタ
１００に対ザる所望の金属接続部を形成する為のこの後
の処理は、普通の方法で実施づることができる。

次に、ｐ形の打込みから出る（１１％によるｌ−Ｄ　Ｄ
領域１８の反対ドーピングを防止しながら、ｐ十形領域
２０を形成づる別の２番目の方法を第５ａ図乃至第５Ｃ
図についてβ１明する。この方法（よ第４Ｃ図の４１４
造Ｃ１砒素及び燐のソース／ドレイン領域を打込んだ後
から開始づる。ｐ」−影領域２０を形成する為のｐ形の
打込みの前に、前に説明した１番目の側壁酸化物ノイラ
メン１〜１６を形成づる時と同様に、第２の二酸化シリ
コン層をデポジットした後にそれを異方性玉ツチングに
かりることにより、側壁酸化物フィラメント１６に隣接
して第２の側壁酸化物フイラメン１へ１７を形成する。

第２の側壁酸化物フィラメン１へ１７を形成するのに使
われる層の厚さは、使われる特定のエネルギに於けるＩ
ｍの打込みの横方向のずれによって決定される。これは
、第２の側壁酸化物フィラメント１７は、ゲート電極１
０の−１・の能動領域から、硼素の打込み部を一層大き
な距離だけ隔て、１］込みの横方向のずれが、ＩＩ）Ｄ
領域１８を反対ドープする可能性は一層小さくなるから
である。例えば、第２の側壁酸化物ノイラメン１〜１７
を形成Ｊる酸化物層のルさは１１００ｎ稈度であってよ
い。

この為、第２の側壁酸化物フイラメン１〜１７は、３０
０　ｒ＋＋＋＋のｊ９さを持つ層から形成された側壁酸
化物フイラメン１〜１６よりも薄手て・ある３、硼素の
打込み部は、若しそうなると、所望の接続ができなくな
るから、その結果として得られるｐ十形領域がソース領
ｌｌ１１６の−・部分によつ−（ボディ節１２から隔て
られる程、側壁酸化物フィラメント１６の縁から引隙し
てはならないことに注意されたい。

マスク層４０を設りて、第４ｄ図に示すのと同様に、ト
ランジスタのドレイン側を保護し、その後５０乃至６０
ｋｅＶ程度のエネル′４′−で３　Ｅ　１５　／ｃ＃ｌ
の量の硼素の丁Ｊ込みを実施りる１、その後マスク層４
０を取除く。ぞの結末得られる構造は第５ｂ図に承り様
になる。次に、前の方法と同様に、内方駆逐の７二−ル
を実施し、その結果第５Ｃ図の構造になる。こ）でｐ十
形領域２０がソース領域６の下にきて、その間にトンネ
ル・ダイオードの接続部を作り、ボディ面頂１ａ１２が
ソース領域の電位と大体同じ電位にバイアスされる様に
する。

第６図には、この発明に従って構成されたトランジスタ
１００がＳｏｌ被膜ではなく、バルク中に形成される場
合の断面図が示されている。第３図の１へノンジスタ１
００と同様な素子には同じ参照数字を用いている。周知
のｌ　０ＣＯ８局部酸化方法に従って形成されたフィー
ルド酸化物構造６０が、トランジスタを形成し得る基板
６４の能動部分を限定覆る。この特定の例では、基板６
４がｎ形であり、その表面にｐ形にドープされた井戸６
２が形成されている。トランジスタ２００がソース領域
６及びドレイン領域８を持ち、夫々がｎ　４−形の拡散
領域であり、各々の前の場合と同じ様に側壁酸化物−ノ
イラメン］へ１６の］マを延びるＬ　Ｄ　Ｉ）領域１８
を持っている。ｐ十形領域２０が、第３図のトランジス
タ１００と同様に、ソース領域６の下にくる様に形成さ
れ、この為ソース領域６とゲート電極１０の下にあるボ
ディ節１２の間に１〜ンネル・ダイオードが入る。従っ
て、ボディ節１２は実質的にソース領域６の電位にバイ
アスされる。第６図のトランジスタでは、高融点金属珪
化物被膜２２が、ソース領Ｉ４６、ドレイン領域８及び
ゲート電極１０の各々に重なる位置にあることが示され
ている。珪化物被膜２２は前に述べｌζ直接反応珪化方
法ににって形成することが好ましい。

バルク中に形成された第６図のトランジスタ２００では
、ソース領域６がそこまで延びる様な絶縁被膜４が存在
しないから、ｐ十形領域２０はソース領域６に比べて比
較的深く口込むことができることに注意されたい。硼素
の深い打込みによって、硼素ドーパントの一層幅の広い
横方向のずれが生ずるが、バルクの場合（厚手の３０１
の場合がそうであるが）、第５ａ図乃至第５Ｃ図につい
て上に述べた方法の場合よりも、マスクがＩｌｌ素の打
込み部を側壁酸化物フィラメン１〜１６から史に遠くへ
引戻１ノことがでさる様にりる。ｌ１Ｍ素の打込み部が
マスクによってゲートの縁から引離されても、ｐ十形領
域２０とボディ節１２の間のオーミック接続部は、依然
どしてｐ＋形領領域底が井戸６２と接触していることに
よってできているから、ｐ十形領域２０と°ボディ節１
２の間の接続は無くならない。従って、酋通のトランジ
スタに必要な上側の接点及びそれに関連１゛る面積を必
要とけずに、ボディ節がソースの電位にバイアスされた
バルク・トランジスタ２００が得られる。

この発明を好ましい実施例について詳しく説明したが、
この説明は例に過ぎず、この発明を何ら制限するものと
解してはならないことを承知されたい。更に、この発明
の実施例の細部の種々の変更並びにこの発明のこの他の
実施例も、以上の説明から、当業者には容易に考えられ
ることも承知されたい。この様な別の実施例としては、
勿論、これに限らないが、厚膜ＳＯＩトランジスタ、サ
フ７フイヤ上シリコン・トランジスタ、ｐチャンネル形
１−ランジスタ及び急峻接合トランジスタをこの発明に
従って構成することができる。この様な変更及びこの他
の実施例もこの発明の範囲内であることを承知されたい
。

以上の説明に関連して更に下記の項を開示Ｊ−る。

（１）　　半導体の表面に形成された電界効果トランジ
スタにＬｉ２い−（、該表面に形成された第１の導電型
を持つソース電極と、前記表面に形成された前記第１の
導電型を持つドレイン領域と、族ソース及びドレイン領
域の間の場所で前記表面の上に配置され１ｃゲートと、
該ゲートの下方の半導体内に配置された第２の導電型を
持つボディ節領域と、前記ソース領域の）方に配置され
ていて前記ボディ節領域と接触している前記第２の導電
型を持つ接触領域とを有し、該接触領域が前記ボディ節
領域よりも一層強くドープされ、かつ前記ソース領域と
前記接触領域が実質的にオーム性接続されるよう十分強
くドープされている電界効果トランジスタ。

（２）　　（１）項に記載しＩＣ電界効果トランジスタ
に於いて、絶縁被膜層を有し、半導体が該絶縁被膜層の
上に配置されている電界効果トランジスタ。

（３）　　（２）項に記載した電界効果トランジスタに
於いて、半導体基板を有し、前記絶縁被膜層が基板の表
面の上に配置されている電界効果トランジスタ。

（４）　　（１）項に記載した電界効果トランジスタに
於いて、ゲートの側面に沿って配置された側壁酸化物フ
ィラメントを有する電界効果トランジスタ。

（５）　　（４）項に記載した電界効果トランジスタに
於いて、前記ソース及びドレイン領域が何れも前記側壁
酸化物フィラメントの下を延びる軽くドープした領域を
有する電界効果トランジスタ。

（６）　　（４）項に記載した電界効果トランジスタに
於いて、前記ソース及びドレイン領域とゲートの表面に
配置された高融点金属珪化物被膜を有する電界効果トラ
ンジスタ。

（７）　　（１）項に記載した電界効果トランジスタに
於いて、絶縁被膜層を有し、前記半導体が該絶縁被膜層
の上に配置され、前記ドレイン領域及び接点領域が前記
絶縁被膜層まで延びている電界効果トランジスタ。

（８）　　半導体の表面に配置された第１の導電型を持
つソース及びドレイン領域と、該ソース及びドレイン領
域の間の場所で、前記表面の上に配置されたゲートと、
前記ソース及びドレイン領域の間で前記ゲートの下に配
置された第２の導電型を持つボディ節領域と、前記ソー
ス及びボディ節領域の間に接続されたトンネル・ダイオ
ードとを有する電界効果トランジスタ。

（９）　　（８）項に記載した電界効果トランジスタに
おいて、前記トンネル・ダイオードが、前記ソース領域
及び前６ｄボディ節領域と接触している前記第２の導電
型を持つ接触領域で構成され、前記接触領域は前記ソー
ス領域の下にあって前記ボディ節領域より実質的に高い
不純物濃度を有づる電界効果トランジスタ。

（１０）　　（９）　ｒ１４に記載した電界効果トラン
ジスタに於いて、前記接触領域が前記ボディ節領域より
も強くドープされている電界効果トランジスタ。

（１１）　　（９）項に記載した電界効果トランジスタ
に於いて、前記接触領域が前記ソース領域の下に配３’
１ 置されている電界効果トランジスタ。

（１２）　　（８）項に記載しｌ〔電界効果トランジス
タに於い−Ｃ１絶縁被膜層を有し、前記半導体が該絶縁
被膜層の上に配置されている電界効果１ヘランジスタ。

（１３）　　（１２）項に記載した電界効果１〜ランジ
スタに於いて、半導体基板を有し、前記絶縁被膜層が該
Ｋ（板の表面の」−に配″？ｉされている電界効果１〜
ランジスタ。

（１４）半導体の表ｒｆｎの上にゲートを配置し、該ゲ
ートの下方にある半導体は第１の導電型であり、前記ゲ
ートの第１及び第２の側１ｍ−トにある半導体を第２の
導電型を持つドーパン１〜でドープし、前記グー１−の
前記第１の側面上にある半導体を前記第１の導電型を持
つドーパン１〜でドープして、前記ゲートの第１の側面
上で、前記第１の導電型を持つ領域が前記第２の導電型
を持つ領域の下にくる様にし、前記第１の導電型を持つ
領域が、前記半導体のうち、前記ゲートの下方にあって
第１の導電バ４をト）つ部分と接触りる様にする工程を
含む電界効果１〜ランジスタを製造Ｊる方法。

（１５）　　（１４）項に記載した方法に於いて、第２
の導電型を持つドーパン１〜で前記半導体をドープＪる
工程が、前記ゲートの第１の側面上にある半導体を前記
第１の導電型を持つドーパントでドープＪる工程より前
に行なわれる方法。

（１６）　　（１４）項に記載した方法に於いて、前記
半導体を第２の導電型を持つドーパントでドープするＪ
稈の後、前記ゲートの第１及び第２の側面に沿って側壁
酸化物フィラメントを形成し、該側壁酸化物フィラメン
１〜を形成する工程の後、更に前記ゲートの第１及び第
２の側面上にある半導体を前記第２の導電型を持つドー
パントでドープする一１程を含む方法。

（１７）　　（１６１項に記載した方法に於いて、前記
半導体を第２の導電型を持つドーパン１〜で更にドープ
づる工程が、前記ゲートの第１の側面上にある半導体を
前記第１の導電型を持つドーパントでドープづる工程よ
り前に行なわれる方法。

（１８）　　（１７）項に記載した方法に於いて、前記
グートの第１の側面上にある半導体を前記第１の導電型
を持つドーパントでドープする工程が、前記ゲ１−の第
２の側面上にある半導体の」−にマクス層を形成し、前
記第１の導電型を持つイオンを前記ゲートの第１の側面
上にある半導体に打込み、該半導体をアニールすること
を含む方法。

（１９）　　（１８）項に記載した方法に於いて、前記
半導体を第２の導電型を槓つドーパントで更にドープす
る工程が、前記グー１−の第１及び第２の側面上にある
半導体に前記第２の導電型を持つイオンを打込むことを
含む方法。

（２０）　　（１９）項に記載した方法に於いで、前記
打込む工程より後、且つ前記第１の導電型を持つイオン
を打込む工程より前に、前記半導体をアニールすること
を含む方法。

（２１）　　（１４）項に記載した方法に於いて、前記
ゲートの第１の側面上にある半導体に前記第１の導電型
を持つドーパントをドープする工程が、前記ゲートの第
２の側面上にある半導体の上にマクス層を形成し、前記
ゲートの第１の側面−ににある半導体に前記第１の導電
型を持つイオンを打込み、該半導体をアニールすること
を含む方法。

（２２）　　（２１）項に記載した方法した於いて、前
記半導体を第２の導電型を持つドーパン１−で・ドープ
づる工程より後、前記ゲートの第１及び第２の側面に沿
って側壁酸化物フィラメントを形成し、該側壁酸化物フ
ィラメントを形成する工程の後、前記ゲートの第１及び
第２の側面上にある半導体を前記第２の導電型を持つド
ーパン１〜で更にドープし、前記ゲートの第１の側面上
にある半導体に前記第１の導電型を持つドーパンＩ〜を
打込む工程の前に、前記ゲートの側面上に第２の側壁酸
化物フィラメントを形成Ｊることを含む方法。

（２３）　　（１４）項に記載した方法に於いて、絶縁
被膜に市なる層内に半導体を形成することを含む方法。

（２４）　　（１４）項に記載した方法に於いて、前記
ゲト及び該ゲートの第１及び第２の側面−ヒの半導体の
上に珪化物被膜を形成することを含む方法。

（２５）半導体の表面に形成された電界効果１−ランジ
スタにおいて、該表向に形成された第１の導電型を持つ
ソース領域と、前記表面に形成された前記第１の導電型
を持つドレイン領域と該ソース及びドレイン領域の間の
場所で前記表面の上に配置されたゲートと、該ゲートの
下方の半導体内に配置された第２の導電型を持つボディ
節領域と、前記ソース領域の下方に配置されている前記
第２の導電型の接触領域であって、前記第１面まで延び
てＪ３らず、かつ前記ボディ節領域と接触している前記
接触領域とを有し、該接触領域が前記ボディ節領域より
実質的に大きな不純物濃度を有している電界効果トラン
ジスタ。

（２Ｇ）　　（２５）項に記載した電界効果トランジス
タにおいて、前記半導体の第２而と接触する絶縁フィル
ムをさらに含み、前記第２面は前記第１面と対向してい
る電界効果トランジスタ。

（２７）　　（２６）項に記載した電界効果トランジス
タにおいて、前記接触領域は前記ソース領域の下に完全
に延びているため、前記ソース領域は前記半導体の前記
第２面と全く接触していない電界効果トランジスタ。

（２８）　　（２７）項に記載した電界効果トランジス
タにおいて、前記ドレイン領域は前記第１面から前記第
２面へ延びている電界効果トランジスタ。

（２９）　　（２６）項に記載した電界効果トランジス
タにおいて、前記半導体に対向する表面で前記絶縁フィ
ルムと接触する基板を含む電界効果トランジスタ。

（３０）　　（２５）項に記載した電界効果トランジス
タにおいて、前記接触領域と前記ソース領域の不純物濃
度は十分高く、動作ドレイン・ソース電位をトランジス
タに印加した時にソース領域と接触領域どの間で電流を
相当流すトンネル・ダイオードを前記接触領域と前記ソ
ース領域が形成する電界効果トランジスタ。

（３１）　　トランジスタ及びその製法を説明した。ト
ランジスタのソースとゲー１〜の下にあるボディ節の間
の接続部を作る為に、トンネル・ダイオードを形成する
。ｎヂャンネル・トランジスタの場合には、打込みとｎ
十形ソース領域の下の拡散とによりｐ４−影領域が形成
される。このｐ十形領域の４゜ 一端は比較的軽くドープされたｐ形のボディ節と接触し
ている。ｐ十形領域及びｎ十形ソース領域の両方のドー
パント濃度が比較的高いことにより、トンネル・ダイオ
ードができる。トンネル・ダイオードは非常に低い順方
向電圧で導電し、この為ボディ節領域は実質的にソース
領域の電位にバイアスされる。このトランジスタを形成
する方法も説明した。この方法は、ｐ形の打込みの前の
ソース／ドレインのアニールを使うか、或いはその代り
に第２の側壁酸化物フィラメントを使って、ソース側で
ＬＤＤ延長部を硼素が反対ドープしない様にする。絶縁
体上シリコン及びバルク形の実施例の両方を説明した。

【図面の簡単な説明】

第１図は５ＯＩｔ−ランジスタの平面図、第２図は従来
の方法で構成された第１図のトランジスタの断面図、第
３図はこの発明に従って構成されたトランジスタの断面
図、第４ａ図乃至第４ｅ図は第３図のトランジスタの断
面図であって、第１の方法によって形成する時の種々の
工程を示す。第５ａ図乃至第５Ｃ図は第３図のトランジ
スタの断面図であって、第２の別の方法に従って形成す
る時の種々の工程を示す。第６図はこの発明に従って構
成された、バルク・シリコン中に作られたトランジスタ
の断面図である。 主な符号の説明 ５：メサ ６：ソース領域 ８ニドレイン領域 １０：ゲート電極 １２：ボディ節領域 ２０：ｐ＋十形領 域理人　浅 村 皓 手 続 補 正　書（方式） ％式％ 事件の表示 平成０１年　特許願第２２７２５５号 発明の名称 電界効果トランジスタとその製法 テキサス インスツルメンツ インコーホレイテッド 代 理 人 辛ｍ正命令の８４寸　平成１年１２月２６ネ甫正シこよ
り土岐カロする請求項の数補正の対象 図面 日

Claims (1)

1. 【特許請求の範囲】 １、半導体の表面に形成された電界効果トランジスタに
   おいて、該表面に形成された第１の導電型を持つソース
   電極と、前記表面に形成された前記第１の導電型を持つ
   ドレイン領域と、該ソース及びドレイン領域の間の場所
   で前記表面の上に配置されたゲートと、該ゲートの下方
   の半導体内に配置された第２の導電型を持つボディ節領
   域と、前記ソース領域の下方に配置されていて前記ボデ
   ィ節領域と接触している前記第２の導電型を持つ接触領
   域とを有し、該接触領域が前記ボディ節領域よりも一層
   強くドープされ、かつ前記ソース領域と前記接触領域が
   実質的にオーム性接続されるよう十分強くドープされて
   いる電界効果トランジスタ。 ２、半導体の表面の上にゲートを配置し、該ゲートの下
   刃にある半導体は第１の導電型であり、前記ゲートの第
   １及び第２の側面上にある半導体を第２の導電型を持つ
   ドーパントでドープし、前記ゲートの前記第１の側面上
   にある半導体を前記第１の導電型を持つドーパントでド
   ープして、前記ゲートの第１の側面上で、前記第１の導
   電型を持つ領域が前記第２の導電型を持つ領域の下にく
   る様にし、前記第１の導電型を持つ領域が、前記半導体
   のうち、前記ゲートの下方にあって第１の導電型を持つ
   部分と接触する様にする工程を含む電界効果トランジス
   タを製造する方法。