JPH02168170A - 電気機器のノイズ試験方法 - Google Patents
電気機器のノイズ試験方法Info
- Publication number
- JPH02168170A JPH02168170A JP32212388A JP32212388A JPH02168170A JP H02168170 A JPH02168170 A JP H02168170A JP 32212388 A JP32212388 A JP 32212388A JP 32212388 A JP32212388 A JP 32212388A JP H02168170 A JPH02168170 A JP H02168170A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- electrical equipment
- noise
- current
- main circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title description 2
- 239000004065 semiconductor Substances 0.000 claims abstract description 10
- 238000012360 testing method Methods 0.000 claims description 26
- 238000010998 test method Methods 0.000 claims description 15
- 230000035939 shock Effects 0.000 claims description 9
- 239000004020 conductor Substances 0.000 claims description 3
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 12
- 230000007257 malfunction Effects 0.000 description 11
- 230000000694 effects Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002496 gastric effect Effects 0.000 description 1
- 238000009863 impact test Methods 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
Landscapes
- Testing Electric Properties And Detecting Electric Faults (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分！Ｉ’Ｆ１
この発明は、半導体を用いた電気機器、特に電力変換装
置のノイズ試験方法に関するものである。
置のノイズ試験方法に関するものである。
［従来の技術］
第９Ｉ２１は８例えば電気鉄道分齋におけるチョッパ制
御装置の概略構成を示す図である０図において、Ｐ、１
−は直流架線、Ｐａｎはパンタグラフ、１．。
御装置の概略構成を示す図である０図において、Ｐ、１
−は直流架線、Ｐａｎはパンタグラフ、１．。
Ｆはパンタグラブ（Ｐａｎ）と接続されるフィルタリア
クトル、ＣＦはフィルタリアクトル（ＬＰ）の−端とア
ース間に接続されるフィルタコンデンサ。
クトル、ＣＦはフィルタリアクトル（ＬＰ）の−端とア
ース間に接続されるフィルタコンデンサ。
Ｍはフィルタリアクトル（ＣＦ）の両端間に接続される
直流電動機、ＤＰＩはフライホールダイオドであって、
そのアノードが直流電動機（Ｍ）の−端と接続されると
共にそのカソードが直流電動機（Ｍ）の他端およびフィ
ルタリアクトル（ＬＦ）の−端と接続される。（１）は
直流電動機（Ｍ）と直列に接続されるチョッパ回路、Ｖ
ＣＩＩ、 ＩＣ１１はそれぞれ。
直流電動機、ＤＰＩはフライホールダイオドであって、
そのアノードが直流電動機（Ｍ）の−端と接続されると
共にそのカソードが直流電動機（Ｍ）の他端およびフィ
ルタリアクトル（ＬＦ）の−端と接続される。（１）は
直流電動機（Ｍ）と直列に接続されるチョッパ回路、Ｖ
ＣＩＩ、 ＩＣ１１はそれぞれ。
チョッパ回路（１）を構成する素子間電圧１通過電流、
八Ｖは制御回路（２）に侵入するノイズ電圧である。
八Ｖは制御回路（２）に侵入するノイズ電圧である。
第１０図は従来のノイズ電圧試験方法を説明するための
図である。
図である。
次に、従来のノイズ電圧試験方法について説明する。
第９図に、素子スイッチング時のｖＣＨ（素子の端子間
電圧波形）およびｔｃ＋Ｉ（ｆ：矛盾過電流）を示して
いるが、この図において斜線で示した部分に着目するな
らば、この部分は、電圧および電流のそれぞれが時間的
に変化している部分であり。
電圧波形）およびｔｃ＋Ｉ（ｆ：矛盾過電流）を示して
いるが、この図において斜線で示した部分に着目するな
らば、この部分は、電圧および電流のそれぞれが時間的
に変化している部分であり。
これが最終的にノイズ電圧△■となり、制御回路（２）
内に侵入すると共に１ｔＪＩ６１回路（２）の誤動作を
引き起こすものである。したがって、制御回路（２）の
ノイズ電圧に対する裕度を検証する試験方法として第１
０図に示すようなノイズ電圧試験方法が従来、広く採用
されてきた。第１０図においてノイズシミュレータは、
第９図のΔ■に相当する波形を発生するもであり、これ
を制御回路（２）に印加してノイズ電圧に対する裕度を
調べるもである。
内に侵入すると共に１ｔＪＩ６１回路（２）の誤動作を
引き起こすものである。したがって、制御回路（２）の
ノイズ電圧に対する裕度を検証する試験方法として第１
０図に示すようなノイズ電圧試験方法が従来、広く採用
されてきた。第１０図においてノイズシミュレータは、
第９図のΔ■に相当する波形を発生するもであり、これ
を制御回路（２）に印加してノイズ電圧に対する裕度を
調べるもである。
（発明が解決しようとする課題］
Ｆ記のような従来のノイズ試験方法では、ノイズシミュ
レータの出力電圧が実際のノイズ電圧Δ■と等しいとい
う前提のもとて試験が行われているものの、半導体素子
のスイッチングによる電圧の芯変が実際に制御回路へ侵
入するノイズ電圧△Ｖに変化していく過程においては、
配線やけ課幾何学的な位置関係など極めて複雑なパラメ
ータが関与しており、実際のノイズ電圧△Ｖとのｓｔｉ
性が疑問視されるなどの問題点があっｔ二。
レータの出力電圧が実際のノイズ電圧Δ■と等しいとい
う前提のもとて試験が行われているものの、半導体素子
のスイッチングによる電圧の芯変が実際に制御回路へ侵
入するノイズ電圧△Ｖに変化していく過程においては、
配線やけ課幾何学的な位置関係など極めて複雑なパラメ
ータが関与しており、実際のノイズ電圧△Ｖとのｓｔｉ
性が疑問視されるなどの問題点があっｔ二。
この発明は、かかる問題点を解決するためになされたも
ので、ノイズ電圧試験の対象とされる電気機器の如何に
かかわらず、常に実際に制御回路に進入するノイズ電圧
に対する裕度を調べることができる電気機器のノイズ試
験方法を得ることを目的とする。
ので、ノイズ電圧試験の対象とされる電気機器の如何に
かかわらず、常に実際に制御回路に進入するノイズ電圧
に対する裕度を調べることができる電気機器のノイズ試
験方法を得ることを目的とする。
［課題を解決するための手段１
この発明に係る電気機器のノイズ電圧試験方法はスイッ
チング素子として半導体を使用する電気機器のノイズ試
験方法において、電圧ピーク値および電圧変化率をそれ
ぞれ任意に可変できる衝撃電圧発生装置を前記電気機器
の主回路部の少なくとも一部の枝路に印加することによ
って、あるいは前記衝撃電圧発生装置および少なくとも
１個以トの別種の試験装置を前記電気ｆｉ器の主回路に
同時に印加することによって前記電気機器のノイズ試験
を行うようにしたものである。
チング素子として半導体を使用する電気機器のノイズ試
験方法において、電圧ピーク値および電圧変化率をそれ
ぞれ任意に可変できる衝撃電圧発生装置を前記電気機器
の主回路部の少なくとも一部の枝路に印加することによ
って、あるいは前記衝撃電圧発生装置および少なくとも
１個以トの別種の試験装置を前記電気ｆｉ器の主回路に
同時に印加することによって前記電気機器のノイズ試験
を行うようにしたものである。
この他の発明に係る電気機器のノイズ試験方法は、スイ
ッチング素子として半導体を使用する電気１％器のノイ
ズ試験方法において、電流ピーク値および電流変化率を
それぞれ任意に可変できる衝撃電流発生装置を前記電気
機器の１回路部の少なくとも一部の枝路に前記半導体を
導体によって短絡した状態にて印加することによって、
あるいは前記衝撃電流発生装置および少なくとも１個Ｃ
ＪＬの別種の試験装置を前記電気機器の主回路に同時に
印加することによって前記電気機器のノイズ試験を行う
ようにしたものである。
ッチング素子として半導体を使用する電気１％器のノイ
ズ試験方法において、電流ピーク値および電流変化率を
それぞれ任意に可変できる衝撃電流発生装置を前記電気
機器の１回路部の少なくとも一部の枝路に前記半導体を
導体によって短絡した状態にて印加することによって、
あるいは前記衝撃電流発生装置および少なくとも１個Ｃ
ＪＬの別種の試験装置を前記電気機器の主回路に同時に
印加することによって前記電気機器のノイズ試験を行う
ようにしたものである。
作用
この発明においては、衝撃電圧発生装置は。
電圧のピーク値、電圧ト昇率、電圧下降率が任意に変え
られるものであり、これを電気機器の主回路の一部また
は全部に挿入ｌ−で試験を行う、。
られるものであり、これを電気機器の主回路の一部また
は全部に挿入ｌ−で試験を行う、。
この他の発明においては、ｉ撃電流発生装置は、電流の
ピーク値および電流変化率が任意に変えられるものであ
り、これを電気機器の主回路の一部または全部に対して
試験を行ろ。
ピーク値および電流変化率が任意に変えられるものであ
り、これを電気機器の主回路の一部または全部に対して
試験を行ろ。
［実施例］
第１図はこの発明の一実施例による衝撃電圧試験方法を
概念的に示す口である。図において第９図と同一のもの
は同一符号で示しである。（３）は衝撃電圧発生装置で
、直流電動機（Ｍ）の一端とアース側間に接続される。
概念的に示す口である。図において第９図と同一のもの
は同一符号で示しである。（３）は衝撃電圧発生装置で
、直流電動機（Ｍ）の一端とアース側間に接続される。
第２１′２１は、主回路から制御回路への制御回路への
ノイズ侵入経路が主回路のどの部位からかをからなる部
位に衝撃電圧発生装置（３）を印加し。
ノイズ侵入経路が主回路のどの部位からかをからなる部
位に衝撃電圧発生装置（３）を印加し。
制御回路（２）の誤動作を調べるものであり、（ｈ）は
衝撃電圧発生装置（３）の電圧ピーク値、電圧り昇率や
電圧下降率を（ａ）の場合と同様に１．て、今からなる
部位に印加して同様に制御回路（２）の誤動作を調べる
ものである。このような試験を行うことにより主回路か
ら制御回路（２）へのノイズの侵入経路が明らかになる
。
衝撃電圧発生装置（３）の電圧ピーク値、電圧り昇率や
電圧下降率を（ａ）の場合と同様に１．て、今からなる
部位に印加して同様に制御回路（２）の誤動作を調べる
ものである。このような試験を行うことにより主回路か
ら制御回路（２）へのノイズの侵入経路が明らかになる
。
第３図はこの発明の試験方法に関する衝撃発生装置を複
数個用いた例で、３相のインバータを供試機とした場合
を示す図である。図において（ＧＡ）はゲートアンプ、
（ＧＴＲ）はゲートトランスで、その−次側がゲートア
ンプ（ＧＡ）と接続される。（Ｇ（Ｊ）〜（ＧＷ）、（
ＧＸ）〜（ＧＺ）は１例えばＧＴＯ（ゲートターンオフ
・サイリスタ）のような消弧型半導体素子で、そのゲー
トおよびカットがゲートトランスの二次側と接続される
。（ＤＵ）〜（ＤＷ＞、（ＤＸ）〜（ＤＺ）はダイオー
ドで、ＧＴＯ（ＧＵ） 〜（ＧＷ）、（ＧＸ） 〜（Ｇ
’ｌ＞（７）それぞれと逆並列に接続される。Ｐ線は直
流電源の正側、Ｎ線は直流電源の負側、（ｒＭ）は誘導
電動機をそれぞれ示している。３相インバータにおいて
は３通常、６つのアームの内、３つのアームが必ず直流
電源の正側または負側のどちらがの電位にクランプされ
ている０図のように３台の衝撃電圧発生装′ｆ！ｔ（３
ａ）〜（３ｃ）を用いて０例えばＵ−Ｎ線間。
数個用いた例で、３相のインバータを供試機とした場合
を示す図である。図において（ＧＡ）はゲートアンプ、
（ＧＴＲ）はゲートトランスで、その−次側がゲートア
ンプ（ＧＡ）と接続される。（Ｇ（Ｊ）〜（ＧＷ）、（
ＧＸ）〜（ＧＺ）は１例えばＧＴＯ（ゲートターンオフ
・サイリスタ）のような消弧型半導体素子で、そのゲー
トおよびカットがゲートトランスの二次側と接続される
。（ＤＵ）〜（ＤＷ＞、（ＤＸ）〜（ＤＺ）はダイオー
ドで、ＧＴＯ（ＧＵ） 〜（ＧＷ）、（ＧＸ） 〜（Ｇ
’ｌ＞（７）それぞれと逆並列に接続される。Ｐ線は直
流電源の正側、Ｎ線は直流電源の負側、（ｒＭ）は誘導
電動機をそれぞれ示している。３相インバータにおいて
は３通常、６つのアームの内、３つのアームが必ず直流
電源の正側または負側のどちらがの電位にクランプされ
ている０図のように３台の衝撃電圧発生装′ｆ！ｔ（３
ａ）〜（３ｃ）を用いて０例えばＵ−Ｎ線間。
Ｖ−Ｎ線間、Ｐ線−Ｗ間にそれぞれ任意のピーク値、電
圧上昇率、電圧降下率を有する電圧波形を印加すること
により実際のインバータ運転と等価な状態を作り出し、
この状態における主回路がら９１１３１回路（２）への
侵入ノイズによるＭ御回路（２）の誤動作レベル、また
そのピーク値や電圧上昇率。
圧上昇率、電圧降下率を有する電圧波形を印加すること
により実際のインバータ運転と等価な状態を作り出し、
この状態における主回路がら９１１３１回路（２）への
侵入ノイズによるＭ御回路（２）の誤動作レベル、また
そのピーク値や電圧上昇率。
電圧降下率への依存性などが確認できるものである。
第４ＶＡは衝撃電圧発生装！（３）と衝撃電流発生装置
（４）のような複数の異なるものを組み合わせた試験方
法の一例を示す図である０図において。
（４）のような複数の異なるものを組み合わせた試験方
法の一例を示す図である０図において。
街！＠電圧発生装置（３）を例えば第１図のように使用
している状態において１図に示すように主回路。
している状態において１図に示すように主回路。
制御回路（２）を内部に有する筐体に衝撃電流発生装置
（４）から衝撃電流を同時に印加し、この時の制御３１
１回路（２）に侵入するノイズ電圧による誤動作を衝撃
電圧発生装置（３）および衝撃電流発生装置（４）のパ
ラメータを変化させて調べるものである。
（４）から衝撃電流を同時に印加し、この時の制御３１
１回路（２）に侵入するノイズ電圧による誤動作を衝撃
電圧発生装置（３）および衝撃電流発生装置（４）のパ
ラメータを変化させて調べるものである。
このような試験方法により複会した要因について各々の
要因の誤動作への影響の度合いなどが定数内に把握でき
るものである。
要因の誤動作への影響の度合いなどが定数内に把握でき
るものである。
以下、この他の発明である衝撃電流試験方法について説
明する。
明する。
第５図はこの他の発明による衝撃電流試験方法を概念的
に示したものである。図において、第９図と同一のもの
は同一符号で示されている。Ａｌ３−Ｃ−１）で示した
斜線部は、衝撃電流発生装置（４）の出力電流で、素子
通過電流と等価な電流ｒ Ａ−１１をバイパスさせるた
めの導体を示している。
に示したものである。図において、第９図と同一のもの
は同一符号で示されている。Ａｌ３−Ｃ−１）で示した
斜線部は、衝撃電流発生装置（４）の出力電流で、素子
通過電流と等価な電流ｒ Ａ−１１をバイパスさせるた
めの導体を示している。
第６図は主回路から制御回路へのノイズ侵入経路が主回
路のどの部位からかを区別するための試験方法である６
図において、（ａ）は太線で示した１ −に−Ｌからな
る部位に衝撃電流発生装置Ｗ（４）を印加して制御回路
（２）の誤動作を調べるものであり、（ｂ）は衝撃電流
発生装置（４）の電流ピーク値、電流変化率を（ａ）の
場合と同様にして今度はｒ’、 Ｆ Ｇからなる部
位を印加して同様に制御回路（２）の誤動作を調べるも
のである。ｒｇ中の（＋）。
路のどの部位からかを区別するための試験方法である６
図において、（ａ）は太線で示した１ −に−Ｌからな
る部位に衝撃電流発生装置Ｗ（４）を印加して制御回路
（２）の誤動作を調べるものであり、（ｂ）は衝撃電流
発生装置（４）の電流ピーク値、電流変化率を（ａ）の
場合と同様にして今度はｒ’、 Ｆ Ｇからなる部
位を印加して同様に制御回路（２）の誤動作を調べるも
のである。ｒｇ中の（＋）。
（−）は衝撃電流発生装置（４）の出力極性を示してい
る。このような試験を行うことにより、主回路から制御
回路（２）へのノイズの侵入経路が明らかになるもので
ある。
る。このような試験を行うことにより、主回路から制御
回路（２）へのノイズの侵入経路が明らかになるもので
ある。
第７図はこの他の発明の試験方法に関する衝撃電流発生
装置く４）をチョッパ装置に適用した具体的な例である
６図において、（ＧＡ）はゲートアンプ、（ＧＴＲ）は
ゲートトランスで、その−次側がゲートアンプ（ＯＡ）
と接続されている。（ＡＧ）。
装置く４）をチョッパ装置に適用した具体的な例である
６図において、（ＧＡ）はゲートアンプ、（ＧＴＲ）は
ゲートトランスで、その−次側がゲートアンプ（ＯＡ）
と接続されている。（ＡＧ）。
（＋？ＧｔＪ）〜（ＦＧＹ）は例えばＧＴＯ（ゲートタ
ーンオフ・サイリスタ）のような自己消彊型半導体素子
で、そのゲートおよびカソードがゲート１−ランス（Ｇ
ＴＲ）の二次側と接続されている。（Ｆ Ｄ Ｉ ）〜
（ＦＤ２）、（ＦＤＵ）〜（ト”ＤＹ）はダイオードで
。
ーンオフ・サイリスタ）のような自己消彊型半導体素子
で、そのゲートおよびカソードがゲート１−ランス（Ｇ
ＴＲ）の二次側と接続されている。（Ｆ Ｄ Ｉ ）〜
（ＦＤ２）、（ＦＤＵ）〜（ト”ＤＹ）はダイオードで
。
ＧＴＯ（ＡＧ＞、（ＦＧＵ）〜（ＦＧＹ）のそれぞれと
逆並列に接続されている。Ｐｉｉ、Ｎ線はそれぞれ直流
電源の正側、負側、（ＤＭ）は直流電動機、（Ｆ Ｃ）
は界磁コイルを示している０図に示すような構成で Ｐ
線、Ｎ線に任意のピーク値、電流上昇率を有する電流波
形を印加することにより、ＧＴＯ（ＡＧ）が導通し、か
つＧＴＯ（Ｉ？ＧＩＪ）、（ト’ＧＹ）が導通している
状態〈実際の運転状態の１つと同じ）で、しかも実際の
電流波形に相似な電流を流すことができるので、ゲート
アンプ（ＧＡ）に（ｉ入するノイズや制御回路（２）に
浸入するノイズによる誤動作レベル またそのピーク値
や電流変化率への依存性などがｍ認できるものである。
逆並列に接続されている。Ｐｉｉ、Ｎ線はそれぞれ直流
電源の正側、負側、（ＤＭ）は直流電動機、（Ｆ Ｃ）
は界磁コイルを示している０図に示すような構成で Ｐ
線、Ｎ線に任意のピーク値、電流上昇率を有する電流波
形を印加することにより、ＧＴＯ（ＡＧ）が導通し、か
つＧＴＯ（Ｉ？ＧＩＪ）、（ト’ＧＹ）が導通している
状態〈実際の運転状態の１つと同じ）で、しかも実際の
電流波形に相似な電流を流すことができるので、ゲート
アンプ（ＧＡ）に（ｉ入するノイズや制御回路（２）に
浸入するノイズによる誤動作レベル またそのピーク値
や電流変化率への依存性などがｍ認できるものである。
第８図は、ＷＩ撃電電流発生装置４）と１例えば静電ン
ミュレータ（５）のような胃なる試に機を組み合わせた
試験方法のＩＩ？４である１１口において衝撃電流発生
装置（４）を例えば第５図のようにｆ＋ＪＺ用している
状那において、ｒａに示すように主回路。
ミュレータ（５）のような胃なる試に機を組み合わせた
試験方法のＩＩ？４である１１口において衝撃電流発生
装置（４）を例えば第５図のようにｆ＋ＪＺ用している
状那において、ｒａに示すように主回路。
制御回路（２）を内部に有する筐体に静電気放電を模擬
した電流を同時に印加し、この時の制御回路（２）に侵
入するノイズ電圧による誤動作を衝撃電流発生装Ｗ（ｌ
ｓ）および静電気シミュレータ（５）のパラメータを変
化させて調べるものである。このような試験方法により
複合した要因について各々の要因の誤動作への影響の度
合いなどが定は的に把Ｕできるらのである。
した電流を同時に印加し、この時の制御回路（２）に侵
入するノイズ電圧による誤動作を衝撃電流発生装Ｗ（ｌ
ｓ）および静電気シミュレータ（５）のパラメータを変
化させて調べるものである。このような試験方法により
複合した要因について各々の要因の誤動作への影響の度
合いなどが定は的に把Ｕできるらのである。
［発明の効果］
この発明は以−ト説明したとおり、上回：ｉ？ｔ Ｉｔ
ｌ’ｌから制御回路に侵入するノイズの発生部位や、ま
ｔ二制御回路のノイズ耐醍が実際の運転状態に対してど
の程度あるかなどが正確に把握できるで、ノ・ｆズ対策
５耐ノイズ設計技術が向−ヒする効果がある。
ｌ’ｌから制御回路に侵入するノイズの発生部位や、ま
ｔ二制御回路のノイズ耐醍が実際の運転状態に対してど
の程度あるかなどが正確に把握できるで、ノ・ｆズ対策
５耐ノイズ設計技術が向−ヒする効果がある。
第１図はこの発明の衝撃電圧試験方法の慨念図第２図は
この発明の一実施例を示す図、第３図および第４図はこ
の発明の他の実施例を示す図、第５図はこの池の発明の
丙！２電流試験方法の概念図第６図はこの他の発明の一
実施例を示す図、第７図および第８１′２Ｉはこの他の
発明の池の実施例を示すロ、第９図は電気機器の１回路
から制御回路へのノイズの侵入を説明するための図、第
１０図は従来のノイズ試験方法を説明するための図であ
る。 図において、（２）・・ 制御回路、（３） ・ｆＲ撃
電電圧発生装置（４）・ ・衝撃電流発生装置。 （５）・・ 静電気シミュレータである。 なお、各図中同一符号は同−又は相当部分を示す。 シー 代理人 曽 我 道 照区 へ ψ ■ 区 ｑフ く ６、 ４正の内容 （１）明！Ｉｓ第２頁第１５行「パンタグラブ（Ｐａｎ
） １を「パンタグラフ （Ｐａｎ） Ｊと補正する。 （２）同Ａ同頁第１８行ｒフィルタリアクトル（ＣＦ）
の両端間に」を「フィルタリアクトル（ＣＦ）に並列に
と補正する。 （３）同書第４頁第１３行［１！を課Ｊを削除する。 同Ｊ ：Ｒ＋２Ｗ第１４行「把１７！できるでノ卆 ［把ＩＩミ できるので」と補正する。
この発明の一実施例を示す図、第３図および第４図はこ
の発明の他の実施例を示す図、第５図はこの池の発明の
丙！２電流試験方法の概念図第６図はこの他の発明の一
実施例を示す図、第７図および第８１′２Ｉはこの他の
発明の池の実施例を示すロ、第９図は電気機器の１回路
から制御回路へのノイズの侵入を説明するための図、第
１０図は従来のノイズ試験方法を説明するための図であ
る。 図において、（２）・・ 制御回路、（３） ・ｆＲ撃
電電圧発生装置（４）・ ・衝撃電流発生装置。 （５）・・ 静電気シミュレータである。 なお、各図中同一符号は同−又は相当部分を示す。 シー 代理人 曽 我 道 照区 へ ψ ■ 区 ｑフ く ６、 ４正の内容 （１）明！Ｉｓ第２頁第１５行「パンタグラブ（Ｐａｎ
） １を「パンタグラフ （Ｐａｎ） Ｊと補正する。 （２）同Ａ同頁第１８行ｒフィルタリアクトル（ＣＦ）
の両端間に」を「フィルタリアクトル（ＣＦ）に並列に
と補正する。 （３）同書第４頁第１３行［１！を課Ｊを削除する。 同Ｊ ：Ｒ＋２Ｗ第１４行「把１７！できるでノ卆 ［把ＩＩミ できるので」と補正する。
Claims (2)
- （１）スイッチング素子として半導体を使用する電気機
器のノイズ試験方法において、電圧ピーク値および電圧
変化率をそれぞれ任意に可変できる衝撃電圧発生装置を
前記電気機器の主回路部の少なくとも一部の枝路に印加
することによって、あるいは前記衝撃電圧発生装置およ
び少なくとも１個以上の別種の試験装置を前記電気機器
の主回路に同時に印加することによって前記電気機器の
ノイズ試験を行うようにしたことを特徴とする電気機器
のノイズ試験方法。 - （２）スイッチング素子として半導体を使用する電気機
器のノイズ試験方法において、電流ピーク値および電流
変化率をそれぞれ任意に可変できる衝撃電流発生装置を
前記電気機器の主回路部の少なくとも一部の枝路に前記
半導体を導体で短絡した状態にて印加することによって
、あるいは前記衝撃電流発生装置および少なくとも１個
以上の別種の試験装置を前記電気機器の主回路に同時に
印加することによつて前記電気機器のノイズ試験を行う
ようにしたことを特徴とする電気機器のノイズ試験方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32212388A JPH02168170A (ja) | 1988-12-22 | 1988-12-22 | 電気機器のノイズ試験方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32212388A JPH02168170A (ja) | 1988-12-22 | 1988-12-22 | 電気機器のノイズ試験方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02168170A true JPH02168170A (ja) | 1990-06-28 |
Family
ID=18140182
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32212388A Pending JPH02168170A (ja) | 1988-12-22 | 1988-12-22 | 電気機器のノイズ試験方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02168170A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008182144A (ja) * | 2007-01-26 | 2008-08-07 | Mitsubishi Electric Corp | パワーモジュール |
| JP2008235417A (ja) * | 2007-03-19 | 2008-10-02 | Mitsubishi Electric Corp | パワーモジュール |
| JP2009303472A (ja) * | 2008-05-13 | 2009-12-24 | Fuji Electric Holdings Co Ltd | 電力変換装置の試験装置 |
| JP2012069997A (ja) * | 2011-12-16 | 2012-04-05 | Mitsubishi Electric Corp | パワーモジュール |
-
1988
- 1988-12-22 JP JP32212388A patent/JPH02168170A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008182144A (ja) * | 2007-01-26 | 2008-08-07 | Mitsubishi Electric Corp | パワーモジュール |
| JP2008235417A (ja) * | 2007-03-19 | 2008-10-02 | Mitsubishi Electric Corp | パワーモジュール |
| JP2009303472A (ja) * | 2008-05-13 | 2009-12-24 | Fuji Electric Holdings Co Ltd | 電力変換装置の試験装置 |
| JP2012069997A (ja) * | 2011-12-16 | 2012-04-05 | Mitsubishi Electric Corp | パワーモジュール |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Padiyar | HVDC power transmission systems: technology and system interactions | |
| Yaghoubi et al. | IGBT open-circuit fault diagnosis in a quasi-Z-source inverter | |
| Oliveira et al. | A permeance-based transformer model and its application to winding interturn arcing fault studies | |
| US20150357935A1 (en) | Tnpc inverter device and method for detecting short-circuit thereof | |
| US5363039A (en) | Auto self test of AC motor system | |
| JP2009506736A (ja) | 分散配置されたエネルギー蓄積器を有する電力変換回路 | |
| US10622913B2 (en) | Modular multilevel converter cell with integrated current sensor | |
| CN102709881A (zh) | 一种可调电阻法抑制变压器中性点直流电流的装置 | |
| Goertz et al. | Analysis of cable overvoltages in symmetrical monopolar and rigid bipolar HVDC configuration | |
| Ademi et al. | Fault current characterisation in VSC-based HVDC systems | |
| Tzelepis et al. | Impact of VSC converter topology on fault characteristics in HVDC transmission systems | |
| BR112018074873B1 (pt) | Método e dispositivo para a detecção de falhas em sistemas de transmissão e de distribuição | |
| DE10333798B4 (de) | Verfahren zum Kurzschliessen eines fehlerhaften Teilumrichters | |
| JPH02168170A (ja) | 電気機器のノイズ試験方法 | |
| US3588608A (en) | Circuit protection apparatus for disabling high voltage to a cathode-ray tube | |
| JPH0969768A (ja) | 高調波抑制型電力線瞬時切替装置 | |
| AU2002300263B2 (en) | A method and a device for testing a power module | |
| Krneta et al. | Dual-circuit-based test bench design for HVDC circuit breaker verification | |
| JPH0353873B2 (ja) | ||
| Tanabe et al. | Study on overvoltage protection in HVDC LTT valve | |
| Harrison et al. | A proposed test specification for HVDC thyristor valves | |
| JPH1042546A (ja) | 並列半導体スイッチ素子の過電流検出装置 | |
| Sasaki | Suppression of abnormal overvoltages on a metallic return HVDC overhead line/cable transmission system | |
| DE3687084D1 (de) | Detektor fuer symmetrischen fehlerstrom. | |
| JPS6399759A (ja) | 超電導交流発電機 |