JPH02158859A - 割当プロセッサ数決定装置 - Google Patents
割当プロセッサ数決定装置Info
- Publication number
- JPH02158859A JPH02158859A JP31340888A JP31340888A JPH02158859A JP H02158859 A JPH02158859 A JP H02158859A JP 31340888 A JP31340888 A JP 31340888A JP 31340888 A JP31340888 A JP 31340888A JP H02158859 A JPH02158859 A JP H02158859A
- Authority
- JP
- Japan
- Prior art keywords
- processors
- parallelism
- degree
- allocated
- execution time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001419 dependent effect Effects 0.000 abstract 6
- 238000000605 extraction Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 2
- 239000000284 extract Substances 0.000 description 1
Landscapes
- Advance Control (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は並列に動作できる複数の演算処理装置を備え、
高速に処理を行う計算機システムで使用して効果をあげ
るために、プログラムのループに割り当てるべきプロセ
ッサ数を決定する割当プロセッサ数決定装置に関するも
のである。
高速に処理を行う計算機システムで使用して効果をあげ
るために、プログラムのループに割り当てるべきプロセ
ッサ数を決定する割当プロセッサ数決定装置に関するも
のである。
従来の技術
従来の割当プロセッサ数決定装置では、ループ中の各実
行文の実行時間が一定であるという仮定のもとで、その
ループの並列度即ちデータ依存関係を考慮してそのルー
プが同時に実行可能な繰シ返しの数を算出し割当プロセ
ッサ数を決定している。
行文の実行時間が一定であるという仮定のもとで、その
ループの並列度即ちデータ依存関係を考慮してそのルー
プが同時に実行可能な繰シ返しの数を算出し割当プロセ
ッサ数を決定している。
発明が解決しようとする課題
上記のような従来の割当プロセッサ数決定装置では、実
行文の実行時間が一定でなくある確率分布に従う場合、
決定された割当プロセッサ数は、必ずしも望ましいもの
ではないという問題がある。
行文の実行時間が一定でなくある確率分布に従う場合、
決定された割当プロセッサ数は、必ずしも望ましいもの
ではないという問題がある。
本発明は上記問題点に鑑み、実行文の実行時間が確率分
布に従うような場合、並列処理されるループに割り当て
られるべきプロセッサ数を決定することを目的としてい
る。
布に従うような場合、並列処理されるループに割り当て
られるべきプロセッサ数を決定することを目的としてい
る。
課題を解決する°ための手段
上記課題を解決するために本発明の割当プロセッサ数決
定装置は、入力プログラムのループに対するデータ依存
関係抽出手段、逆向き依存距離算出手段、各実行文の実
行時間が一定とする決定モデルにおける決定モデル並列
度算出手段、各実行文の実行時間が確率分布に従うとす
る確率モデル並列度算出手段、前記並列度算出手段で求
められた並列度から適切な割当プロセッサ数を求める割
当プロセッサ数決定手段から構成される。
定装置は、入力プログラムのループに対するデータ依存
関係抽出手段、逆向き依存距離算出手段、各実行文の実
行時間が一定とする決定モデルにおける決定モデル並列
度算出手段、各実行文の実行時間が確率分布に従うとす
る確率モデル並列度算出手段、前記並列度算出手段で求
められた並列度から適切な割当プロセッサ数を求める割
当プロセッサ数決定手段から構成される。
作 用
上記のように構成された割当プロセッサ数決定装置で実
行文の実行時間が確率分布に従うようなループに対して
割り当てるべきプロセッサ数を決定するので実行時間が
一定であるとして割当プロセッサ数を決定した場合に比
べて、よシ適切なプロセッサ数が決定される。
行文の実行時間が確率分布に従うようなループに対して
割り当てるべきプロセッサ数を決定するので実行時間が
一定であるとして割当プロセッサ数を決定した場合に比
べて、よシ適切なプロセッサ数が決定される。
実施例
以下本発明について、図面を参照しながら説明する。第
１図は本発明の割当プロセッサ数決定装置の一実施例の
全体構成を示すブロック図で、データ依存関係抽出手段
１、逆向き依存距離算出手段２、決定モデル並列度算出
手段３、確率モデル並列度算出手段４、割当プロセッサ
数決定手段６から構成される。
１図は本発明の割当プロセッサ数決定装置の一実施例の
全体構成を示すブロック図で、データ依存関係抽出手段
１、逆向き依存距離算出手段２、決定モデル並列度算出
手段３、確率モデル並列度算出手段４、割当プロセッサ
数決定手段６から構成される。
第１図において、並列処理されるループは、まずデータ
依存関係抽出手段１′において、各文の異なる繰り返し
における他の文との実行順序に関する制約事項が解析さ
れる。ここで解析されたデータ依存関係をもとに、逆向
き依存距離算出手段２において、繰シ返し間のデータ依
存関係のなかで最大の実行待ち時間を生じさせる逆向き
依存距離同期処理位置を求める。決定モデル並列度算出
手段３は、上で求めた逆向き依存距離から実行文の実行
時間が一定であるとしたときの並列度を算出する。確率
モデル並列度算出手段４は、上で求めた逆向き依存距離
から実行文の実行時間が確率分布に従うとしたときの並
列度を算出する。割当プロセッサ数決定手段６は、上で
求めた並列度から割当プロセッサ数を決定する。
依存関係抽出手段１′において、各文の異なる繰り返し
における他の文との実行順序に関する制約事項が解析さ
れる。ここで解析されたデータ依存関係をもとに、逆向
き依存距離算出手段２において、繰シ返し間のデータ依
存関係のなかで最大の実行待ち時間を生じさせる逆向き
依存距離同期処理位置を求める。決定モデル並列度算出
手段３は、上で求めた逆向き依存距離から実行文の実行
時間が一定であるとしたときの並列度を算出する。確率
モデル並列度算出手段４は、上で求めた逆向き依存距離
から実行文の実行時間が確率分布に従うとしたときの並
列度を算出する。割当プロセッサ数決定手段６は、上で
求めた並列度から割当プロセッサ数を決定する。
第２図は、並列処理されるμｍプを示すＦＯＲＴＡＮで
書かれたプログラムである。
書かれたプログラムである。
第３図は、第２図で示されるループに対し、確率モデル
並列度算出手段４で算出されるプロセッサ数とそのとき
の実行並列度を示す表である。
並列度算出手段４で算出されるプロセッサ数とそのとき
の実行並列度を示す表である。
テ゛−タ依存関係抽出手段１は、第２図で示されるルー
プを解析し、６行目のＡ（りと２行目のＡ（Ｉ−１）の
間のデータ依存関係を抽出する。逆向き依存距離算出手
段２において算出される逆向き依存距離は、このケース
では５−２＝３となる。
プを解析し、６行目のＡ（りと２行目のＡ（Ｉ−１）の
間のデータ依存関係を抽出する。逆向き依存距離算出手
段２において算出される逆向き依存距離は、このケース
では５−２＝３となる。
決定モデル並列度算出手段３で算出される並列度は、ル
ープ内文数／（逆向き依存距離＋１）＝１２／（３＋１
）＝３となる。確率モデル並列度算出手段４で算出され
る並列度は、例えば２行目〜６行目の実行時間が平均値
１／４の指数分布に従い、６行目〜１３行目の実行時間
が平均値１７８の指数分布に従うとすれば、第３図で示
されるような並列度となる。割当プロセッサ数決定手段
６は、理想的な並列度＝３の９０％を実現したいとすれ
ば、３ではなく４つのプロセッサの割当を決定する。
ープ内文数／（逆向き依存距離＋１）＝１２／（３＋１
）＝３となる。確率モデル並列度算出手段４で算出され
る並列度は、例えば２行目〜６行目の実行時間が平均値
１／４の指数分布に従い、６行目〜１３行目の実行時間
が平均値１７８の指数分布に従うとすれば、第３図で示
されるような並列度となる。割当プロセッサ数決定手段
６は、理想的な並列度＝３の９０％を実現したいとすれ
ば、３ではなく４つのプロセッサの割当を決定する。
発明の効果
本発明は、以上説明したように構成されているので、以
下に記載されるような効果を奏する。
下に記載されるような効果を奏する。
プロセッサの割当数を、実行時間が確率分布に従うこと
を考慮した上で決定するので、実行時間が一定であると
してプロセッサ数を決定する場合に比べて、望ましいプ
ロセッサ数を決定することが可能となる。
を考慮した上で決定するので、実行時間が一定であると
してプロセッサ数を決定する場合に比べて、望ましいプ
ロセッサ数を決定することが可能となる。
第１図は本発明の割当プロセッサ数決定装置の一実施例
の全体構成を示すブロック図、第２図は本発明の被対象
ループの一例を示すプログラム図、第３図は第２図で示
されるループに対し、確率モデル並列度算出手段で算出
されるプロセッサ数とそのときの実行並列度を示す晶あ
る。 １・・・・・・データ依存関係抽出手段、２・・・・・
・逆向き依存距離算出手段、３・・・・・・決定モデル
並列度算出手段、４・・・・・・確率モデル並列度算出
手段、５・・・・・・割当プロセッサ数決定手段。 代理人の氏名 弁理士 粟 野 重 孝 ほか１名泗シ ｌ 第 図 図 第 図
の全体構成を示すブロック図、第２図は本発明の被対象
ループの一例を示すプログラム図、第３図は第２図で示
されるループに対し、確率モデル並列度算出手段で算出
されるプロセッサ数とそのときの実行並列度を示す晶あ
る。 １・・・・・・データ依存関係抽出手段、２・・・・・
・逆向き依存距離算出手段、３・・・・・・決定モデル
並列度算出手段、４・・・・・・確率モデル並列度算出
手段、５・・・・・・割当プロセッサ数決定手段。 代理人の氏名 弁理士 粟 野 重 孝 ほか１名泗シ ｌ 第 図 図 第 図
Claims (1)
- ループの各繰り返しを異なる計算機で処理する並列計算
機において、入力プログラムのループに対するデータ依
存関係抽出手段と、逆向き依存距離算出手段と、各実行
文の実行時間が一定とする決定モデルにおける並列度算
出手段と、各実行文の実行時間が確率分布に従うとする
確率モデルにおける並列度算出手段と、前記並列度算出
手段で求められた並列度から適切な割当プロセッサ数を
求める割当プロセッサ数決定手段を持ち、前記ループに
割り当てるべきプロセッサ数を決定することを特徴とす
る割当プロセッサ数決定装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31340888A JPH02158859A (ja) | 1988-12-12 | 1988-12-12 | 割当プロセッサ数決定装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31340888A JPH02158859A (ja) | 1988-12-12 | 1988-12-12 | 割当プロセッサ数決定装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02158859A true JPH02158859A (ja) | 1990-06-19 |
Family
ID=18040918
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31340888A Pending JPH02158859A (ja) | 1988-12-12 | 1988-12-12 | 割当プロセッサ数決定装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02158859A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1297889C (zh) * | 2003-06-03 | 2007-01-31 | 松下电器产业株式会社 | 信息处理装置以及机器语言程序变换装置 |
-
1988
- 1988-12-12 JP JP31340888A patent/JPH02158859A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1297889C (zh) * | 2003-06-03 | 2007-01-31 | 松下电器产业株式会社 | 信息处理装置以及机器语言程序变换装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Lin et al. | The gradient model load balancing method | |
| Noe et al. | Macro E-nets for representation of parallel systems | |
| KR970022798A (ko) | 컴퓨터 시스템에서의 입출력 인터페이스 장치 및 방법 | |
| Martins et al. | A multithreaded parallel implementation of a dynamic programming algorithm for sequence comparison | |
| JP3480973B2 (ja) | 並列処理システムの動作解析装置 | |
| JP2007140710A (ja) | タスク割り当て方法およびタスク割り当て装置 | |
| KR20200091790A (ko) | Gpu 연산의 동시 실행을 위한 플랫폼 | |
| US20110125986A1 (en) | Reducing inter-task latency in a multiprocessor system | |
| Al-Omairy et al. | Dense matrix computations on numa architectures with distance-aware work stealing | |
| Muller et al. | Responsive parallel computation: Bridging competitive and cooperative threading | |
| JPH10143380A (ja) | マルチプロセッサシステム | |
| WO2019136799A1 (zh) | 数据离散化方法、装置、计算机设备及存储介质 | |
| JPS6334490B2 (ja) | ||
| JPH02158859A (ja) | 割当プロセッサ数決定装置 | |
| Matsumoto et al. | Blocked united algorithm for the all-pairs shortest paths problem on hybrid CPU-GPU systems | |
| Olszak et al. | Parampl: A simple tool for parallel and distributed execution of AMPL programs | |
| Ortega-Arranz et al. | The all-pair shortest-path problem in shared-memory heterogeneous systems | |
| Chung et al. | Parallelizing image feature extraction on coarse-grain machines | |
| JP2910676B2 (ja) | 負荷均等化装置 | |
| Ilavarasan et al. | Levelized scheduling of directed a-cyclic precedence constrained task graphs onto heterogeneous computing system | |
| EP0481458A2 (en) | High speed synchronous processing system for executing parallel processing of programs | |
| Timcheck et al. | Streaming computations with region-based state on SIMD architectures | |
| Wang et al. | Message scheduling for irregular data redistribution in parallelizing compilers | |
| Loidl | Load Balancing in a Parallel Graph Reducer. | |
| Casavant et al. | Experimental benchmarks and initial evaluation of the performance of the PASM system prototype |