JPH0213989A - Control of display device - Google Patents

Control of display device

Info

Publication number
JPH0213989A
JPH0213989A JP1100357A JP10035789A JPH0213989A JP H0213989 A JPH0213989 A JP H0213989A JP 1100357 A JP1100357 A JP 1100357A JP 10035789 A JP10035789 A JP 10035789A JP H0213989 A JPH0213989 A JP H0213989A
Authority
JP
Japan
Prior art keywords
pixels
voltage
row
display device
switching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1100357A
Other languages
Japanese (ja)
Inventor
Werner Dr Fertig
ヴエルナー・フエルテイヒ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mannesmann VDO AG
Original Assignee
Mannesmann VDO AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mannesmann VDO AG filed Critical Mannesmann VDO AG
Publication of JPH0213989A publication Critical patent/JPH0213989A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/367Control of matrices with row and column drivers with a nonlinear element in series with the liquid crystal cell, e.g. a diode, or M.I.M. element
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/088Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements using a non-linear two-terminal element
    • G09G2300/0885Pixel comprising a non-linear two-terminal element alone in series with each display pixel element

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

PURPOSE: To prevent stripes due to electric discharging of pixels which are not controlled from appearing on a screen by providing pixels and nonlinear prepositional switching elements which are arranged in matrix, and switching the plus/minus sign of a difference voltage plural times in a specific period. CONSTITUTION: A resistance 8 which depends upon a voltage and a capacitor 9 which is formed of an electrode of a pixel are connected to each intersection and the resistance 8 is formed of a nonlinear prepositional switching element which turns on with a specific voltage. Signals are supplied through conductors 1-7 so as to control and charge the individual pixels selectively to apply a difference voltage of corresponding level to pixels to be controlled and a low voltage to other pixels. Then the plus/minus sign of the difference voltage is switched many times in the specific period. Consequently, the electrically charged state of the pixels which are not controlled is held and additional spurious radiation can be prevented.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、マトリクスの行を形成する導体に行多重信号
が印加され、前記マトリクスの列を形成する導体に列多
重信号が印加され、それぞれ1つの行の画素が同時に、
それぞれ1つの列に割当られている画素が順次に所定の
期間のうちに制御され、前記行多重信号と前記列多重信
号の間のその都度の差に依存してそれぞれの前記画素の
制御が行われるか又は行われない、−トリクス状に配置
された前記画素と、非線形n置切換素子とを有する表示
装置制御方法に関する。
DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention provides a method in which a row multiplexed signal is applied to the conductors forming the rows of a matrix, a column multiplexed signal is applied to the conductors forming the columns of said matrix, and one The pixels of the row are simultaneously
The pixels, which are each assigned to a column, are controlled one after the other in a predetermined period, the control of each said pixel depending on the respective difference between the row multiplex signal and the column multiplex signal. The present invention relates to a display device control method having the pixels arranged in a matrix and a nonlinear n-position switching element, which may or may not be performed.

従来の技術 例えば液晶素子を有するこれらの公知の表示装置制御方
法においては、画素を形成する個Aの電極に非線形素子
が前置接続されている。これらの非線形素子は電圧が低
い場合に可及的is高い抵抗値を有し、電圧が高いと導
通する。これらの素子の1つの例として、2つの金属層
σ間に酸化物層が設けられているいわゆるM1〜素子が
ある。
In the prior art, for example in these known methods for controlling display devices with liquid crystal elements, nonlinear elements are connected upstream of the individual A electrodes forming the pixels. These nonlinear elements have as high a resistance value as possible when the voltage is low, and conduct when the voltage is high. One example of these devices is the so-called M1~ device in which an oxide layer is provided between two metal layers σ.

これらの非線形素子の役割は、当該画素が僧御される場
合には当該画素の電極により形成されているコンデンサ
の充電を許容し、他の画家が制御されている間は当該画
素がその充電状態を保持することを可能にすることにあ
る。しカ〕し公知の方法においては、他の画素が制御さ
れている間にわたり、制御されていない画素には?  
極性が逆の電圧が印加され、この電圧は制御電力  圧
より低いか、しかし非線形素子が残留導通能−  カを
有するので、制御されていない゛画素を放電させる。こ
の放電により、列方向に走行する、その都度の画像内容
lこ依存するストライブが画面に現れる。
The role of these non-linear elements is to allow the capacitor formed by the pixel's electrodes to charge when the pixel is controlled, and to allow the pixel to maintain its charging state while other painters are controlled. The goal is to make it possible to retain the However, in known methods, uncontrolled pixels are treated while other pixels are controlled.
A voltage of opposite polarity is applied, which is lower than the control power voltage, but because the non-linear element has residual conduction capability, it discharges the uncontrolled pixel. As a result of this discharge, stripes appear on the screen that run in the column direction and are dependent on the respective image content.

発明が解決しようとする課題 本発明の課題は、上記欠点を回避することのできる、マ
トリクス状に配置された画素と、非線形前置切換素子と
を有する表示装置制御方法〉  を提供することにある
Problems to be Solved by the Invention An object of the present invention is to provide a method for controlling a display device having pixels arranged in a matrix and a nonlinear front switching element, which can avoid the above drawbacks. .

1   課題を解決するための手段 本発明の方法は、所定の期間のうちに差電圧1  の正
負符号が複数回にわたり切換わることを特徴とする。そ
の際に有利にはこの符号切換えは行の歩進切換え毎にク
ロック制御されて行われ□  る。しかし行の歩道切換
えが僅かな回数性われた後毎に符号を切換えることも可
能である。
1. Means for Solving the Problems The method of the present invention is characterized in that the positive and negative signs of the differential voltage 1 are switched multiple times within a predetermined period. In this case, this sign change is advantageously carried out in a clock-controlled manner every time a row is changed over. However, it is also possible to change the sign every time a line has changed footpaths a small number of times.

すべての画素を制御した後即ち画像を書込んだ後に電圧
の極性を反転させて、直流電圧を加えない制御を得るこ
とは公知であるが、この方法は上記課題を解決しない。
It is known to reverse the polarity of the voltage after controlling all pixels, ie, after writing an image, to obtain control without applying a DC voltage, but this method does not solve the above problem.

発明の効果 本発明により、或る画素が制御されている間にわたり、
制御されていない画素の充電状態はほぼ保持される。付
加的なスプリアス放射を発生することのある、周波数の
高いスペクトル成分が本発明の方法を用いることにより
付加的に発生されることはない。
Effects of the Invention According to the present invention, while a certain pixel is being controlled,
The state of charge of uncontrolled pixels is approximately maintained. No additional high frequency spectral components, which may generate additional spurious emissions, are generated using the method of the invention.

1つの有利な実施例においては、或る所定の期間から別
の所定の期間への移行時に正負符号を行毎に切換える他
に直流電圧補償のために正負符号を切換えることにより
本発明の方法が公知の方法と組合わせられている。
In one advantageous embodiment, the method according to the invention is carried out by, in addition to switching the positive and negative signs row by row, at the transition from one predetermined time period to another predetermined time period, by switching the positive and negative signs for DC voltage compensation. It is combined with known methods.

実施例 次に本発明を実施例に基づき図を参照しながら詳細に説
明する。異なる図において同一部分は同一番号により示
されている。本明細書において行及び列という表現は空
間における配置とは無関係に用いられ、これらの表現は
単に制御形式により決まる。
EXAMPLES Next, the present invention will be explained in detail based on examples and with reference to the drawings. Identical parts in different figures are designated by the same numbers. The expressions row and column are used herein without reference to spatial arrangement; these expressions are determined solely by the control type.

@1図は、画素を有する表示装置の一部を示している。@1 Figure shows a part of a display device having pixels.

画素を制御するために列方向の導体1.2,3.4及び
行方向の導体5,6.7が用いられる。電圧に依存する
抵抗8と、それぞれの画素の電極により形成されている
コンデンサ9とが各交差点に接続されている。或る1つ
のコンデンサ9に電圧が印加されると画素はその色を変
え例えば黒色になる。電圧に依存する抵抗8は有利には
、所定の電圧において導通するMIM素子により形成さ
れる。従って、個々の画素を選択的に制御及び充電する
ために導体lないし7を介して信号を供給して、制御す
る画素にはそれに対応する大きさの差電圧を印加し、制
御しない画素にはこれより低い電圧を印加する。
Column conductors 1.2, 3.4 and row conductors 5, 6.7 are used to control the pixels. A voltage-dependent resistor 8 and a capacitor 9 formed by the electrodes of the respective pixel are connected to each crossing point. When a voltage is applied to a certain capacitor 9, the pixel changes its color, for example becoming black. The voltage-dependent resistor 8 is preferably formed by an MIM element which is conductive at a given voltage. Therefore, in order to selectively control and charge individual pixels, a signal is supplied via the conductors 1 to 7, so that a voltage difference of a corresponding magnitude is applied to the pixels to be controlled, and to the pixels not to be controlled. Apply a voltage lower than this.

第1図に基づいて行う以下の説明において、値2である
正規化されI;差電圧においてMIM素子8は導通し、
ひいてはコンデンサが充電されるのに対して、差電圧が
値2より小さい場合にはMIM素子は非導通状態である
。第1図は3つのクロック周期Tl、T2.T3の間の
変化を示し、その際にこれら3つのクロック周期の間の
導体1ないし7における電圧が示されている。第1のク
ロック周期の間には垂直導体lないし4に電圧2.O,
0,2が印加されている。水平導体5には電圧0が供給
されるのに対して水平導体6.7には電圧lが印加され
る。
In the following explanation based on FIG. 1, the MIM element 8 is conductive at a normalized I value of 2;
The capacitor is then charged, whereas the MIM element is non-conducting if the differential voltage is less than the value 2. FIG. 1 shows three clock periods Tl, T2 . The changes during T3 are shown, where the voltages at conductors 1 to 7 during these three clock periods are shown. During the first clock period, a voltage of 2. O,
0 and 2 are applied. A voltage 0 is applied to the horizontal conductor 5, whereas a voltage 1 is applied to the horizontal conductor 6.7.

これに対応して第1のタロツク周期TIの間では画素1
1及び41における電圧はlであり、その他のすべての
画素においては差電圧はlより小さい。従って画素11
及び41のみが制御される、即ち図中斜線で示されてい
るようにそれらのコンデンサ9は充電される。
Correspondingly, during the first tarok cycle TI, pixel 1
The voltage at 1 and 41 is l, and at all other pixels the differential voltage is less than l. Therefore, pixel 11
and 41 are controlled, that is, their capacitors 9 are charged as indicated by diagonal lines in the figure.

次のクロック周期T2においては、導体lないし4に供
給された電圧は同一の値を有するのに対して、導体5及
び7には電圧lが印加され、導体6は電圧OVに接続さ
れている。このクロック周期において画素12及び42
が制御される。第3のクロック周期T3においては導体
5及び6に電圧1が印加され、導体7は電圧OVに接続
されている。その際にすべての垂直導体1ないし4には
電圧2が印加され′るので、画素13,23,33.4
3が制御される。その都度に制御される画素はコンデン
サにおける斜線により示されている。
In the next clock period T2, the voltages supplied to conductors l to 4 have the same value, whereas conductors 5 and 7 are applied with voltage l, and conductor 6 is connected to voltage OV. . In this clock period, pixels 12 and 42
is controlled. In the third clock period T3, voltage 1 is applied to conductors 5 and 6, and conductor 7 is connected to voltage OV. At that time, voltage 2 is applied to all vertical conductors 1 to 4, so pixels 13, 23, 33.4
3 is controlled. The pixels that are controlled in each case are indicated by diagonal lines on the capacitors.

すべての行が制御された後、第1の行において新しい周
期が開始する。この所定の周期は以下において、テレビ
ジョン技術からの用語である画周期と呼称される。
After all rows have been controlled, a new cycle begins on the first row. This predetermined period will be referred to below as picture period, a term from television technology.

第2図は、公知の方法での制御の場合における2つの周
期における1つの画素に印加される電圧Uxyの変化を
示している。図中、第2図aにおいては、当該電圧変化
に対応する画素が接続され、当該の列のその他の画素は
遮断されている場合が示されている。第2図すに示され
ている場合においては、当該の列のすべての画素が接続
されていることから出発している。仁0とtlの間の期
間においては画素に値19の電圧が印加され、その結果
MIM素子が導通し、コンデンサは、斜線により示され
ている電圧Ulcに充電される。
FIG. 2 shows the change in the voltage Uxy applied to one pixel in two periods in the case of control in a known manner. In FIG. 2a, the pixel corresponding to the voltage change is connected, and the other pixels in the column are cut off. In the case shown in FIG. 2, we start from the fact that all pixels of the column in question are connected. In the period between 0 and tl, a voltage of value 19 is applied to the pixel, so that the MIM element becomes conductive and the capacitor is charged to the voltage Ulc indicated by the diagonal line.

時点tlと時点tnの間に、当該の列のその他の画素が
制御され、その際に行lの画素には−3,5Vの電圧が
印加される。その結果MIM素子の残留導通能力を介し
て電圧Ulcが降下し、このようにしてtoからtnま
での期間(画周期)の終わりには画素の電圧ひいてはコ
ントラストは画周期の始めにおけるより小さい。
Between times tl and tn, the other pixels of the column in question are controlled, with a voltage of -3.5 V being applied to the pixels of row l. As a result, the voltage Ulc drops through the residual conducting capacity of the MIM element, and thus at the end of the period from to to tn (picture period) the voltage of the pixel and thus the contrast is smaller than at the beginning of the picture period.

次の画周期においてはtnからt2nの期間の間に上記
とは逆の極性の制御が行われるが、しかしその結果上ず
るコントラストの低減は上記と同様である。
In the next image cycle, during the period tn to t2n, control of the opposite polarity is performed, but the resulting contrast reduction is similar to that described above.

当該の列のその他の画素が接続されている場合には、t
lからtnの期間の間に+3.5Vより大きい電圧が発
生するので、電圧Ulcはほとんど降下しない。
If other pixels in the column are connected, t
Since a voltage greater than +3.5V is generated during the period from 1 to tn, the voltage Ulc hardly drops.

第3図aは列lのその他の画素が遮断されている場合の
電圧、第3図すは列lのすべての画素が接続されている
場合の電圧を示している。
FIG. 3a shows the voltages when the other pixels of column l are cut off, and FIG. 3a shows the voltages when all the pixels of column I are connected.

tlからtnの期間の間において当該の画素には3.5
Vと−3,5■の間の方形波形の電圧が印加されている
。a)の場合とb)の場合との間には位相がシフトされ
ていること以外の差異は認められない。従って、第2図
a及び第2図すに示されている画素の放電は、当該列の
その他の画素の制御とは実質的に無関係である。
3.5 for the relevant pixel during the period from tl to tn.
A square waveform voltage between V and -3.5 cm is applied. There is no discernible difference between case a) and case b) other than the fact that the phase is shifted. Therefore, the discharge of the pixel shown in FIGS. 2a and 2b is substantially independent of the control of the other pixels in the column.

更に電圧Ulcの降下は余り大きくない、何故ならばt
lとtnの間の期間のうちの一部の間にのみ画素におけ
る電圧は負となるからである。
Furthermore, the drop in voltage Ulc is not very large, because t
This is because the voltage at the pixel is negative only during part of the period between l and tn.

列方向に見て、それぞれ2番目、すなわち1つおきの画
素は接続されそれらの間の画素は遮断され、その結果本
発明の方法を用いた場合でも第2図に示されている放電
は発生することは確かに可能である。しかし、通常は点
マトリクス表示装置により表される情報においてはこの
ような画像内容の発生する確率は微小であるか又は発生
することが始めから考慮されていない。
Viewed in the column direction, each second or every other pixel is connected and the pixels between them are cut off, so that even when using the method of the invention, the discharge shown in FIG. 2 does not occur. It is certainly possible to do so. However, in information represented by a point matrix display device, the probability that such image content will occur is usually very small, or its occurrence is not taken into account from the beginning.

第2図a及び第2図す及び第3図a及び第3図すは、交
差する導体における電圧の間の差して発生する1つの画
素における電圧を示し′いる。第4図a −e及び第5
図a−eは導体1おける電圧と、いくつかの画素におい
てこれ1の電圧から発生する差電圧とを示している。・
の際に第4図は公知の方法を示し、第5図はニ発明によ
る方法を示している。それぞれa、1、Cにそれぞれ示
されている信号は行方向の4体例えば導体1,2.3 
(第1図)に供給さする。列導体に印加される2つの多
重信号がd。
Figures 2a and 2s and 3a and 3s show the voltage at one pixel that occurs due to the difference between the voltages on the intersecting conductors. Figures 4a-e and 5
Figures a-e show the voltage on the conductor 1 and the differential voltages resulting from this 1 voltage in several pixels.・
4 shows a known method, and FIG. 5 shows a method according to the invention. The signals shown in a, 1, and C, respectively, are connected to four conductors in the row direction, for example, conductors 1, 2, and 3.
(Figure 1). The two multiplexed signals applied to the column conductors are d.

eに示されている。It is shown in e.

その他の線図は、個々に位置が示されていぼ画素におい
て列多重信号及び行多重信号から多生する差電圧を示し
ている。従って例えば行1、列Iにおける画素が接続さ
れているのに対して行2及び3における列lの画素にお
ける電Hは、接続に必要な電圧に到達していない。列2
における3つの画素のうち行2における画素力(接続さ
れ、他の2つの画素は遮断されている。
Other diagrams show the differential voltages resulting from the column and row multiplex signals at individually located warp pixels. Therefore, for example, while the pixels in row 1, column I are connected, the voltage H in the pixels in column I in rows 2 and 3 has not reached the voltage required for connection. Column 2
The pixel in row 2 out of the three pixels in (connected, the other two pixels are blocked).

aの線図から、図示の例において列lにおけと  る画
素のみか接続され、列2ないしNにおけるで  画素は
遮断されていることが分かる。同様の動作が逆の符号で
行われる。2つの画像同期は−5緒に第4図及び第5図
に周期持続時間Tにより6  示されている。
It can be seen from the diagram in a that in the illustrated example only the pixels in column I are connected, while the pixels in columns 2 to N are blocked. A similar operation is performed with the opposite sign. The synchronization of the two images is indicated together in FIGS. 4 and 5 by the period duration T.

障   第3図と同様に第5図からも、本発明の方法〕
  により或る1つの画素における電圧変化が当該蓼 
 の列のその他の画素の状態とは無関係であるこし  
とか分かる。
From FIG. 5 as well as from FIG. 3, the method of the present invention]
Therefore, the voltage change in one pixel is
is independent of the state of other pixels in the column.
I understand.

第6図はMIM素子を存する液晶表示装置51を制御す
る制御装置を示し、この液晶表示装置51には128の
行と160の列が設けられ5  ている。これは204
80の画素に相当する。
FIG. 6 shows a control device for controlling a liquid crystal display device 51 including MIM elements, and this liquid crystal display device 51 is provided with 128 rows and 160 columns. This is 204
This corresponds to 80 pixels.

第6図の装置の個々の構成部品は公知であり、それらに
関する詳細な説明は本発明を理解する°  上において
は不要である。制御信号の時間変化を制御するためには
、HD61830の名称で市販されている制御器52が
用いられる。個々の期間においてその都度に導体に供給
する電圧は電圧供給ユニット53で発生される。制御器
52から切換信号が行ドライバ54及び55と列ドライ
バ56及び57に供給される。これら行ドライバ及び列
ドライバは市販されている。
The individual components of the apparatus of FIG. 6 are well known and a detailed description thereof is not necessary for understanding the invention. A controller 52 commercially available under the name HD61830 is used to control the time change of the control signal. The voltage to be applied to the conductors in each individual period is generated in a voltage supply unit 53. Switching signals from controller 52 are provided to row drivers 54 and 55 and column drivers 56 and 57. These row and column drivers are commercially available.

切換信号に制御されて、電圧供給ユニット53により発
生された電圧Vl、V2.V5.V6は行ドライバ54
.55を介して多重信号として第5図に相応して供給さ
れる。列導体のための多重信号は列ドライバ56.57
により電圧vl、v2.V3.V4から発生される。制
御器52のためのクロック信号を発生するために、周波
数1.5MHzを有する水晶発信器58が用いられる。
The voltages Vl, V2 . generated by the voltage supply unit 53 are controlled by the switching signal. V5. V6 is the row driver 54
.. 55 as a multiplexed signal in accordance with FIG. Multiple signals for column conductors are column drivers 56.57
The voltages vl, v2. V3. Generated from V4. A crystal oscillator 58 with a frequency of 1.5 MHz is used to generate the clock signal for the controller 52.

プログラム動作の間に制御器52により発生されるデー
タは一時的にRAM59に格納することが可能である。
Data generated by controller 52 during program operations can be temporarily stored in RAM 59.

制御器52の上位の制御のために主演算処理ユニット(
MPU)60が設けられ、主演算処理ユニット60は相
応するデータ線と制御線とアドレス復号器61を介して
制御器52と接続されている。
The main processing unit (
A main processing unit (MPU) 60 is provided, and the main processing unit 60 is connected to the controller 52 via corresponding data lines, control lines, and an address decoder 61.

入カニニット62を介して主演算剋理ユニット60に種
々の命令例えばスタート、ストップ、正、負、リセット
等が供給される。
Various commands such as start, stop, positive, negative, reset, etc. are supplied to the main processing unit 60 through the input unit 62.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はマトリクス状に配置された画素を有する表示装
置の一部の回路図、第2図は公知の方法による画素の制
御電圧の波形図、第3図は本発明の方法による画素の制
御電圧の波形図、第4図は公知の方法における別の波形
図、第5因は本発明の方法における別の波形図、第6図
は本発明の方法を実施するための回路装置のブロック回
路図である。 1〜7・・・導体、9・・・コンデンサ、51・・・液
晶表示装置、52・・・制御器、53・・・電圧供給ユ
ニット、54.55・・・行ドライバ、56.57−・
・列ドライバ、58・・・水晶発信器、59・・・RA
M、60・・・主演算処理ユニット、61・・・アドレ
ス復号器、62・・・入カユニット T2 2      0      0      2
T3 2      2      2      2
−    ■ ;;;     石    ω  1
FIG. 1 is a circuit diagram of a part of a display device having pixels arranged in a matrix, FIG. 2 is a waveform diagram of a pixel control voltage using a known method, and FIG. 3 is a pixel control voltage using the method of the present invention. Voltage waveform diagram; FIG. 4 is another waveform diagram in the known method; fifth factor is another waveform diagram in the method of the invention; FIG. 6 is a block circuit of a circuit arrangement for carrying out the method of the invention. It is a diagram. 1 to 7... Conductor, 9... Capacitor, 51... Liquid crystal display device, 52... Controller, 53... Voltage supply unit, 54.55... Row driver, 56.57-・
・Column driver, 58...Crystal oscillator, 59...RA
M, 60... Main processing unit, 61... Address decoder, 62... Input unit T2 2 0 0 2
T3 2 2 2 2
− ■ ;;; stone ω 1

Claims (1)

【特許請求の範囲】 1、マトリクスの行を形成する導体に行多重信号が印加
され、前記マトリクスの列を形成する導体に列多重信号
が印加され、 それぞれ1つの行の画素が同時に、それぞれ1つの列に
割当てられている画素が順次に所定の期間のうちに制御
され、 前記行多重信号と前記列多重信号の間のその都度の差に
依存してそれぞれの前記画素の制御が行われるか又は行
われない、 マトリクス状に配置された前記画素と、非線形前置切換
素子とを有する表示装置制御方法において、 前記所定の期間のうちに多数回にわたり前記差の正負符
号の切換えが行われることを特徴とする表示装置制御方
法。 2、正負符号の切換えが、行の歩進切換え毎にクロック
制御されて行われることを特徴とする請求項1記載の表
示装置制御方法。 3、正負符号の切換えが、行の歩進切換えが数回行われ
た後毎に行われることを特徴とする請求項1記載の表示
装置制御方法。 4、或る所定の期間から別の所定の期間への移行時に行
毎に正負符号の切換えが行われる他に、直流電圧補償の
ための正負符号の切換えが行われることを特徴とする請
求項1から3までのいずれか1項記載の表示装置制御方
法。
[Claims] 1. A row multiplex signal is applied to the conductors forming the rows of the matrix, a column multiplex signal is applied to the conductors forming the columns of the matrix, and the pixels of each row are simultaneously the pixels assigned to the two columns are controlled one after the other within a predetermined period, the control of each said pixel depending on the respective difference between the row multiplexed signal and the column multiplexed signal; or not performed, in the display device control method having the pixels arranged in a matrix and a nonlinear front switching element, the sign of the difference is switched many times within the predetermined period. A display device control method characterized by: 2. The display device control method according to claim 1, wherein the switching between the positive and negative signs is carried out under clock control every time the rows are incremented. 3. The display device control method according to claim 1, wherein the switching of the positive and negative signs is performed every time the row increments are switched several times. 4. A claim characterized in that, in addition to switching the positive and negative signs for each row at the time of transition from a certain predetermined period to another predetermined period, switching of the positive and negative signs is performed for DC voltage compensation. 4. The display device control method according to any one of items 1 to 3.
JP1100357A 1988-05-02 1989-04-21 Control of display device Pending JPH0213989A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE3814816A DE3814816A1 (en) 1988-05-02 1988-05-02 Method for controlling display devices
DE3814816.1 1988-05-02

Publications (1)

Publication Number Publication Date
JPH0213989A true JPH0213989A (en) 1990-01-18

Family

ID=6353368

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1100357A Pending JPH0213989A (en) 1988-05-02 1989-04-21 Control of display device

Country Status (3)

Country Link
JP (1) JPH0213989A (en)
KR (1) KR890017651A (en)
DE (1) DE3814816A1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1994000791A1 (en) * 1992-06-19 1994-01-06 Citizen Watch Co., Ltd. Two-terminal type active matrix liquid crystal display device and driving method thereof
US5666131A (en) * 1992-06-19 1997-09-09 Citizen Watch Co., Ltd. Active matrix liquid-crystal display device with two-terminal switching elements and method of driving the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5325454B2 (en) * 1972-10-18 1978-07-27
NL7712743A (en) * 1976-11-30 1978-06-01 Fujitsu Ltd SYSTEM FOR CONTROLLING A GAS DISCHARGE PANEL.
DE2842399A1 (en) * 1977-09-29 1979-04-05 Nippon Electric Co PLASMA DISPLAY SYSTEM
DE3234932A1 (en) * 1982-09-21 1984-03-22 Siemens AG, 1000 Berlin und 8000 München Method for driving an electro-optical display device and circuit arrangement for carrying out this method
JPS59113420A (en) * 1982-12-21 1984-06-30 Citizen Watch Co Ltd Driving method of matrix display device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1994000791A1 (en) * 1992-06-19 1994-01-06 Citizen Watch Co., Ltd. Two-terminal type active matrix liquid crystal display device and driving method thereof
US5666131A (en) * 1992-06-19 1997-09-09 Citizen Watch Co., Ltd. Active matrix liquid-crystal display device with two-terminal switching elements and method of driving the same

Also Published As

Publication number Publication date
KR890017651A (en) 1989-12-16
DE3814816A1 (en) 1989-11-16

Similar Documents

Publication Publication Date Title
DE3853526T2 (en) Active thin film matrix and associated addressing circuit.
DE69731724T2 (en) Integrated circuit for controlling a pixel-inversion liquid crystal display device
EP0325387B1 (en) Addressing structure using ionizable gaseous medium
US5272472A (en) Apparatus for addressing data storage elements with an ionizable gas excited by an AC energy source
DE69320438T2 (en) LIQUID CRYSTAL DISPLAY UNIT AND ELECTRONIC DEVICE USING THIS UNIT
US4908613A (en) Display device
CN106531110A (en) Driving circuit, driving method and display device
DE69111995T2 (en) Method for controlling a matrix display and a matrix display controlled by this method.
JPS6083477A (en) Driving circuit of liquid crystal display device
DE69222959T2 (en) Method of operating an active matrix type liquid crystal display device
WO1996010245A1 (en) Memory configuration for display information
DE68922159T2 (en) Display device.
US6304242B1 (en) Method and apparatus for displaying image
DE3853998T2 (en) METHOD AND CIRCUIT FOR CLEARING A LIQUID CRYSTAL DISPLAY.
US5448385A (en) Active matrix liquid crystal display device with interdigitated counter electrodes
JPH0213989A (en) Control of display device
EP0326254B1 (en) Apparatus for and method of addressing data storage elements
JP2552070B2 (en) Active matrix display device and driving method thereof
DE69411423T2 (en) Matrix display device with two-terminal type non-linear elements with pixels in series and control method therefor
JP2583211B2 (en) Liquid crystal display
JP3122137B2 (en) How to address a matrix array liquid crystal cell
JP2579467B2 (en) Liquid crystal display device and driving method thereof
JPS62631B2 (en)
EP0376233B1 (en) Driving system for a display device
EP0019709A1 (en) Circuitry for controlling an information display panel