JPH02138794U - - Google Patents

Description

【図面の簡単な説明】

第１図は従来技術のデイスクリート回路による
メモリのタイミング制御装置を表わすブロツク図
、第２図は従来技術による分周器の具体例を示す
図、第３図は、本考案で用いる固体撮像素子の駆
動回路の一例を示す図、第４図は、第３図の駆動
回路をブロツクで示した図、第５図は駆動回路の
信号のタイミグを示す図、第６図は、固体撮像素
子の他の駆動回路の例を示す図である。 ４……位相比較器、８……電圧制御発振器、９
，１０……分周器、１１……メモリリフレツシユ
タイミング発生器。

Claims (1)

1. 【実用新案登録請求の範囲】 アナログの複合ビデオ信号を受信して、そのビ
   デオ信号からクロツク信号、垂直同期信号、水平
   同期信号を分離した信号、及びその水平同期信号
   を分周した信号に同期して発生するリフレツシユ
   信号を少なくとも発生する制御信号発生回路と、 前記クロツク信号に基づいて前記アナログのビ
   デオ信号をデジタル信号に変換するアナログ−デ
   ジタル変換手段と、 前記クロツク信号に基づいて、入力される前記
   垂直同期信号及び前記水平同期信号を分周した信
   号から所定の信号を出力するアドレスカウンタ手
   段と、 前記アナログ−デジタル変換手段からのデジタ
   ル信号を、前記アドレスカウンタ手段からの出力
   される信号に基づいて所定のアドレスに記憶し、
   そして前記制御信号発生回路からのリフレツシユ
   信号によつてリフレツシユされるメモリ手段と、
   を備えるメモリの制御装置において、 前記制御信号発生回路を集積回路とすることを
   特徴とする装置。