JPH02129722A - Data managing system - Google Patents
Data managing systemInfo
- Publication number
- JPH02129722A JPH02129722A JP28458988A JP28458988A JPH02129722A JP H02129722 A JPH02129722 A JP H02129722A JP 28458988 A JP28458988 A JP 28458988A JP 28458988 A JP28458988 A JP 28458988A JP H02129722 A JPH02129722 A JP H02129722A
- Authority
- JP
- Japan
- Prior art keywords
- data
- address
- cell
- processing
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 24
- 238000013523 data management Methods 0.000 claims description 12
- 238000010586 diagram Methods 0.000 description 11
- 238000013500 data storage Methods 0.000 description 6
- 230000006870 function Effects 0.000 description 3
- 230000014509 gene expression Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000000547 structure data Methods 0.000 description 1
Landscapes
- Devices For Executing Special Programs (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、データ管理方式に関し、特に、データ自身が
データタイプを有するデータ構造を持つデータセルを処
理するデータ処理装置におけるデータ管理方式に関する
ものである。[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to a data management method, and particularly to a data management method in a data processing device that processes data cells having a data structure in which the data itself has a data type. It is.
従来、データ自身がデータタイプを有するデータ構造を
持つデータセルを処理するデータ処理装置、例えば、L
ISPプログラムを処理するりスト処理装置において、
LISPデータの表現手法としては、例えば、第7図に
示すように、32ビットデータのハーフセルの上位ビッ
トをデータタイプを示すタグとして用いる手法がある。Conventionally, data processing apparatuses that process data cells having a data structure in which the data itself has a data type, such as L
In the list processing device that processes the ISP program,
As a method of expressing LISP data, for example, as shown in FIG. 7, there is a method of using the upper bits of a half cell of 32-bit data as a tag indicating the data type.
また、別のLISPデータの表現手法としては、第8図
に示すように、データタイプを示すためのタグの領域を
、データセルのアドレスを保持する領域とは別の領域に
とる手法がある。第8図のデータフォーマットは、リス
ト構成データの1つのデータセルの例を示している。第
8図において、タグ領域1には、データセルがコンス型
データであることを示すビット情報が設定されている。Another method for expressing LISP data is to set the tag area for indicating the data type in a separate area from the area holding the address of the data cell, as shown in FIG. The data format of FIG. 8 shows an example of one data cell of list configuration data. In FIG. 8, bit information indicating that the data cell is cons type data is set in tag area 1.
システム用領域2は、システム制御部がガーベージ・コ
レクション処理(ごみ集め処理)等を行うために用いる
マークビット等が設定される領域である。このデータタ
イプ等を示す領域の次にデータセルの本来のデータの領
域のCAR部アドアドレスデータ領域3DR部アドアド
レスデータ領域4けらけて、1つの処理単位のデータセ
ルが構成されている。The system area 2 is an area in which mark bits and the like used by the system control unit to perform garbage collection processing and the like are set. Next to the area indicating the data type, etc., the original data area of the data cell, CAR section address data area 3, DR section address data area 4, constitutes one processing unit data cell.
このようなLISPデータの表現方法に関して、前者に
ついては、論文[5Jholey、S、E、Fahln
+anrThe Design of an In5t
ruction Set for CommonLis
pJ 、 1984ニーシーエム・シンポジウム・オン
・リスプ・アンド・ファンクショナル・プログラミング
、 1984年、第150頁〜第157頁[1984A
CM SYMPOSIUM ON LISP AND
FUNCTIONAL PROGRAMING、198
4. PP150〜PP157] ]において、また、
後者については、論文[湯浅、萩谷「にyoto Co
nn+on Li5pの実現」、情報処理学会−記号処
理研究会資料34−1.1985年11月13日]にお
いて論じられている。Regarding the former method of representing such LISP data, see the paper [5Jholey, S.E., Fahln.
+anrThe Design of an In5t
ruction Set for CommonLis
pJ, 1984 NCM Symposium on Lisp and Functional Programming, 1984, pp. 150-157 [1984A
CM SYMPOSIUM ON LISP AND
FUNCTIONAL PROGRAMMING, 198
4. PP150 to PP157], also,
Regarding the latter, please refer to the paper [Yuasa, Hagiya "Niyoto Co.
"Realization of nn+on Li5p", Information Processing Society of Japan - Symbol Processing Study Group Material 34-1, November 13, 1985].
ところで、近年の半導体技術の進歩および高度なデータ
処理機能の要求にしたがい、アドレス空間が拡張され、
高度のデータ処理機能を有するデータ処理装置のハード
ウェアが実現されるに至っている。このような高度のデ
ータ処理機能を有するデータ処理装置を用いて、LIS
P言語処理システムをインプリメントする場合、LIS
Pのデータ表現として従来のようなアドレスの上位数ビ
ットをタグとして用いるデータ表現手法では、全てのメ
モリ空間のアドレスを表現できなくなり。By the way, in accordance with the recent advances in semiconductor technology and the demand for advanced data processing functions, the address space has been expanded.
Hardware of data processing devices having advanced data processing functions has been realized. Using data processing equipment with such advanced data processing functions, LIS
When implementing a P language processing system, LIS
With the conventional data representation method of using the upper few bits of the address as a tag to represent the data of P, it is no longer possible to represent the addresses of all memory spaces.
拡張されたメモリ空間のアドレスを有効に利用して、デ
ータ処理を効率よく実行できないという問題点が生じて
きた。A problem has arisen in that data processing cannot be performed efficiently by effectively utilizing addresses in the expanded memory space.
すなわち、第7図に示すようなデータの表現手法では、
1つの処理単位のデータセルのハーフセルを32ビット
データとすると、32ビットデータのハーフセルのうち
、上位5ビットをデータタイプ用のタグとして使用する
ため、ハーフセルが表現するデータにおいては、アドレ
ス表現のために27ビットしか使えず、32ビットアド
レス空間仕様のハードウェアが提供するメモリ空間の3
2分の1しかデータ領域として使用することができない
という問題がある。In other words, in the data representation method shown in Figure 7,
If a half cell of a data cell in one processing unit is 32-bit data, the upper 5 bits of the 32-bit data half cell are used as a data type tag, so the data expressed by the half cell is used for address expression. 3 of the memory space provided by hardware with a 32-bit address space specification.
There is a problem in that only one-half can be used as a data area.
また、第8図に示すようなデータの表現手法では、ハー
ドウェアが提供するアドレス空間仕様のメモリ空間の領
域を全て使用できるものの、データタイプを指示するタ
グを保持するための領域として、本来のデータ表現のた
めに必要な領域の2分の1の領域を余分に使用してしま
うため、メモリの使用効率を低下させるという問題があ
る。Furthermore, with the data representation method shown in Figure 8, although it is possible to use all of the memory space specified by the address space provided by the hardware, the original area for holding the tag that indicates the data type is Since one-half of the area required for data expression is used in excess, there is a problem in that memory usage efficiency is reduced.
本発明は、前記問題点を解決するためになされたもので
ある。The present invention has been made to solve the above problems.
本発明の目的は、ハードウェアで提供されるアドレス空
間で指定できるメモリ領域を全て使用でき、かつデータ
表現のために余分なメモリ領域を必要としないデータ表
現にして、データセルを格納し、データタイプの判定が
容易に行えるデータ管理方式を提供することにある。An object of the present invention is to store data cells in a data representation that can use all the memory areas that can be specified in the address space provided by hardware and that does not require an extra memory area for data representation. An object of the present invention is to provide a data management method that allows easy type determination.
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述及び添付図面によって明らかになるであろ
う。The above and other objects and novel features of the present invention will become apparent from the description of this specification and the accompanying drawings.
上記の目的を達成するため、本発明においては、データ
自身がデータタイプを有するデータ構造を持つデータセ
ルを処理するデータ処理装置において、処理単位のデー
タセルを連続アドレスの複数バイト単位に記憶し、該複
数バイト単位のアドレ入境界以下のアドレスを指示する
アドレス下位ビット部分を処理単位のデータセルのデー
タタイプを判別するタグビットとし、該タグビットによ
り処理単位のデータセルの管理を行う。In order to achieve the above object, in the present invention, in a data processing device that processes data cells having a data structure in which the data itself has a data type, data cells in units of processing are stored in units of multiple bytes of consecutive addresses, The lower bit part of the address indicating the address below the address input boundary in units of multiple bytes is used as a tag bit for determining the data type of the data cell in the unit of processing, and the data cell in the unit of processing is managed using the tag bit.
ここでの処理単位のデータセルは、リスト処理のための
8バイト単位のデータセルとし、そのハーフセルで指定
するデータセルのアドレスデータの複数バイト単位のア
ドレス境界以下のアドレスを指示するアドレス下位ビッ
ト部分は、32ビットアドレスの下位3ビットとし、該
下位3ビットをタグビットとして処理単位であるデータ
セルのデータタイプの判別に用いる。The processing unit data cell here is an 8-byte unit data cell for list processing, and the lower bit part of the address indicates the address below the address boundary in multiple byte units of the address data of the data cell specified by the half cell. is the lower 3 bits of a 32-bit address, and the lower 3 bits are used as tag bits to determine the data type of a data cell, which is a unit of processing.
前記手段によれば、データ自身がデータタイプを有する
データ構造を持つデータセルを処理するデータ処理装置
において、処理単位のデータセルは連続アドレスの複数
バイト単位に記憶する。この複数バイト単位のアドレス
境界以下のアドレスを指示するアドレス下位ビット部分
を処理単位のデータセルのデータタイプを判別するタグ
ビットとし、このタグビットにより処理単位のデータセ
ルの管理を行う。According to the above means, in a data processing apparatus that processes a data cell having a data structure in which the data itself has a data type, the data cell as a unit of processing is stored in units of multiple bytes at consecutive addresses. The lower bit part of the address indicating the address below the address boundary in units of multiple bytes is used as a tag bit for determining the data type of the data cell in the unit of processing, and the data cell in the unit of processing is managed by this tag bit.
例えば、メモリ空間上に確保される処理単位であるデー
タセルの基本のデータの長さを、8バイトとすると、全
てのデータセルのアドレスは8の倍数で表現される。3
2ビットアドレスのアドレス空間においてデータ処理を
行う場合、各々のデータセルを指定するアドレスは8の
倍数となるため、各データセルのアドレスを指定するア
ドレスビットの32ビットのうち下位の3ビットは常に
0となる。このため、実際のデータセルのアドレスは、
上位アドレスの29ビットを用いて表現することができ
る。したがって、上位29ビットのアドレスにより、各
々のデータセルのアドレスが全て表現できるため、ハー
ドウェアで提供されるメモリ空間全てを表現して有効に
メモリ空間を利用し、更に、残りの下位3ビットのデー
タをデータタイプを指示するタグビットに使用できる。For example, if the basic data length of a data cell, which is a processing unit secured in a memory space, is 8 bytes, the addresses of all data cells are expressed as a multiple of 8. 3
When data processing is performed in the address space of 2-bit addresses, the address that specifies each data cell is a multiple of 8, so the lower 3 bits of the 32 bits of address bits that specify the address of each data cell are always It becomes 0. Therefore, the actual data cell address is
It can be expressed using 29 bits of the upper address. Therefore, since the address of each data cell can be expressed entirely by the address of the upper 29 bits, the entire memory space provided by the hardware can be expressed and the memory space can be used effectively. Data can be used to tag bits to indicate data type.
この残りの下位3ビットのデータは、各々のデータセル
を指定するためのアドレスデータとしては不要であるの
で、ハードウェアで提供されるメモリ空間全てを表現し
て有効にメモリ空間を利用できることには変わりはない
。このように、各々のデータセルを指定するためのアド
レスデータとしては不要であるアドレス下位3ビットの
領域をデータタイプを指示するタグビットとし、このタ
グビットにより、各データセルのデータ管理を行う。This remaining lower 3-bit data is not necessary as address data for specifying each data cell, so it is possible to express all the memory space provided by the hardware and use the memory space effectively. There is no difference. In this way, the lower three bits of the address, which are unnecessary as address data for specifying each data cell, are used as tag bits that indicate the data type, and the tag bits are used to manage the data of each data cell.
すなわち、8バイト単位のデータセルがメモリ空間のア
ドレスに対応して記憶され、メモリ空間中のデータのア
ドレスを保持するハーフセルの下位3ビットに、ハーフ
セルのデータのデータタイプを示すタグが設定される。That is, 8-byte data cells are stored in correspondence with addresses in the memory space, and a tag indicating the data type of the data in the half cell is set in the lower 3 bits of the half cell that holds the address of the data in the memory space. .
下位3ビット以外のビットはアドレスを表現するために
使用する。Bits other than the lower three bits are used to express an address.
このため、データセルを記憶するハードウェアで提供さ
れるメモリ空間全てを表現することができ、また、デー
タタイプ判定のために、タグ専用領域を別途に設ける必
要がなくなり、メモリ使用効率を向上させることができ
る。Therefore, it is possible to represent the entire memory space provided by the hardware that stores data cells, and there is no need to provide a separate area dedicated to tags for data type determination, improving memory usage efficiency. be able to.
このように、データセルのアドレスを指定する下位3ビ
ットをデータの型の判別に使用することにより、ハード
ウェアが提供するメモリ空間全てをデータ領域として利
用可能となる。In this way, by using the lower three bits that specify the address of a data cell to determine the data type, the entire memory space provided by the hardware can be used as a data area.
また、データセルのアドレスを指定する下位3ビットを
データセルデータタイプの判別に使用することで、デー
タセル以外にデータ判別のだめののデータ領域を必要と
しない。Further, by using the lower three bits specifying the address of the data cell to determine the data type of the data cell, no data area other than the data cell is required for data determination.
以下、本発明の一実施例を図面を用いて具体的に説明す
る。Hereinafter, one embodiment of the present invention will be specifically described using the drawings.
第1図は、本発明の一実施例にかかるデータ処理システ
ムの要部の構成を示すブロック図である。FIG. 1 is a block diagram showing the configuration of essential parts of a data processing system according to an embodiment of the present invention.
第1図において、10はデータ処理装置、11は入力装
置、12は出力装置、13は処理すべきデータやLIS
Pのプログラムが記憶されている2次記憶装置である。In FIG. 1, 10 is a data processing device, 11 is an input device, 12 is an output device, and 13 is data to be processed and LIS.
This is a secondary storage device in which the P program is stored.
また、14はLISPプログラムの各々の処理を行うL
ISP処理機構、15はLISPデータ記憶部である。In addition, 14 is an L which performs each process of the LISP program.
The ISP processing mechanism 15 is a LISP data storage unit.
データ処理装置110は、入力装置11から入力された
LISP言語のプログラム、データに対して、LISP
処理機構14により、LISPデータ記憶部15を用い
て、データ処理を行い、出力装置12へ処理された結果
データを出力する。処理すべきデータやLISPのプロ
グラムは必要により2次記憶装置13に格納されて、処
理が実行される。LISPデータ記憶部15は、ハード
ウェアで提供される実記憶装置を共用する。LISP処
理機構15が処理するデータは、入力装置11または2
次記憶装置13から読み込まれ、LISPデータ記憶部
15の中に記憶領域が確保される。処理単位のデータセ
ル15aは、LISPデータ記憶部15の中の記憶領域
に格納される。各々のデータセル15aは、連続アドレ
スの複数バイト単位に記憶され、この各々のデータセル
15aの複数バイト単位のアドレス境界以下のアドレス
を指示するアドレス下位ピット部分が、処理単位のデー
タセルのデータタイプを判別するタグビット15bとさ
れ、このタグビット15bにより処理単位のデータセル
の管理が行われる。The data processing device 110 processes the LISP language programs and data input from the input device 11 into LISP language programs and data.
The processing mechanism 14 performs data processing using the LISP data storage section 15 and outputs the processed result data to the output device 12 . The data to be processed and the LISP program are stored in the secondary storage device 13 as necessary, and the processing is executed. The LISP data storage unit 15 shares a real storage device provided by hardware. The data processed by the LISP processing mechanism 15 is input to the input device 11 or 2.
The data is read from the next storage device 13 and a storage area is secured in the LISP data storage section 15. The processing unit data cell 15a is stored in a storage area in the LISP data storage section 15. Each data cell 15a is stored in units of multiple bytes of consecutive addresses, and the lower address pit portion of each data cell 15a indicating an address below the address boundary in units of multiple bytes indicates the data type of the data cell in the unit of processing. A tag bit 15b is used to determine the data cell, and this tag bit 15b manages data cells in units of processing.
第2図は、本発明の一実施例にかかるタグビットを説明
する図である。第2図において、20aは処理単位のデ
ータセルのデータ領域、20bはデータタイプを示すタ
グビット領域である。LISPのデータには、それぞれ
、読値型(小整数型9文字型など)データ、シンボル型
データ、コンス型データなどのデータタイプがあり、そ
れぞれに異なるタグビットを割り合てた例を、第2図に
示している。このタグビットは、データセルの複数バイ
ト単位のアドレス境界以下のアドレスを指示するアドレ
ス下位ビット部分となっている。FIG. 2 is a diagram illustrating tag bits according to an embodiment of the present invention. In FIG. 2, 20a is a data area of a data cell as a unit of processing, and 20b is a tag bit area indicating the data type. LISP data has data types such as reading type (small integer type, 9 character type, etc.) data, symbol type data, and cons type data. As shown in the figure. This tag bit is a lower bit portion of the address that indicates an address below the address boundary in units of multiple bytes of the data cell.
タグビット” o o o”は即値型データであること
を示し、タグビット“’100”はシンボル型データで
あることを示し、タグビット”010”はコンス型デー
タであることを示し、また、タグビット“OO1”はそ
の他のデータ型であることを示している。この下位3ビ
ットのタグビット以外の残りの29ビットを用いて、ハ
ードウェアで提供されるメモリ空間のアドレスデータを
表現し、または、即値データを表現する。The tag bit "o o o" indicates immediate type data, the tag bit "'100" indicates symbol type data, the tag bit "010" indicates cons type data, and The tag bit "OO1" indicates another data type. The remaining 29 bits other than the lower three tag bits are used to represent address data in a memory space provided by hardware or immediate value data.
第3図は、本発明の一実施例にかかる処理単位の1つの
データセルのフォーマットを示す図である。第3図のデ
ータセル30は、リスト構造データの1つのデータセル
のコンス型データの例を示している。データセル30は
、CAR部アドアドレスデータ31a−フセルと、CD
R部アドアドレスデータ32a−フセルから構成されて
おり、それぞれのハーフセルのデータに対して、データ
タイプを示すタグビット31b、32bが付加されてい
る。FIG. 3 is a diagram showing the format of one data cell of a processing unit according to an embodiment of the present invention. A data cell 30 in FIG. 3 shows an example of cons type data of one data cell of list structure data. The data cell 30 includes CAR part address data 31a-fusel and CD
It is composed of R part address data 32a and a cell, and tag bits 31b and 32b indicating the data type are added to the data of each half cell.
次に、本発明の一実施例にかかるデータ管理方式を適用
したLISP言語処理システムにおいて、あるリストの
データが記憶部に格納されている状態を具体的に例示し
て説明する。ここでのリストのデータとしては、第4図
に示すようなリストのデータである。すなわち、括弧で
くくった表現の8式のデータは、−を空白文字として、
(1ist l+l (+−1、2) −”abc
”)で表現されているリストである。これを記憶部にお
ける通常の内部表現で示すと、各々のデータセルによっ
て結合された第5図に示すようなリスト構造のデータと
なる。第5図のリスト構造のデータ表現において、各々
のデータセルには、そのデータタイプは明示されていな
いが、このリストのデータを本実施例のデータ管理方式
を適用して記憶部に格納した状態では、第6図に示すよ
うな状態となり、各々のデータセルのデータにタグビッ
トが付加された状態で記憶されることになる。なお、第
5図および第6図において、ブロックの外部の数字はア
ドレスを示している。Next, a state in which a certain list of data is stored in a storage unit in a LISP language processing system to which a data management system according to an embodiment of the present invention is applied will be explained with a specific example. The list data here is list data as shown in FIG. In other words, the data of formula 8 enclosed in parentheses is expressed as - with a blank character,
(1ist l+l (+-1, 2) -”abc
”). If this is expressed in normal internal representation in the storage unit, it will be data with a list structure as shown in FIG. 5, which is connected by each data cell. In the data representation of the list structure, the data type is not specified for each data cell, but when the data of this list is stored in the storage unit by applying the data management method of this embodiment, The state will be as shown in the figure, and the data in each data cell will be stored with a tag bit added to it.In Figures 5 and 6, the numbers outside the blocks indicate addresses. ing.
このように、本実施例によれば、各々のデータセルのデ
ータの中に、そのデータタイプを示すタグビットを付加
して記憶しておくことができ、図示しないシステム制御
プログラムが、このタグビットのデータを用いて、デー
タセルのデータを適切に管理することができる。As described above, according to this embodiment, a tag bit indicating the data type can be added to and stored in the data of each data cell, and a system control program (not shown) can add and store the tag bit in the data of each data cell. The data in the data cell can be appropriately managed using the data in the data cell.
以上、説明したように、本実施例によれば、第8図に示
した従来の方式に比べ、3分の2の領域で、コンス型の
データを表現することができる。As described above, according to this embodiment, cons-type data can be expressed in two-thirds the area compared to the conventional method shown in FIG.
このように1本実施例のデータ管理方式は、例えば、L
ISP言語処理システムを32ビットアドレス空間仕様
ハードウェアのデータ処理装置にインプリメントする場
合に用いて好適なデータ管理方式となっている。In this way, the data management method of this embodiment is, for example, L
This data management method is suitable for use when implementing an ISP language processing system in a data processing device with 32-bit address space specification hardware.
以上、本発明を実施例にもとづき具体的に説明したが1
本発明は、前記実施例に限定されるものではなく、その
要旨を逸脱しない範囲において種々変更可能であること
は言うまでもない。The present invention has been specifically described above based on examples, but 1.
It goes without saying that the present invention is not limited to the embodiments described above, and can be modified in various ways without departing from the spirit thereof.
以上、説明したように、本発明によれば、データセルの
記憶アドレスは、ハードウェアで提供されるメモリ空間
上のアドレスを全て表現でき、しかもタグビットをもデ
ータセル内のデータとして表現できる。このため、デー
タ処理においては、データ領域として全てのメモリ空間
を使用でき。As described above, according to the present invention, the storage address of a data cell can represent all addresses in a memory space provided by hardware, and tag bits can also be represented as data within the data cell. Therefore, in data processing, all memory space can be used as a data area.
データタイプのためのタグ用の領域を必要とせず、メモ
リの利用効率を向上させたシステムを構築することがで
きる。It is possible to construct a system that improves memory usage efficiency without requiring an area for tags for data types.
第1図は、本発明の一実施例にかかるデータ処理システ
ムの要部の構成を示すブロック図、第2図は、本発明の
一実施例にかかるタグビットを説明する図、
第3図は、本発明の一実施例にかかる処理単位の1つの
データセルのフォーマットを示す図、第4図は、括弧で
くくった表現の8式のリストのデータの例を示す図、
第5図は、リスト構造のデータの記憶部内の表現を説明
する図、
第6図は、タグビットが明示されたデータセルによるリ
スト構造のデータの具体的な記憶部内の表現を説明する
図、
第7図は、従来におけるLISPデータのデータセルの
フォーマットの一例を説明する図、第8図は、従来にお
けるLISPデータのデータセルのフォーマットの他の
例を説明する図である。
図中、10・・・データ処理装置、11・・・入力装置
、12・・・出力装置、13・・・2次記憶装置、14
・・・LISP処理機構、15・・・LISPデータ記
憶部。FIG. 1 is a block diagram showing the configuration of essential parts of a data processing system according to an embodiment of the present invention, FIG. 2 is a diagram explaining a tag bit according to an embodiment of the present invention, and FIG. , a diagram showing the format of one data cell of a processing unit according to an embodiment of the present invention, FIG. 4 is a diagram showing an example of data in a list of eight expressions expressed in parentheses, and FIG. FIG. 6 is a diagram illustrating a specific representation of list-structured data in the storage unit using data cells with tag bits specified; FIG. 7 is a diagram illustrating the representation of list-structured data in the storage unit FIG. 8 is a diagram illustrating an example of a conventional format of a data cell of LISP data. FIG. 8 is a diagram illustrating another example of a conventional format of a data cell of LISP data. In the figure, 10... data processing device, 11... input device, 12... output device, 13... secondary storage device, 14
. . . LISP processing mechanism, 15 . . . LISP data storage unit.
Claims (3)
持つデータセルを処理するデータ処理装置において、処
理単位のデータセルを連続アドレスの複数バイト単位に
記憶し、該複数バイト単位のアドレス境界以下のアドレ
スを指示するアドレス下位ビット部分を処理単位のデー
タセルのデータタイプを判別するタグビットとし、該タ
グビットにより処理単位のデータセルの管理を行うこと
を特徴とするデータ管理方式。(1) In a data processing device that processes data cells that have a data structure in which the data itself has a data type, data cells as a unit of processing are stored in multiple byte units of continuous addresses, and addresses below the address boundary of the multiple byte units A data management method characterized in that the lower bit part of an address that designates is used as a tag bit for determining the data type of a data cell in a unit of processing, and the data cell in a unit of processing is managed using the tag bit.
単位のデータセルは、リスト処理のための8バイト単位
のデータセルとし、そのハーフセルで指定するデータセ
ルのアドレスデータの複数バイト単位のアドレス境界以
下のアドレスを指示するアドレス下位ビット部分は、3
2ビットアドレスの下位3ビットとし、該下位3ビット
をタグビットとして処理単位であるデータセルのデータ
タイプの判別に用いることを特徴とするデータ管理方式
。(2) In the data management system according to claim 1, the processing unit data cell is an 8-byte unit data cell for list processing, and the address data of the data cell specified by the half cell is a multi-byte unit address. The lower bit part of the address that indicates the address below the boundary is 3.
A data management method characterized in that the lower 3 bits of a 2-bit address are used as tag bits to determine the data type of a data cell that is a unit of processing.
バイト単位のアドレス境界以下のアドレスを指示するア
ドレス下位ビット部分は、32ビットアドレスの下位3
ビットとし、該下位3ビットをデータセルのデータタイ
プの判別に用い、他にデータセルのデータタイプ判別の
ためのデータ領域を設けないことを特徴とするデータ管
理方式。(3) In the data management system according to claim 1, the address lower bit portion indicating an address below the address boundary in units of multiple bytes is the lower three bits of the 32-bit address.
A data management method characterized in that the lower three bits are used to determine the data type of a data cell, and no other data area is provided for determining the data type of the data cell.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28458988A JPH02129722A (en) | 1988-11-09 | 1988-11-09 | Data managing system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28458988A JPH02129722A (en) | 1988-11-09 | 1988-11-09 | Data managing system |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02129722A true JPH02129722A (en) | 1990-05-17 |
Family
ID=17680414
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28458988A Pending JPH02129722A (en) | 1988-11-09 | 1988-11-09 | Data managing system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02129722A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0431644A (en) * | 1990-05-28 | 1992-02-03 | Nissan Motor Co Ltd | Air-fuel ratio controller of engine |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6375838A (en) * | 1986-09-18 | 1988-04-06 | Fujitsu Ltd | Address modifying system |
-
1988
- 1988-11-09 JP JP28458988A patent/JPH02129722A/en active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6375838A (en) * | 1986-09-18 | 1988-04-06 | Fujitsu Ltd | Address modifying system |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0431644A (en) * | 1990-05-28 | 1992-02-03 | Nissan Motor Co Ltd | Air-fuel ratio controller of engine |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4975872A (en) | Dual port memory device with tag bit marking | |
EP0077619A1 (en) | Data-packet driven digital computer | |
US5519860A (en) | Central processor index sort followed by direct record sort and write by an intelligent control unit | |
JP2551167B2 (en) | Microcomputer | |
JPH02129722A (en) | Data managing system | |
JP3338466B2 (en) | Main memory access optimization processor | |
JPS60134937A (en) | Address extension device | |
JPS6037931B2 (en) | List processing method | |
JP2507399B2 (en) | Database equipment | |
JPH0394325A (en) | Data selector | |
JPS58224492A (en) | Method for controlling virtual memory | |
JPH04220736A (en) | Sharing method for binary format data file between different kind of computers | |
JPH01130237A (en) | Information processor | |
JPH04175825A (en) | Information processor provided with branch history table | |
JPS60196858A (en) | Input processor of data with label | |
JPS61109149A (en) | Data processor | |
JPS59117375A (en) | Mh coding system | |
JPH0635442A (en) | Data converting device | |
JPS63237143A (en) | Programmable controller | |
JPS6129940A (en) | Arithmetic unit | |
JPS6160151A (en) | Computer with tag | |
JPS60241135A (en) | Address producing system | |
JPS6145342A (en) | Information processor having variable length data transfer function | |
JPH03296844A (en) | Operation-sorted buffering method | |
JPS60117334A (en) | Selection system of address information |