JPH02126379A - Graphic display device - Google Patents

Graphic display device

Info

Publication number
JPH02126379A
JPH02126379A JP63280628A JP28062888A JPH02126379A JP H02126379 A JPH02126379 A JP H02126379A JP 63280628 A JP63280628 A JP 63280628A JP 28062888 A JP28062888 A JP 28062888A JP H02126379 A JPH02126379 A JP H02126379A
Authority
JP
Japan
Prior art keywords
data
memory
coordinate data
written
buffer memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63280628A
Other languages
Japanese (ja)
Inventor
Takahiro Ito
隆弘 伊藤
Yukio Kurita
栗田 由紀夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
O EE KENKYUSHO KK
Mitsubishi Electric Corp
Original Assignee
O EE KENKYUSHO KK
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by O EE KENKYUSHO KK, Mitsubishi Electric Corp filed Critical O EE KENKYUSHO KK
Priority to JP63280628A priority Critical patent/JPH02126379A/en
Publication of JPH02126379A publication Critical patent/JPH02126379A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To shorten the write time of coordinate data by directly writing the coordinate data to a memory storage position when it is decided that the data are not written before the memory storage position. CONSTITUTION:Coordinate data Xc and Yc are respectively added as the address of a depth buffer memory 8 and the address of a flag memory 13, and coordinate data Zc are set as the data input of a comparator 36 and a memory 8. As soon as information is read from the memory 13, whether or not the writing is executed before is determined, and data Z are sent from the memory 8 to the comparator 36. When the data are not written before, the data Zc are unconditionally written to the memory 8, and the processing is advanced in response to the next coordinate output from a straight line generator 7. When the data Z are written to the memory 8 before, based on the comparison result between the data Z and Zc (Zc < Z), the write processing of the data Zc to the memory 8 are executed.

Description

【発明の詳細な説明】 [産業上の利用分野〕 この発明は図形などを表示する図形表示装置において図
形表示に必要なデータをメモリに書き込むためのものに
関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a graphics display device for displaying graphics, etc., for writing data necessary for displaying graphics into a memory.

〔従来の技術〕[Conventional technology]

第3図はデプスバッファメモリを用l/)て隠面処理を
行う従来のデータ書き込み方式を用(暁ラスタスキャン
型の図形表示装置の構成ブロック図である。図において
、1は図示されない計算機とのインターフェース信号、
2はインターフェース回路、3はこのインターフェース
回路2を通じて計算機より送られた表示データや表示コ
マンドを内部フォーマットに変換する制御装置、4は内
部フォーマットに変換された表示データや表示コマンド
を記憶する記憶回路である。記憶回路4に記↑qされた
データは、制御装置13の指示に基づき、座標変換回路
5およびクリップ回路6を介して直線発生器7に与えら
れる。8は直線発生器7からの座標データXc、Ye、
Zeを入力としてこのうぢの座標データXc、Ycによ
りアドレシングされる記憶装置よりデータZを読み出し
、Zc<Zの場合は座標データZcをその記憶位置に書
き込み且つ更新フラグ信号を出力する第1のメモリとし
てのデプスバッファメモリ、9は上記更新フラグ信号が
入力されると座標データXe、Yeによりアドレシング
される記憶位置に予め設定された輝度あるいは色などの
表示情報を書き込む第2のメモリとしてのフレームバッ
ファメモリである。
FIG. 3 is a block diagram of the configuration of a raster scan type graphic display device that uses a conventional data writing method that performs hidden surface processing using a depth buffer memory. In the figure, 1 is a computer (not shown) and interface signal,
2 is an interface circuit, 3 is a control device that converts display data and display commands sent from the computer through this interface circuit 2 into an internal format, and 4 is a storage circuit that stores display data and display commands that have been converted to the internal format. be. The data written in the memory circuit 4 is given to the linear generator 7 via the coordinate conversion circuit 5 and the clip circuit 6 based on instructions from the control device 13. 8 is the coordinate data Xc, Ye, from the straight line generator 7.
A first controller that receives Ze as input and reads data Z from the storage device addressed by the coordinate data Xc and Yc, and if Zc<Z, writes the coordinate data Zc to the storage location and outputs an update flag signal. A depth buffer memory as a memory, and a frame 9 as a second memory in which display information such as brightness or color set in advance is written in a storage position addressed by the coordinate data Xe and Ye when the update flag signal is input. It is buffer memory.

10はCRTIIに表示データを送るCRTインターフ
ェース回路、12は制御装置3にデータを与える入力機
器である。
10 is a CRT interface circuit that sends display data to the CRT II, and 12 is an input device that sends data to the control device 3.

第4図はデプスバッファメモリ8の詳細を含む図形表示
装置の構成ブロック図であり、1〜12は第3図と同−
又は対応する部分である。31゜32.33は直線発生
器7が発生する座標データで、座標データ31はXc、
座標データ32はYc、座標データ33はZc、34は
座標データ31.32.33をサンプルするストローブ
信号である。35はデプスバッファメモリ8から読み出
されるデータZ、36はZ座標値の比較器で、座標デー
タ33.35を比較して出力37を出力する。出力37
はZc≦Zを示すフラグ信号で、デプスバッファメモリ
8に対する書き込み信号およびフレームバッファメモリ
9に対する書き込みフラグとなる。
FIG. 4 is a configuration block diagram of the graphic display device including details of the depth buffer memory 8, and 1 to 12 are the same as in FIG. 3.
or a corresponding part. 31°32.33 is the coordinate data generated by the linear generator 7, and the coordinate data 31 is Xc,
Coordinate data 32 is Yc, coordinate data 33 is Zc, and 34 is a strobe signal that samples coordinate data 31, 32, and 33. 35 is data Z read out from the depth buffer memory 8, and 36 is a Z coordinate value comparator, which compares coordinate data 33.35 and outputs an output 37. Output 37
is a flag signal indicating Zc≦Z, which serves as a write signal to the depth buffer memory 8 and a write flag to the frame buffer memory 9.

次に動作について説明する。直線発生器7は、始点デー
タXs、Ys、Zsおよび終点データXi 、YE 、
ZEに基づき、始点より終点に向い順次座標データを発
生して隠面処理アルゴリズムを実現するデプスバッフ1
メモリ8に与える。デプスバッファメモリ8は、直線発
生器7が発生する座標データXC,Ye、Zcのうち座
標データXc  (31)、Yc  (32)によりア
ドレシングされるデプスバッファメモリ位置よりデータ
Z(35)を読み出し、Zc≦Zの場合、座標データZ
c(33)をそのメモリ位置に書き込み、座標データX
c、Ycとデプスバッファメモリ8を更新したことを示
す更新フラグ37をフレームバッファメモリ9に与える
。なお、デプスバッファメモリ8を更新しなかった場合
には、座標データと更新フラグはフレームバッファメモ
リ9には与えられない。フレームバッファメモリ9は、
更新フラグを受は取ると、座標データXc、Ycにより
アドレシングされるフレームバッファメモリ9の記憶位
置に、予め設定されていた輝度域は色などの表示情報を
書き込む。フレームバッファメモリ9に書き込まれたデ
ータは、CRTインターフェース回路10が発生する表
示アドレスにしたがって読み出され、順次CRTIIに
送られて表示される。また、入力機器12により必要に
応じて制御装置3にデータが与えられる。
Next, the operation will be explained. The straight line generator 7 generates starting point data Xs, Ys, Zs and ending point data Xi, YE,
Depth buffer 1 that realizes hidden surface processing algorithm by sequentially generating coordinate data from the start point to the end point based on ZE
Give it to memory 8. The depth buffer memory 8 reads data Z (35) from the depth buffer memory location addressed by the coordinate data Xc (31) and Yc (32) among the coordinate data XC, Ye, and Zc generated by the linear generator 7, If Zc≦Z, coordinate data Z
Write c(33) to that memory location and save the coordinate data X
An update flag 37 indicating that c, Yc and the depth buffer memory 8 have been updated is given to the frame buffer memory 9. Note that if the depth buffer memory 8 is not updated, the coordinate data and update flag are not provided to the frame buffer memory 9. The frame buffer memory 9 is
When the update flag is received, display information such as brightness range, color, etc. set in advance is written into the storage location of the frame buffer memory 9 addressed by the coordinate data Xc, Yc. The data written in the frame buffer memory 9 is read out according to the display address generated by the CRT interface circuit 10, and is sequentially sent to the CRTII for display. Further, data is given to the control device 3 by the input device 12 as necessary.

第5図に従来のデプスバッファへの書き込みシーケンス
の例を示す。Aは直線発生器7からの座標データXc、
Yc、7:cの出力タイミング、Bは座標データXc、
Ycにより指定されたデプスバッファメモリ8のアドレ
ス内の座標データZの比較器36への出力タイミング、
Cは比較器36での座標データZとZcとの比較タイミ
ング、Dはその比較結果によりデプスバッファメモリ8
へのデータ書き込みのタイミングをそれぞれ示す。
FIG. 5 shows an example of a conventional writing sequence to a depth buffer. A is coordinate data Xc from the linear generator 7,
Yc, 7: output timing of c, B is coordinate data Xc,
Output timing of coordinate data Z within the address of the depth buffer memory 8 specified by Yc to the comparator 36;
C is the comparison timing between the coordinate data Z and Zc in the comparator 36, and D is the comparison timing of the depth buffer memory 8 according to the comparison result.
The timing of writing data to is shown below.

ステップ1において、座標データXc、Ycがデプスバ
ッファメモリ8のアドレスとして与えられ、座標データ
Zcが比較器36に設定される。
In step 1, coordinate data Xc, Yc are given as addresses of the depth buffer memory 8, and coordinate data Zc is set in the comparator 36.

ステップ2において、指定されたデプスバッファメモリ
8のアドレス内のデータZが出力され、比較器36に設
定される。ステップ3において、座標データZとZcと
の比較が行われ、その結果が出力される。ステップ4に
おいて、比較結果に従って、デプスバッファメモリ8の
内容の更新動作を行う。
In step 2, data Z within the specified address of the depth buffer memory 8 is output and set in the comparator 36. In step 3, coordinate data Z and Zc are compared and the results are output. In step 4, the contents of the depth buffer memory 8 are updated according to the comparison result.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

従来の図形表示装置におけるデータ書き込み方式は以上
のように動作するので、デプスバッファメモリに対して
以前に書き込みが行われていない座標データZcが送ら
れてきた場合は無条件にそのデプスバッファメモリに座
標データZcを書き込めるにもかかわらず、デ〜りZと
直線発生器からの座標データZcとの比較を行ってから
デプスバッファメモリに座標データZcを書き込んでい
るので、デプスバッファメモリへの書き込み時間が長く
なるという問題があった。
The data writing method in conventional graphic display devices operates as described above, so if coordinate data Zc that has not been previously written to the depth buffer memory is sent, it is unconditionally written to the depth buffer memory. Even though the coordinate data Zc can be written, the writing time to the depth buffer memory is shortened because the coordinate data Zc is written to the depth buffer memory after comparing the coordinate data Zc from the linear generator with the coordinate data Zc from the linear generator. There was a problem that the length of the

、−の発明は上記のような問題点を解消するためになさ
れたもので、第1のメモリ (デプスバッファメモリ)
に対して以前に書き込みが行われていない座標データが
送られて来た場合は無条件に書き込、hを行うことがで
きるようにし、書き込みタイミングを高速に行うことが
できる図形表示装置を得ることを目的とする。
The inventions of , - were made to solve the above-mentioned problems, and the first memory (depth buffer memory)
To obtain a graphic display device that can unconditionally write and perform h when coordinate data that has not been previously written to is sent, and that can perform writing at high speed. The purpose is to

〔課題を解決するための手段〕[Means to solve the problem]

この発明に係る図形表示装置は、直線発生器7が発生す
る座標データXc、Ycによってアドレシングされる第
1のメモリ (デプスバッファメモリ8)の記憶位置に
以前にデータZの書き込みが行われたかど・うかを示す
フラグ情報を記憶する第3のメモリ (フラグメモリ1
3)を備え、第1のメモリ (デプスバッファメモリ8
)の記憶位1に以前にデータZが書き込まれていないと
上記フラグ情報により判定された場合、上記データZと
直線発生器7からの座標データZeとの比較を行わずに
座標データZcを第1のメモリ (デプスバッファメモ
リ8)の記憶位置に直接書き込むことを特徴とするもの
である。
The graphic display device according to the present invention detects whether data Z has been previously written to the storage location of the first memory (depth buffer memory 8) addressed by the coordinate data Xc, Yc generated by the linear generator 7.・Third memory that stores flag information indicating whether
3), the first memory (depth buffer memory 8
), if it is determined based on the flag information that the data Z has not been previously written to storage location 1, the coordinate data Zc is written without comparing the data Z with the coordinate data Ze from the linear generator 7. 1 (depth buffer memory 8).

〔作用〕[Effect]

このデータ書き込み方式において、第1のメモリ (デ
プスバッファメモリ8)の記憶位置に以前にデータZが
書き込まれていないとフラグ情報により判定された場合
は、データZと座標データZcとの比較を行わず、座標
データZcは第1のメモリ (デプスバッファメモリ8
)の記憶位置に直接書き込まれる。したがって、座標デ
ータZcの書き込み時間は短くなる。
In this data writing method, if it is determined from the flag information that data Z has not been previously written to the storage location of the first memory (depth buffer memory 8), data Z and coordinate data Zc are compared. First, the coordinate data Zc is stored in the first memory (depth buffer memory 8
) is written directly to the storage location. Therefore, the time required to write the coordinate data Zc becomes shorter.

〔発明の実施例〕[Embodiments of the invention]

第1図はこの発明の一実施例に係る図形表示装置の構成
ブロック図である。第1図において、第4図に示す構成
要素に対応するものには同一の符号を付し、その説明を
省略する。第1図において、13は直線発生器7が発生
する座標データXc。
FIG. 1 is a block diagram of a graphic display device according to an embodiment of the present invention. In FIG. 1, components corresponding to those shown in FIG. 4 are designated by the same reference numerals, and their explanations will be omitted. In FIG. 1, reference numeral 13 indicates coordinate data Xc generated by the linear generator 7.

Ycによってアドレシングされるデプスバッファメモリ
8の記憶位置に以前にデータZの書き込みが行われたか
どうかを示すフラグ情報を記憶する第3のメモリとして
のフラグメモリ、38はフラグメモリ13のフラグ情幸
Kによってデプスバッファメモリ8への書き込み方式を
制御する信号である。
A flag memory 38 serves as a third memory for storing flag information indicating whether data Z has been previously written to the storage location of the depth buffer memory 8 addressed by Yc; 38 is a flag K of the flag memory 13; This is a signal that controls the writing method to the depth buffer memory 8.

次に第2図に示すタイミングチャートを参照してこの実
施例の動作について説明する。第2図において、Aは直
線発生器7の出力タイミング、Bはデプスバッファメモ
リ8から比較器36へのブタ入力タイミング、Cはデプ
スバッファメモリ8からのデータZと直線発生器7から
の座標データZcとの比較タイミング、Eはフラグメモ
リ13からのフラグ情報によって以前にデプスバッファ
メモリ8の8亥当アドレスにデータZが書き込まれたか
否かを判定するタイミング、DIは以前に書き込みがな
い場合のデプスバッファメモリ8への座標データZcの
書き込みタイミング、D2はデータZと座標データZc
との比較結果によるデプスバッファメモリ8への座標デ
ータZcの書き込みタイミングをそれぞれ示す。
Next, the operation of this embodiment will be explained with reference to the timing chart shown in FIG. In FIG. 2, A is the output timing of the linear generator 7, B is the input timing from the depth buffer memory 8 to the comparator 36, and C is the data Z from the depth buffer memory 8 and the coordinate data from the linear generator 7. E is the timing of comparison with Zc, E is the timing of determining whether data Z has been previously written to the address 8 of the depth buffer memory 8 based on the flag information from the flag memory 13, and DI is the timing when data Z has not been previously written. Writing timing of coordinate data Zc to depth buffer memory 8, D2 is data Z and coordinate data Zc
The timing of writing the coordinate data Zc into the depth buffer memory 8 based on the comparison results with the above is shown.

ステップ1において、座標データXc、Ycがデプスバ
ッファメモリ8のアドレス及びフラグメモリ13のアド
レスとして与えられ、座標データZcが比較器36及び
デプスバッファメモリ8のデータ入力として設定される
。ステップ2において、フラグメモリ13から情報を読
み出して以前に書き込みが行われたかを判定すると同時
に、デプスバッファメモリ8から比較器36ヘデータZ
を送出する。ステップ3において、もし以前に書き込み
が行われていない場合はDlのタイミングで座標データ
Zcを無条件にデプスバッファメモリ8へ書き込み、直
線発生器7からの次の座標出力に対しての処理に移る。
In step 1, coordinate data Xc, Yc are given as the address of the depth buffer memory 8 and the address of the flag memory 13, and the coordinate data Zc is set as the data input of the comparator 36 and the depth buffer memory 8. In step 2, information is read from the flag memory 13 to determine whether writing has been performed before, and at the same time data Z is transferred from the depth buffer memory 8 to the comparator 36.
Send out. In step 3, if writing has not been performed before, the coordinate data Zc is unconditionally written to the depth buffer memory 8 at the timing of Dl, and processing moves on to the next coordinate output from the straight line generator 7. .

もし、以前にデプスバッファメモリ8にデータZの書き
込みが行われていた場合は、従来と同様データZと座標
データ7、cとの比較結果(Z C< Z)によってス
テップ4で座標データZcのデプスバッファメモリ8へ
の書き込み処理を行う。
If data Z has been previously written to depth buffer memory 8, coordinate data Zc is written in step 4 based on the comparison result of data Z and coordinate data 7, c (Z C < Z), as in the past. Write processing to the depth buffer memory 8 is performed.

〔発明の効果) 以上のように本発明によれば、第1のメモリの記憶位置
に以前にデータZが書き込まれていないとフラグ情報に
より判定された場合、データZと座標データZcとの比
較を行わずに座標データZcを第1のメモリの記憶位置
に直接書き込むようにしたので、表示情報が同一座標に
重ならない場合は第1のメモリへの書き込みを比較判定
する必要がなく、これにより第1のメモリへの座標デー
タZcの書き込みタイミングを高速に行うことができ、
図形表示処理を効率よく実行できるという効果が得られ
る。
[Effects of the Invention] As described above, according to the present invention, when it is determined based on the flag information that data Z has not been previously written to the storage location of the first memory, the comparison between data Z and coordinate data Zc is Since the coordinate data Zc is directly written to the storage location of the first memory without performing the above, there is no need to compare and judge whether to write to the first memory if the display information does not overlap with the same coordinates. The writing timing of the coordinate data Zc to the first memory can be performed at high speed,
The effect is that graphic display processing can be executed efficiently.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はこの発明の一実施例に係る図形表示装置の構成
ブロック図、第2図はこの実施例の動作を説明するため
のタイミングチャート、第3図は従来のデータ書き込み
方式を採用した図形表示装置の全体を示す構成ブロック
図、第4図は第3図に示す図形表示装置の詳細を示す構
成ブロック図、第5図はこの従来例の動作を説明するた
めのタイミングチャートである。 7・・・直線発生器、8・・・デプスバッファメモリ 
(第1のメモリ)、9・・・フレームバッファメモリ(
第2のメモリ)、13・・・フラグメモリ (第3のメ
モリ)。 代理人  大  岩  増  雄(ほか2名)手 続 補 正 書(自発) 1、事件の表示 待願1品3−280628号 2、発明の名称 図 形 表示 装 置 3、補正をする者 4、代 理 人 補正の対象 図面の欄。 補正の内容 図面。 第2図を別紙のとおり補IFする。 以上
FIG. 1 is a block diagram of the configuration of a graphic display device according to an embodiment of the present invention, FIG. 2 is a timing chart for explaining the operation of this embodiment, and FIG. 3 is a diagram of a graphic display using a conventional data writing method. FIG. 4 is a block diagram showing the overall structure of the display device, FIG. 4 is a block diagram showing details of the graphic display device shown in FIG. 3, and FIG. 5 is a timing chart for explaining the operation of this conventional example. 7... Linear generator, 8... Depth buffer memory
(first memory), 9... frame buffer memory (
13...Flag memory (third memory). Agent: Masuo Oiwa (and 2 others) Procedural amendment (voluntary) 1. Waiting for display of case 1 item 3-280628 2. Invention title graphic display device 3. Person making the amendment 4. Attorney's amendment Target drawing column. Content drawing of the amendment. Figure 2 is supplementary IF as shown in the attached sheet. that's all

Claims (1)

【特許請求の範囲】[Claims] 図形に関する直線の座標データXc、Yc、Zcを発生
する直線発生器と、上記座標データXc、Yc、Zcを
入力としてこのうちの座標データXc、Ycによりアド
レシングされる記憶位置よりデータZを読み出し、Zc
<Zの場合は座標データZcをその記憶位置に書き込み
且つ更新フラグ信号を出力する第1のメモリと、上記更
新フラグ信号が入力されると座標データXc、Ycによ
りアドレシングされる記憶位置に予め設定された輝度あ
るいは色などの表示情報を書き込む第2のメモリとを備
えたラスタスキャン型の図形表示装置において、上記座
標データXc、Ycによってアドレシングされる上記第
1のメモリの記憶位置に以前にデータZの書き込みが行
われたかどうかを示すフラグ情報を記憶する第3のメモ
リを設け、上記第1のメモリの記憶位置に以前にデータ
Zが書き込まれていないと上記フラグ情報により判定さ
れた場合、上記データZと上記座標データZcとの比較
を行わずに上記座標データZcを上記第1のメモリの記
憶位置に直接書き込むことを特徴とする図形表示装置
a straight line generator that generates straight line coordinate data Xc, Yc, and Zc regarding a figure; and a linear generator that receives the coordinate data Xc, Yc, and Zc as input and reads out data Z from a storage position addressed by the coordinate data Xc and Yc; Zc
<Z, the coordinate data Zc is written in the storage location and the first memory outputs the update flag signal, and when the update flag signal is input, the storage location is set in advance to be addressed by the coordinate data Xc, Yc. In a raster scan type graphic display device, the display device includes a second memory in which display information such as brightness or color is written. A third memory is provided for storing flag information indicating whether writing of Z has been performed, and when it is determined based on the flag information that data Z has not been previously written to the storage location of the first memory, A graphic display device characterized in that the coordinate data Zc is directly written into the storage location of the first memory without comparing the data Z and the coordinate data Zc.
JP63280628A 1988-11-07 1988-11-07 Graphic display device Pending JPH02126379A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63280628A JPH02126379A (en) 1988-11-07 1988-11-07 Graphic display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63280628A JPH02126379A (en) 1988-11-07 1988-11-07 Graphic display device

Publications (1)

Publication Number Publication Date
JPH02126379A true JPH02126379A (en) 1990-05-15

Family

ID=17627698

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63280628A Pending JPH02126379A (en) 1988-11-07 1988-11-07 Graphic display device

Country Status (1)

Country Link
JP (1) JPH02126379A (en)

Similar Documents

Publication Publication Date Title
JPH0355832B2 (en)
JP2549642B2 (en) Image processing device
JPS6365953B2 (en)
JPS6273385A (en) Boundary detecting object area indicating circuit
JPH02126379A (en) Graphic display device
JP3312699B2 (en) Screen display method using virtual VRAM
JP2829051B2 (en) Character display method
EP0500035A2 (en) Three-dimensional graphic display system
JPH04255897A (en) Character output controller
JPH02191025A (en) Graphic display device
JPH01290082A (en) Pattern retrieving system
JPS58107589A (en) Screen clearing system for display unit
JPS61116387A (en) Image data writing system
JPH01244584A (en) Graphic display device
JPH0944693A (en) Graphic display device
JPH0721394A (en) Graphic plotting method
JPH0635426A (en) Image display controller
JPH01244585A (en) Graphic data clipping processing system
JPH11133945A (en) Graphics display device
JPH03142578A (en) Pattern painting-out system
JPH04145586A (en) Graphic display controlling system
JPS59151186A (en) Character display
JPS61249176A (en) Graph displaying device
JPS6338983A (en) Display address controller
JPH03276272A (en) Fast display device for graphic screen