JPH02121071A - Superimposed graphics display system - Google Patents

Superimposed graphics display system

Info

Publication number
JPH02121071A
JPH02121071A JP27534988A JP27534988A JPH02121071A JP H02121071 A JPH02121071 A JP H02121071A JP 27534988 A JP27534988 A JP 27534988A JP 27534988 A JP27534988 A JP 27534988A JP H02121071 A JPH02121071 A JP H02121071A
Authority
JP
Japan
Prior art keywords
plane
graphics
superimposed
planes
figures
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27534988A
Other languages
Japanese (ja)
Inventor
Kenji Takano
健二 高野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP27534988A priority Critical patent/JPH02121071A/en
Publication of JPH02121071A publication Critical patent/JPH02121071A/en
Pending legal-status Critical Current

Links

Landscapes

  • Digital Computer Display Output (AREA)
  • Image Generation (AREA)

Abstract

PURPOSE:To display superimposed graphics at high speed when the superimposed state of the parts of graphics to be superimposed is changed, and the superimposed graphics are displayed after that by arbitrarily changing the size of the parts of the graphics to be superimposed and after that displaying the superimposed graphics. CONSTITUTION:A control means 7 writes respective separate graphics to planes 2 and 3, recognizes the superimposed state of both the instructed graphics, instructs a plane control means 12 to separately read the graphics respectively recorded in the planes 2 and 3, and superimposes the graphics when the graphics are sent to a display part 6. Consequently, the superimposed state of both the graphics can be displayed according to the designation. Thus, a display speed can be increased when the superimposed state of the graphics is changed, and the superimposed graphics are displayed after that.

Description

【発明の詳細な説明】 〔概要〕 図形を表示するディスプレイ装置で、複数の図形が重畳
して表示される場合、相互の図形の位置関係を変えて表
示する際に表示速度を向上させる重畳図形の表示方式に
関し、 高速に表示させると共に、元の図形を記憶しておく必要
を無くすことを目的とし、 複数のプレーンで構成されるビットマツプメモリに図形
を書込み、プレーンをラスタ走査してビットマツプメモ
リに書込まれた図形を読出し、読出した図形の表示を行
うディスプレイ装置において、複数のプレーン毎に夫々
独立した図形を書込ませると共に、プレーンに書込まれ
た図形を読出す際に、各プレーン毎のラスタ走査開始位
置を指示する制御手段と、制御手段の指示に基づき、各
プレーン毎にラスタ走査を開始するアドレスを決定して
、各プレーン毎に夫々異なるアドレス位置から同時にラ
スタ走査を開始させるプレーン制御手段とを設け、各プ
レーン毎に書込まれた図形をプレーン制御手段が指示す
るアドレスからラスク走査を行って個々に読出すことで
、読出された複数の図形の相対位置関係を任意に変更し
て表示する構成とする。
[Detailed Description of the Invention] [Summary] A superimposed figure that improves display speed when displaying a plurality of figures in a superimposed manner by changing the positional relationship between the figures in a display device that displays figures. Regarding the display method, in order to display the graphics at high speed and eliminate the need to memorize the original graphics, the graphics are written to a bitmap memory consisting of multiple planes, and the planes are raster scanned to create the bitmap. In a display device that reads figures written in a memory and displays the read figures, independent figures are written to each of a plurality of planes, and when reading figures written to the planes, each A control means for instructing a raster scan start position for each plane, and an address for starting raster scan for each plane based on instructions from the control means, and raster scans for each plane are simultaneously started from different address positions. A plane control means is provided, and the figures written in each plane are individually read out by performing rask scanning from the address specified by the plane control means, so that the relative positional relationship of the plurality of figures read out can be arbitrarily determined. The configuration is such that it is changed to and displayed.

〔産業上の利用分野〕[Industrial application field]

本発明は図形を表示するディスプレイ装置に係り、特に
複数の図形が重畳して表示される場合、相互の図形の位
置関係を変えて表示する際に表示速度を向上させる重畳
図形の表示方式に関する。
The present invention relates to a display device that displays figures, and particularly to a display method for superimposed figures that improves display speed when displaying a plurality of figures in a superimposed manner by changing the positional relationship between the figures.

ディスプレイ装置の同一表示画面上に複数の図形を重畳
させて表示しているが、この重畳する部分の重なり状態
を変えて表示させる場合、高速に表示内容が切替えられ
ることが必要である。
A plurality of figures are displayed in a superimposed manner on the same display screen of a display device, but when the overlapping state of the overlapping portions is changed and displayed, it is necessary to switch the display contents at high speed.

〔従来の技術〕[Conventional technology]

第4図は従来の技術を説明するブロック図で、第5図は
第4図の動作を説明する図である。
FIG. 4 is a block diagram illustrating the conventional technique, and FIG. 5 is a diagram illustrating the operation of FIG. 4.

CRT制御回路1はビットマツプメモリを構成するプレ
ーン2と3上をラスク走査するアドレスを送出して、プ
レーン2と3に書込まれている図形の各画素のデータを
読出させ、ルックアップテーブル4に送出させる。
The CRT control circuit 1 sends an address for rask scanning on the planes 2 and 3 constituting the bitmap memory, reads out the data of each pixel of the figure written on the planes 2 and 3, and reads out the data of each pixel of the figure written on the planes 2 and 3. send it to

ルックアンプテーブル4からは各画素のデータに対応す
る色情報が読出され、D/A変換回路5でビデオ信号に
変換されて、表示部6に送出される。表示部6はCRT
制御回路1の制御により、プレーン2と3のラスク走査
に同期して表示画面上が走査され、D/A変換回路5が
送出するビデオ信号が表示される。
Color information corresponding to the data of each pixel is read out from the look amplifier table 4, converted into a video signal by the D/A conversion circuit 5, and sent to the display section 6. Display section 6 is CRT
Under the control of the control circuit 1, the display screen is scanned in synchronization with the rask scanning of planes 2 and 3, and the video signal sent out by the D/A conversion circuit 5 is displayed.

従って、表示部6の表示画面上には、例えば第5図に示
す如く、図形■と■が表示され、図形■と図形■の重畳
する部分■とが夫々異なった色で表示される。
Therefore, on the display screen of the display unit 6, as shown in FIG. 5, for example, the figures ■ and ■ are displayed, and the figures ■ and the overlapping portion ■ of the figures ■ are displayed in different colors, respectively.

第5図に示す如く、図形■と■の一部分が重畳して表示
される場合、第4図に示すプレーン2と3上には図示す
る如く、夫々図形■と■が書込まれており、プレーン2
と3がラスク走査される時、例えば、プレーン2上の図
形■から続出される1ビットのデータと、プレーン3上
の図形■から読出される1ビツトのデータの組合わせか
ら成る図形■の2ビツトのデータが、ルックアップテー
ブル4の各画素の色情報を読出すアドレスとして送出さ
れる。
As shown in FIG. 5, when parts of figures ■ and ■ are displayed in an overlapping manner, figures ■ and ■ are written on planes 2 and 3, respectively, as shown in FIG. plane 2
When 3 and 3 are rask-scanned, for example, 2 of figure 2, which is a combination of 1-bit data successively read from figure 2 on plane 2 and 1-bit data read from figure 3 on plane 3, is scanned. The bit data is sent as an address for reading out the color information of each pixel in the lookup table 4.

従って、プレーン2上の図形■の各画素のデータを“0
“とし、プレーン3上の図形■の各画素のデータを“1
″とすると、ルックアップテーブル4には“01”が送
出される。又、プレーン2上の図形■の各画素のデータ
を“1″とし、プレーン3上の図形■の各画素のデータ
を“0”とすると、ルックアップテーブル4には“10
”が送出される。そして、重畳部分■からは“11″が
送出される。
Therefore, the data of each pixel of figure ■ on plane 2 is set to “0”.
“, and the data of each pixel of the figure ■ on plane 3 is “1”.
'', "01" is sent to the lookup table 4. Also, the data of each pixel of the figure ■ on the plane 2 is set to "1", and the data of each pixel of the figure ■ on the plane 3 is set to "1". 0”, lookup table 4 contains “10”.
” is sent out. Then, “11” is sent out from the superimposed portion (3).

従って、ルックアップテーブル4の送出する色情報が、
アドレス“01″の時緑色で、アドレス“10”の時赤
色で、アドレス“11”の時青色であるとすると、第5
図に示す如く、図形■は緑で、図形■は赤で、重畳部分
■は青で表示される。
Therefore, the color information sent by the lookup table 4 is
Assuming that the color is green when the address is "01", red when the address is "10", and blue when the address is "11", the fifth
As shown in the figure, the figure ■ is displayed in green, the figure ■ is displayed in red, and the overlapping portion ■ is displayed in blue.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

第5図に示す図形■と■の重畳する部分■の重なり状態
、即ち、重畳面積を広くするか、狭くして表示する場合
、プレーン2と3に書込まれている図形■と■の重なり
状態を変える必要がある。
The overlapping state of the overlapping part ■ of figures ■ and ■ shown in FIG. The situation needs to change.

この場合従来はプレーン2と3に書込まれている図形■
と■を一旦消去し、重なり状態を変えた図形を再度書込
むことで実現している。
In this case, the figure conventionally written in planes 2 and 3 ■
This is achieved by once erasing the and ■ and rewriting the figure with a different overlapping state.

このため従来は、図形■と■を消去して書替えるための
書替時間が必要となり、重なり状態を変える場合は表示
速度が低下すると共に、図形■と■を記憶しておく必要
があるという問題がある。
For this reason, conventionally, rewriting time was required to erase and rewrite the figures ■ and ■, and when changing the overlapping state, the display speed decreased and it was necessary to memorize the figures ■ and ■. There's a problem.

本発明はこのような問題点に鑑み、図形■と■をプレー
ン2と3に夫々独立して書込んでおき、プレーン2と3
から図形のと■を読出す際に、希望する重なり状態とな
るように、プレーン2と3から読出した各画素のデータ
をルックアップテーブル4に送出することで、プレーン
2と3に図形を再書込みする動作を行わず、高速に表示
させることを可能とすると共に、図形■と■を記憶して
おく必要を無くすことを目的としている。
In view of such problems, the present invention writes figures ■ and ■ independently in planes 2 and 3, respectively, and
When reading out the figure's and The purpose is to enable high-speed display without performing a writing operation, and to eliminate the need to memorize the figures ``■'' and ``■''.

〔課題を解決するための手段〕[Means to solve the problem]

第1図は本発明の原理ブロック図である。 FIG. 1 is a block diagram of the principle of the present invention.

制御手段7は、例えば第5図に示す図形■を、ビットマ
ツプメモリ15のプレーン2に、図形■をプレーン3に
夫々書込む。
The control means 7 writes, for example, the figure 2 shown in FIG. 5 in the plane 2 of the bitmap memory 15, and the figure 2 in the plane 3, respectively.

そして、制御手段7は指定された図形■と■の重なり状
態を判定して、プレーン2と3に書込んだ図形■と■の
アドレスから、プレーン2と3に送出させるラスタ走査
開始時の先頭アドレスを決定し、プレーン制御手段12
に指示して、プレーン2に送出するラスタ走査の先頭ア
ドレスと、プレーン3に送出するラスタ走査の先頭アド
レスを決定させ、プレーン2と3を夫々ラスタ走査させ
る。
Then, the control means 7 determines the overlapping state of the specified figures ■ and ■, and sends them to the planes 2 and 3 from the addresses of the figures ■ and ■ written in the planes 2 and 3 at the beginning of raster scanning. Determine the address and plane control means 12
to determine the start address of the raster scan to be sent to plane 2 and the start address of the raster scan to be sent to plane 3, and cause planes 2 and 3 to perform raster scan, respectively.

従って、プレーン2と3ではラスタ走査開始時のアドレ
スが異なり、プレーン2に書込まれた図形■と、プレー
ン3に書込まれた図形■とは、指定された図形■と■の
重なり状態に応じて読出され、表示部6に送出されて表
示される。
Therefore, planes 2 and 3 have different addresses at the start of raster scanning, and the figure ■ written on plane 2 and the figure ■ written on plane 3 are in an overlapping state of the specified figures ■ and ■. The information is read out accordingly and sent to the display section 6 for display.

〔作用〕[Effect]

上記の如く構成することにより、制御手段7はプレーン
2と3に夫々別個の図形■と■を書込ませ、指示された
図形■と■の重なり状態を認識して、プレーン制御手段
12に指示してプレーン2と3に夫々記録されている図
形■と■を別個に読出させ、表示部6に送出する時重畳
させることで、図形■と■の重なり状態を指定された通
りに表示させることが出来るため、重なり状態を変えて
表示する際の表示速度を速くすることが可能となり、且
つ、図形■と■を記憶しおく必要を無くすことが出来る
With the above configuration, the control means 7 causes the planes 2 and 3 to write separate figures ■ and ■, respectively, recognizes the overlapping state of the instructed figures ■ and ■, and instructs the plane control means 12. The overlapping state of the figures ■ and ■ is displayed as specified by reading the figures ■ and ■ recorded in the planes 2 and 3 separately and superimposing them when sending them to the display section 6. Therefore, it is possible to increase the display speed when displaying by changing the overlapping state, and it is also possible to eliminate the need to memorize the figures (1) and (2).

〔実施例〕〔Example〕

第2図は本発明の一実施例を示す回路のブロック図で、
第3図は第2図の動作を説明する図である。
FIG. 2 is a block diagram of a circuit showing an embodiment of the present invention.
FIG. 3 is a diagram illustrating the operation of FIG. 2.

プロセッサ13はインタフェース回路8を経て上位装置
から送出される図形データを一旦RAM10に格納し、
この図形データを描画プロセッサ11に指示してプレー
ン2と3に夫々独立して書込ませる。この時プロセッサ
13は与えられた図形が第3図2及び3の“1″で示す
範囲、即ち、■と■に示す如く、横方向が3ドツトで、
縦方向が4ドツトの矩形であるとすると、例えば、プレ
ーン2及びプレーン3の中心に夫々描画させる。従って
、プレーン2と3の残りの領域は“θ″が書込まれる。
The processor 13 temporarily stores graphic data sent from the host device via the interface circuit 8 in the RAM 10,
This graphic data is instructed to the drawing processor 11 to be written independently into planes 2 and 3, respectively. At this time, the processor 13 determines that the given figure is in the range shown by "1" in FIGS. 2 and 3, that is, as shown in
Assuming that the vertical direction is a rectangle with four dots, for example, drawing is performed at the center of plane 2 and plane 3, respectively. Therefore, "θ" is written in the remaining areas of planes 2 and 3.

CRT制御回路14はプロセッサ13から指示が無い場
合、従来と同様にプレーン2と3の先頭領域からラスタ
走査してデータを読出させ、ルックアンプテーブル4に
送出させる。ルックアンプテーブル4から読出された色
情報はD/A変換回路5を経て表示部6に送出され、矩
形■と■が重畳して表示される。
If there is no instruction from the processor 13, the CRT control circuit 14 performs raster scanning from the leading areas of planes 2 and 3 to read data and send it to the look amplifier table 4 as in the conventional case. The color information read from the look amplifier table 4 is sent to the display section 6 via the D/A conversion circuit 5, and rectangles ``■'' and ``2'' are displayed in a superimposed manner.

プロセッサ13はマウス9から矩形■の移動を指示され
ると、その移動量から、矩形の重なり状態を判定し、プ
レーン2と3に書込んだ矩形のアドレスから、プレーン
2と3に送出させるラスタ走査開始時の先頭アドレスを
決定し、CRT制御回路14に指示して、プレーン2に
送出するラスタ走査の先頭アドレスと、プレーン3に送
出するラスタ走査の先頭アドレスを決定させ、プレーン
2と3を夫々同時にラスタ走査させる。
When the processor 13 receives an instruction to move the rectangle ■ from the mouse 9, it determines the overlapping state of the rectangles based on the amount of movement, and from the addresses of the rectangles written in planes 2 and 3, creates a raster to be sent to planes 2 and 3. The first address at the start of scanning is determined, and the CRT control circuit 14 is instructed to determine the first address of the raster scan sent to plane 2 and the first address of raster scan sent to plane 3, and the first address of the raster scan sent to plane 3 is determined. Each raster scan is performed at the same time.

即ち、第3図61に示す如き表示を行わせる場合、プレ
ーン2のラスタ走査開始のアドレスは、主走査方向を矢
印Aの方向とし、副走査方向を矢印Bの方向とすると、
■に示す位置をラスタ走査開始アドレスとし、プレーン
3のラスタ走査開始アドレスは■に示す位置とする。
That is, when displaying as shown in FIG. 361, the raster scanning start address for plane 2 is as follows, assuming that the main scanning direction is in the direction of arrow A and the sub-scanning direction is in the direction of arrow B.
The position shown in (2) is taken as the raster scan start address, and the raster scan start address of plane 3 is taken as the position shown in (2).

従って、プレーン2からは、第3図2に示す状態と同じ
内容が読出され、プレーン3からは、第3図3に示す状
態の最初に、副走査方向に対し二行の“0″が追加され
る形で読出され、主走査方向に“0”が−列分追加され
た形で読出されるため、主走査方向に1ドツト、副走査
方向に2ドツト分矩形の位置がずれて読出される。
Therefore, from plane 2, the same content as shown in FIG. 3 is read, and from plane 3, two rows of "0" are added in the sub-scanning direction at the beginning of the state shown in FIG. 3. The rectangular position is shifted by 1 dot in the main scanning direction and 2 dots in the sub-scanning direction. Ru.

ルックアンプテーブル4は、第3図4に示す如く、アド
レス°00”の場合発色の指定は無く、表示部6の表示
画面は発光しない。従って、表示画面上は黒が表示され
る。
In the look amplifier table 4, as shown in FIG. 3, when the address is 00'', there is no color specification, and the display screen of the display unit 6 does not emit light. Therefore, black is displayed on the display screen.

そして、アドレス“01″は緑であり、アドレス“10
″は赤であり、アドレス“11”は青であるとすると、
プレーン2から最初に読出される矩形の先頭領域のデー
タは1”であり、プレーン3からは0”が読出れるため
、ルックアップテーブル4に送出されるアドレスは”1
0”となる。
The address “01” is green, and the address “10” is green.
” is red and address “11” is blue.
The data in the head area of the rectangle that is first read from plane 2 is 1'', and 0'' can be read from plane 3, so the address sent to lookup table 4 is 1''.
0”.

従って、第3図61に示す如く、ルックアンプテーブル
4から読出された最初の画素の色情報は赤であり、D/
A変換回路5でビデオ信号に変換され、表示部6に送出
されて赤が表示される。
Therefore, as shown in FIG. 361, the color information of the first pixel read from the look amplifier table 4 is red, and the D/
The A conversion circuit 5 converts the signal into a video signal, and sends it to the display section 6 to display red.

このようにして、プレーン2と3から順次ラスク走査に
対応して読出される各画素のデータは、プレーン3から
読出される矩形のデータが、副走査方向に2ドツト分ず
れており、主走査方向に1ドツト分ずれているため、表
示部6の表示画面には61に示す如く、プレーン2から
読出された矩形とプレーン3から読出された矩形とが重
畳する4ドツトが青で表示され、プレーン2から読出さ
れた矩形の残り部分は赤で表示され、プレーン3から読
出された矩形の残り部分は緑で表示される。
In this way, the data of each pixel sequentially read out from planes 2 and 3 in response to rask scanning is such that the rectangular data read out from plane 3 is shifted by 2 dots in the sub-scanning direction, and Since there is a one-dot shift in the direction, four dots are displayed in blue on the display screen of the display unit 6, as shown in 61, where the rectangle read from plane 2 and the rectangle read from plane 3 overlap. The remaining portion of the rectangle read from plane 2 is displayed in red, and the remaining portion of the rectangle read from plane 3 is displayed in green.

そして、残りの画素は発光しないため総て黒となる。Since the remaining pixels do not emit light, they are all black.

又、プレーン2のラスク走査開始アドレスを第3図■に
示す位置とし、プレーン3のラスク走査開始アドレスを
第3図■に示す位置とすると、プレーン3から読出され
る矩形は、プレーン2から読出される矩形に対し、主走
査方向に2ドツト、副走査方向に1ドツト分ずれて読出
されるため、第3図62に示す如く、重畳する3ドツト
分が青で表示される。
Furthermore, if the rask scan start address of plane 2 is set to the position shown in Figure 3 (■), and the rask scan start address of plane 3 is set to the position shown in Figure 3 (■), then the rectangle read from plane 3 will be read from plane 2. Since the data is read out with a deviation of two dots in the main scanning direction and one dot in the sub-scanning direction with respect to the rectangle, the three superimposed dots are displayed in blue, as shown in FIG. 362.

(発明の効果〕 以上説明した如(、本発明はCRT制御回路がプロセッ
サの指示に従い、各プレーンに書込まれた図形を主走査
方向と副走査方向に任意のドツト数ずらして読出すこと
が出来るため、図形の重畳する部分の大きさを任意に変
更して表示されることが可能となり、且つプレーンに書
込んだ図形を消去して再度書込む必要が無く、高速に表
示させることが出来ると共に、プレーンに書込んだ図形
を記憶し続ける必要が無いため、メモリ領域を有効に利
用することが出来る。
(Effects of the Invention) As explained above, the present invention allows the CRT control circuit to read out a figure written on each plane by shifting an arbitrary number of dots in the main scanning direction and the sub-scanning direction according to instructions from the processor. Therefore, it is possible to arbitrarily change the size of the overlapping part of the figure and display it, and there is no need to erase and rewrite the figure drawn on the plane, so it can be displayed at high speed. At the same time, since there is no need to continue storing figures written on the plane, the memory area can be used effectively.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の原理ブロック図、 第2図は本発明の一実施例を示す回路のブロック図、 第3図は第2図の動作を説明する図、 第4図は従来の技術を説明するブロック図、第5図は第
4図の動作を説明する図である。 図において、 1.14はCRT制御回路、2.3はプレーン、4はル
ックアップテーブル、 5はD/A変換回路、 6は表示部、 7は制御手段、     8はインタフェース回路、9
はマウス、      10はRAM、11は描画プロ
セッサ、 12はプレーン制御手段、13はプロセッサ
、 (N い)
Fig. 1 is a block diagram of the principle of the present invention, Fig. 2 is a block diagram of a circuit showing an embodiment of the present invention, Fig. 3 is a diagram explaining the operation of Fig. 2, and Fig. 4 is a diagram showing the conventional technology. FIG. 5 is a block diagram for explaining the operation of FIG. 4. In the figure, 1.14 is a CRT control circuit, 2.3 is a plane, 4 is a look-up table, 5 is a D/A conversion circuit, 6 is a display section, 7 is a control means, 8 is an interface circuit, 9
is a mouse, 10 is a RAM, 11 is a drawing processor, 12 is a plane control means, 13 is a processor, (N)

Claims (1)

【特許請求の範囲】 複数のプレーン(2)(3)で構成されるビットマップ
メモリ(15)に図形を書込み、該プレーン(2)(3
)をラスタ走査して該ビットマップメモリ(15)に書
込まれた図形を読出し、読出した図形の表示を行うディ
スプレイ装置において、 該複数のプレーン(2)(3)毎に夫々独立した図形を
書込ませると共に、該プレーン(2)(3)に書込まれ
た図形を読出す際に、各プレーン(2)(3)毎のラス
タ走査開始位置を指示する制御手段(7)と、 該制御手段(7)の指示に基づき、各プレーン(2)(
3)毎にラスタ走査を開始するアドレスを決定して、各
プレーン(2)(3)毎に夫々異なるアドレス位置から
同時にラスタ走査を開始させるプレーン制御手段(12
)とを設けたことを特徴とする重畳図形の表示方式。
[Claims] A figure is written in a bitmap memory (15) composed of a plurality of planes (2) (3), and the planes (2) (3) are
) in a display device that raster-scans a graphics field, reads graphics written in the bitmap memory (15), and displays the graphics that have been read out; a control means (7) for instructing a raster scan start position for each plane (2) (3) when writing and reading figures written on the plane (2) (3); Based on the instructions from the control means (7), each plane (2) (
Plane control means (12) that determines the address at which raster scanning is to be started for each plane (2) and (3) and simultaneously starts raster scanning from a different address position for each plane (2) and (3).
).
JP27534988A 1988-10-31 1988-10-31 Superimposed graphics display system Pending JPH02121071A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27534988A JPH02121071A (en) 1988-10-31 1988-10-31 Superimposed graphics display system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27534988A JPH02121071A (en) 1988-10-31 1988-10-31 Superimposed graphics display system

Publications (1)

Publication Number Publication Date
JPH02121071A true JPH02121071A (en) 1990-05-08

Family

ID=17554235

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27534988A Pending JPH02121071A (en) 1988-10-31 1988-10-31 Superimposed graphics display system

Country Status (1)

Country Link
JP (1) JPH02121071A (en)

Similar Documents

Publication Publication Date Title
US4914729A (en) Method of filling polygonal region in video display system
US5694560A (en) Workstation for displaying dynamic image with real-time special effects
JPH0850659A (en) Apparatus and method of ntsc-type display of full-motion animation
JPS6025794B2 (en) color graphic display device
JPH0695273B2 (en) Display control device
US5903253A (en) Image data control apparatus and display system
JPH02121071A (en) Superimposed graphics display system
JP3107382B2 (en) Display device of synthetic image and hatching circuit
JPH03194593A (en) Simultaneous display control system for index display and direct value display
JP2508544B2 (en) Graphic display device
JP2577276B2 (en) Line break detection method
JP2800247B2 (en) Image display device
JPH0253797B2 (en)
JPS6373485A (en) Horizontal vector drawing system
JPH07104719A (en) Device and method for displaying image
JPH0661036B2 (en) Graphic display
JPS6048083A (en) Display unit
JPS61292736A (en) Data processing system
JPH09205597A (en) On-screen display device
JPS6234190A (en) Display controller
JPS60179791A (en) Graphic display unit
JPH0497390A (en) Displaying device
JPS638792A (en) Image display unit
JPH02197892A (en) Method for controlling virtual placement of display image memory
JPH02254532A (en) Graphic display device