JPH02120938A - Data processing method - Google Patents

Data processing method

Info

Publication number
JPH02120938A
JPH02120938A JP63273974A JP27397488A JPH02120938A JP H02120938 A JPH02120938 A JP H02120938A JP 63273974 A JP63273974 A JP 63273974A JP 27397488 A JP27397488 A JP 27397488A JP H02120938 A JPH02120938 A JP H02120938A
Authority
JP
Japan
Prior art keywords
processing
power outage
driver
data
program
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63273974A
Other languages
Japanese (ja)
Inventor
Ryoji Ono
良治 大野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP63273974A priority Critical patent/JPH02120938A/en
Publication of JPH02120938A publication Critical patent/JPH02120938A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To simplify operation and constitution by executing interruption processing and restart processing due to the generation of abnormality in each control program (I/O driver) for controlling each I/O apparatus. CONSTITUTION:A power outage processing program is included in each initializing program part of an I/O driver for each I/O apparatus in a terminal equipment 2 which is stored in an internal storage part of a host computer 1. When power outage is generated, only the register data of an executing task are stored in a work area 9 of the internal storage part 18, interruption processing for the I/O driver corresponding to each stored I/O apparatus is executed by using the power outage generation detecting output as an interruption signal and a power outage processing routine is started in each I/O driver. Since the power outage processing is dispersedly executed in each I/O driver, it is unnecessary to guarantee a long operation time after the generation of the power outage to a CPU in the computer 1 and the operation and constitution are simplified.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、データ処理方法に関し、さらに詳しくは異常
発生に伴う進行中のデータ処理の中断処理と、異常解消
時におけるデータ処理の再開処理とを効率的に行うこと
ができるデータ処理方法に関する。
DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention relates to a data processing method, and more specifically, to an efficient method for suspending ongoing data processing due to the occurrence of an abnormality and resuming data processing when the abnormality is resolved. The present invention relates to a data processing method that can be performed in a timely manner.

従来の技術 従来からコンピュータによるデータ処理効率を向上する
ためにB 挿の方策が提案されている。こJ)方策のm
−)としてマルチタスク方式が挙げられる・。すなわち
ディスク記憶装置や、内部メモリなどに複数のブログラ
ノ、を記憶し、これらグ)各10グラノ、をタスクと称
される鴇埋早位にそれぞれ区分し、たとえば4りるアロ
グラノ、が入力/′出力装置とのデータ交換を行ってい
る期間、当該コンピュータのCF’ シ+ (中央処理
装置)はイ1動じていない期間が比較的長いことなどを
fll用し、t!数のプログラムの各タスクを優先順序
をけけるなとして効率的に実行し、見掛は上並列に処理
が進行1−るようにしている。
BACKGROUND ART Conventionally, B insertion measures have been proposed to improve data processing efficiency by computers. J) Measure m
-) is the multitasking method. That is, a plurality of logs are stored in a disk storage device or an internal memory, and each of these 10 logs is divided into groups called tasks, and for example, 4 logs are input/' During data exchange with the output device, the CF' (central processing unit) of the computer is inactive for a relatively long period of time. Each task of several programs is executed efficiently without changing the priority order, so that the processing apparently progresses in parallel.

このようなマルチタスク方式などf】データyr4哩技
術では、先述したように複数10グラノ、のタスクl\
の区分およびタスクI\の優先順位の(tリー、また入
力/・′出力機器とのデータ交換などを行うためのO8
(オベレーティングシステノ1)が採用される。すなわ
ち各プログラムおよび夕、スクは1.二のようなO8の
管理の下でそれぞれ作動することになる。
In such a multi-tasking method, as described above, in the data technology, multiple tasks of 10 tasks can be performed.
classification and priority of tasks, and O8 for exchanging data with input/output devices.
(Operating System Steno 1) is adopted. In other words, each program and evening schedule is 1. They will each operate under the control of O8 like the two.

このようなコンピュータシステノ\において停電が発生
したP4き、それまで遂行されていたデータ処理は中断
されるが、停電解消後に中断時点からデータ処理を再開
するために、8一種データ類などを保存する必要がある
。すなわちこのようなコンピュータシステl、にたとえ
ば液晶表示装置や、いわゆるタッチ;!−ボードなどが
用いられている場き、表示データや、タッチキーボード
のフォーホーマントなどが保存される必要がある。また
各タスクは、一般に複数種類の入出力装置とそれぞれデ
ータ伝送を行っている二とが想定され、このような場合
には、各入出力機2吋においても停電処理が行われる必
要がある。
When a power outage occurs in such a computer system, the data processing that was being performed until then is interrupted, but 8 types of data are saved in order to resume data processing from the point of interruption after the power outage is resolved. There is a need to. That is, in such a computer system, for example, a liquid crystal display device or a so-called touch screen is used. - When a board is used, display data, touch keyboard foreman, etc. need to be saved. Furthermore, it is generally assumed that each task is transmitting data with a plurality of types of input/output devices, and in such a case, it is necessary to perform power outage processing for each input/output device as well.

このため従来では、前記O8中に停電9j%埋ルーチン
(停電時の処理ルーチンと停電f覧婦後の処理ルーチン
とをよむ)が備えられており、停電発生が検出されると
処理はタスクすなわちアグリゲーションプログラム、の
レベルからO8のレベルに切換えられ、O8中の前記停
電処理ルーチンが読出され、上述したような各種処理を
行うようにしている。
For this reason, conventionally, the O8 is provided with a power outage 9j% filling routine (referred to as a processing routine at the time of a power outage and a processing routine after a power outage), and when the occurrence of a power outage is detected, the processing is performed by a task, i.e. The level of the aggregation program is switched to the level of O8, the power failure processing routine in O8 is read out, and various processes as described above are performed.

発明が解決しようとする課題 このような従来例では、停電発生?炎、前記O8中の停
電処理ルーチンが各入出力機器の停電処理を含めて動作
を行うため比較的長い時間を要してしまい、そのため停
電発生後の中央処理装置に比較的長い時間電力を供給す
る必要がある。このため比較的容量の大きな内部電源を
設ける必要があり、またこれに付随した回路を設ける必
要もあるなど構成が複雑になっていた。またO8中によ
まれる停電処理ルーチンがむやみに複雑化してしまうと
いう問題があった。
Problems that the invention aims to solve: Does a power outage occur in a conventional example like this? Unfortunately, the power outage processing routine in O8 takes a relatively long time to operate, including processing power outages for each input/output device, so power is not supplied to the central processing unit for a relatively long time after a power outage occurs. There is a need to. For this reason, it is necessary to provide an internal power supply with a relatively large capacity, and it is also necessary to provide an accompanying circuit, making the configuration complicated. There is also the problem that the power outage processing routine called during O8 becomes unnecessarily complicated.

本発明の目的は、上述の技術的課題を解消し、構成が簡
略化されるとともに、効率的な動作を行うことができる
データ処理方法を提供することである。
An object of the present invention is to provide a data processing method that solves the above-mentioned technical problems, has a simplified configuration, and can perform efficient operations.

課題を解決するための手段 本発明は、マルチタスク方式にて入力/出力機器を用い
てデータ処理を行う方法であって、異常発生に伴って、
進行中のデータ処理を中断する中断処理と、異常解消時
には中断された箇所からデータ処理を再開する再開処理
とを各入力/′出力機器を制御する制御10グラム毎に
行うようにしたことを特徴とするデータ処理方法である
Means for Solving the Problems The present invention is a method for performing data processing using input/output devices in a multitasking manner, which
The feature is that the interruption process that interrupts data processing in progress and the restart process that resumes data processing from the interrupted point when an error is resolved are performed every 10 grams of control that controls each input/output device. This is a data processing method.

作  用 本発明に従うデータ処理は、マルチタスク方式にて入力
/′出力機器を用いて行われる。この入力/出力機器は
、個別の制(鐸プログラムによって動作状すが制御され
る。ここで異常発生に伴って進行中のデータ処理を中断
する4き、データ処理を中断する中断処理と、異常解消
時に中断された箇所からデータ処理を再開する再開処理
とが行われるが、このような中断処理および再開処理を
行う制御nプログラムを前記入力/出力機の各制御10
グラムにぞれぞれ設ける。したがってこのようなデータ
処理を実行するアグリゲーションプログラムが制御され
るオペレーティングシステムは、アグリゲーションプロ
グラムの中断位置を示すデータを保持する程度でよで、
停電発生時に停電処理としてむやみに長い時間をとる必
要がなく、またオペレーティングシステム、の負担を軽
減することができる。
Operation Data processing according to the invention is performed using input/'output devices in a multitasking manner. The operation status of this input/output device is controlled by an individual control program. A restart process for restarting data processing from the point where it was interrupted at the time of cancellation is performed, and a control n program for performing such interruption process and restart process is executed by each control 10 of the input/output device.
Provide each for each gram. Therefore, the operating system that controls the aggregation program that executes such data processing is only limited to retaining data indicating the interruption position of the aggregation program.
There is no need to take an unnecessarily long time to process the power outage when a power outage occurs, and the burden on the operating system can be reduced.

実施例 本発明は、マルチグログラミング方式にてデータ処理を
行う方法に関するものであり、とりわけアグリゲーショ
ンプログラムをタスクと称されろ部分に区分して、コン
ピュータのCPUが各アグリゲーションプログラム、か
らの各タスクに優先順位を付してこれらを順次的に処理
し、見掛は上複数のタスクを並列に処理するようにして
処理効率を改善するデータ処理方法を提案するものであ
る。
Embodiment The present invention relates to a method of performing data processing using a multiprogramming method, in particular, an aggregation program is divided into portions called tasks, and the CPU of a computer processes each task from each aggregation program. This paper proposes a data processing method that improves processing efficiency by assigning priorities and processing these tasks sequentially, apparently processing multiple tasks in parallel.

このようなデータ処理方法は、たとえばF’O3(販売
時点管理)システムなどにおいて好適に用いられる。第
1図に本発明の一実施例に従う構成例を示す。
Such a data processing method is suitably used in, for example, an F'O3 (point of sale) system. FIG. 1 shows a configuration example according to an embodiment of the present invention.

第1図は前記POSシステノ〜の構成例を示すブロック
図であり、ホストコンピュータ1と、これに接続されて
相互にデータ伝送を行う複数の端末装置!!2とを含む
、端末装置2はたとえばマイクログロセッサを含んで構
成される処理装置3と、この処理JA置3を介してホス
トコンピュータlにデータを入力し、また入力されたデ
ータの出力が行われる液晶に示″装置く以下、L CD
と略称する) −=1などのに示装置と、〜!−入力入
力上5−コードリーダ6と、MtC(Ia気インク文字
)読取機(IJ。
FIG. 1 is a block diagram showing an example of the configuration of the POS system, which includes a host computer 1 and a plurality of terminal devices connected to the host computer 1 for mutually transmitting data. ! The terminal device 2 includes a processing device 3 including, for example, a microgrocer, and inputs data to the host computer 1 via the processing JA device 3, and outputs the input data. The device shown on the LCD shown below is the LCD
(abbreviated as) -=1, etc., and ~! - Input Input 5 - Code reader 6 and MtC (Ia ink character) reader (IJ.

下、M CRと称す〉7などが接続される。ホスト・:
1ンビユータ1は端末装置2の上記各入力、′出力機器
をそれぞれ制御)lする複数の制御鐸プログラノ、(1
′J丁、■ ′0ドライバと称する)を有する。41、
′0ドライバのイニシャルプログラム部分に、後述する
停電処理ルーチンがそれぞれ含まれる。本実り麺例は、
二のようなPOSシステノ、において、たとえば停電の
ような異常事君が発生した1!!3会の処理に関するも
のである。
Below, MCR 〉7 etc. are connected. host·:
1. The computer 1 has a plurality of control devices (1) that control each of the above-mentioned input and output devices of the terminal device 2.
'J Ding, ■ '0 driver). 41,
The initial program portion of the '0 driver includes a power failure processing routine, which will be described later. An example of real noodles is
1. An abnormality such as a power outage occurs in the POS system like 2! ! This concerns the processing of the third meeting.

第2図は、本発明の一実施例の基本的動作を説明するフ
ローチャートで夕)る。これ以降の説明において、第1
. l”4に示した構成のホストコンピュータ1は前)
蚕したマルチタスクタき理を行−)でいる鳴きを、忠定
する。第2図(1)のステップa1では、IF、るタス
クが実行される。ステップr、t 2では、当該タスク
の款了などタスク切換え割込みが発生したか否かが判断
され、発生していないければ同一のタスクグ)実行を継
続する。ステップiL 2て叫′す断が1′を定ならば
ステップ゛a、 3で他のタスクが実行される。このよ
うな複数J)タスク<7)実行順序に−)いては、本実
施例のF’ OSシステノ、を実行するO8が憑先順序
などを11シて行う。
FIG. 2 is a flowchart explaining the basic operation of one embodiment of the present invention. In the following explanation, the first
.. The host computer 1 with the configuration shown in 4) is
I am faithful to the sound of the multi-tasking system. In step a1 of FIG. 2(1), a task IF is executed. In steps r and t2, it is determined whether a task switching interrupt such as completion of the task has occurred, and if no task switching interrupt has occurred, execution of the same task continues. If the output of step iL2 is 1', other tasks are executed in steps a and 3. In such a case where there are a plurality of tasks <7) in the execution order, the O8 that executes the F' OS system of this embodiment performs the execution order in the order of execution.

ステップ;t 4では、停電発生の割込みがLP、ろか
否かが判断され、なければステップε12に戻)で前述
した処理が繰り4される。停電范生割込みが発生したこ
とが判断されるとステップa 5−ごは後述する停電、
98埋ルーチ〉が実行され、終rすればステップ5亀1
に戻る。
At step t4, it is determined whether or not the interruption caused by the power outage is LP. If not, the process described above is repeated at step ε12). When it is determined that a power outage interruption has occurred, Step A 5- is a power outage described later.
98-build routine> is executed, and when it is finished, step 5 turtle 1 is executed.
Return to

ここで、処理が内部記憶部8を!(↑に行われ、人カフ
出力機器が対象でなければ、中断時点のスタックポイン
タのデータなど、各種レジスタ類の保有をすればよい。
Here, processing is performed on the internal storage section 8! (If this is done above and the human cuff output device is not the target, it is sufficient to retain various registers such as stack pointer data at the time of interruption.

すなわちタスクは、後述・J−る停電95浬ルーチンを
コールする必要性の有−を、中断時のアクセス対象によ
−)で’LIl断1−る。
That is, the task determines whether it is necessary to call the power outage 95 routine described below, depending on the object to be accessed at the time of interruption.

第2図〈2)は、上記停電95浬ルーチンを示す。FIG. 2 (2) shows the above-mentioned power outage 95 routine.

ステップb 1では、停電発生時に実行中のタスクに関
するレジスタデータをたとえばホストコンピュタ1に備
えられるたとえばRA M(ランダノ、アクセスメモリ
)などで構成される記憶部Sに退避する。次にステップ
b 2で電源断命令が実行され、ステップL+3でポス
[・コ〉ピユータ1の(′″PIにIJ 、’l、 L
 T命令が出され、機能が停止する。
In step b1, register data related to the task being executed at the time of the power outage is saved to a storage unit S provided in the host computer 1 and constituted of, for example, RAM (access memory). Next, in step b2, a power-off command is executed, and in step L+3, IJ, 'l, L
A T command is issued and the function stops.

その後、停電状聾が復帰すると、ステップb4てホスト
コ〉ピユータ1なとのハードウェアの初期(ヒが行われ
、ステノアIJ5で後述する停電復帰フラグがリセット
−される。
Thereafter, when the deafness caused by a power failure is restored, the hardware such as the host computer 1 is initialized in step b4, and a power failure recovery flag, which will be described later, is reset in the steno IJ5.

第3図は、ホスト・コ〉ピユータ1の前記内部記憶部8
内に設定されるワークエリア9の記憶内容を示す図であ
る。前記ワークエリア9には停電発生時点で内部記憶部
Sに展開されているタスクのたとえば全てに′)いて、
たとえばその識別データを記憶するタスク領域10と各
タスク毎に停電発生時においてアクセスが行われていた
対生を記憶するアクセス対ff1ffi域11と、停?
m fi 婦時にフラグが七l[・される停Z (i帰
フラグを記憶するフラyil域12とを1′!7んて゛
構成される。
FIG. 3 shows the internal storage section 8 of the host computer 1.
2 is a diagram illustrating the storage contents of a work area 9 set within the work area 9. FIG. The work area 9 contains, for example, all the tasks deployed in the internal storage section S at the time of the power outage;
For example, there is a task area 10 that stores the identification data, an access pair ff1ffi area 11 that stores the pair that was being accessed at the time of a power outage for each task, and an access pair ff1ffi area 11 that stores the pair that was being accessed at the time of a power outage for each task.
The stop Z (where the flag is set to 7l[· when mfi is active) and the fly area 12 which stores the return flag are configured as 1'!7.

第・l[4は、第2図(1)のステップa 】まtこは
スデンブa 3にJ、けるタスク実行処理を示すフロー
チャートて島ろ5第4図を併〔て参照して、停電処理は
上述したように、lIr束では停電発生が検出された夕
(ミングて゛データ9凸T里をアフ゛リゲーン]ンプロ
グラムからO8に移し、O8に音まれろ停電98哩ルー
チンを実行し、まA:停電1(1時にもO8の停電処理
ルーチンが実行されてその倹、アプリケージ・ヨシプロ
グラムに反ツ1着する1151里が行われていた。本実
施例て′はこの手順に代えて、第1I21に示されろ構
成においてたとえばホスY・コンピュータ1の内部記憶
部8に記憶されている各入出力機器のi、10ドライバ
の各m期化10グラノ、部分に前記停電処理プログラム
を音むようにずろ。
4 is a flowchart showing the task execution process shown in step a of FIG. 2 (1). As mentioned above, the process is to move the program from the evening when a power outage is detected to the O8 to the O8, and execute the power outage 98-minute routine to hear the sound from the O8. : Power outage 1 (The power outage processing routine of O8 was executed at 1 o'clock, and at that time, 1151 ri was executed, which resulted in the application cage reversal program being executed. In this embodiment, instead of this procedure, In the configuration shown in the first I21, for example, the power outage processing program is applied to each of the i and 10 drivers of each input/output device stored in the internal storage section 8 of the computer 1. Zuro.

これにより停電発生時に実?j中のタスクについては、
そのレジスタデータのみを前記内部記憶部8のワークエ
リア9に記憶し、またその停″7r:、 発生検知出力
を割込み信号として、前記内部記憶部Sに記憶されてい
る各入出力機器に対応するI10ドライバに対して割込
み鴇埋をそれぞれ行い、各I 、/′0ドライバにおい
て停電処理ルーチン・を起動する。
Will this actually work when a power outage occurs? For the tasks in j,
Only the register data is stored in the work area 9 of the internal storage section 8, and the occurrence detection output is used as an interrupt signal to correspond to each input/output device stored in the internal storage section S. The interrupt processing is performed for each I10 driver, and a power outage processing routine is started in each I1 and /'0 driver.

第40に示されるように各タスクはハードウェアの割込
み入力待ちの際には、必ず停電f)E +iミツラダ待
ち、ON状聾が否かすなわち第4図のステップC1にお
いて当該復帰フラグがたとえばコ自理「IJに七・ノ[
・されているか否かが判断され、否定であればステップ
c2に移り、ハードウェアの前記割込み待ち状すを継続
する。ステップc1の判断が11定であればステップc
3に移り、停Th発生時に実行されていたタスク中の特
定グログラム毎の先頭から再起動する。この後、処理は
ステップ1に戻る。
As shown in Fig. 40, when each task is waiting for a hardware interrupt input, it is necessary to wait for a power outage (f) Jiri “IJ ni 7 no [
- It is determined whether or not the interrupt has been executed, and if the answer is negative, the process moves to step c2, and the interrupt wait status of the hardware is continued. If the judgment in step c1 is 11 constant, step c
Moving to step 3, each specific program in the task that was being executed when the stop Th occurred is restarted from the beginning. After this, the process returns to step 1.

ここで前記特定プログラム(1域とは、たとえば当該タ
スクにIJいてたとえばキー入力を受は付ける部分が実
行されている場き、そのキー入力10グラノ、部分であ
る。このとき、たとえばあるキーが押下され、当該キー
の二V−入力部5における;V−マトリックス上の配置
位置に閂するコートデータが発生され、しかしながら当
該コードデータが当該プログラム中において用いられる
種類のブタ・に変換される以前など、キー入力処理が終
了しない時点で停電が発生する場6が考えられる。この
ような場な、上記二!−の押下操作をもう一度要求する
ためにキー入力処理の先頭から処理が開始されることが
必要である。上記例における一連のキー入力処理を行う
部分が、前記特定10グラノ。
Here, the specific program (area 1) is, for example, when a part of the task that accepts and accepts key inputs is being executed, the key input part is 10. At this time, for example, when a certain key is pressed. When the key is pressed, code data is generated at the position on the V-matrix in the V-input section 5 of the key, but before the code data is converted to the type of button used in the program. There is a case 6 in which a power outage occurs before the key input process is completed.In such a case, the process is started from the beginning of the key input process in order to request the above-mentioned press operation 2!- again. In the above example, the part that performs a series of key input processes is the specified 10 grano.

領域となる。It becomes an area.

第5i21は、前述したI 、z Oドライバの概略を
示すフローチャートである。第5図を併せて9照して、
第5図(1)のステップd1では、たとえば第112!
示のホストコンピュータ1においてたとえばキー入力部
5に関するI10ドラfバを用いる処理が開始されると
き、こび)ようなI10ドライバが所定のアアリクージ
ョンフ゛ログラノ、内で用いられるための各種オペラン
ドの値やI/’Oドライバから制(鐸がメインプログラ
ムにおける際のアドレスなどの各種データ(以下、この
ようなデータをエンド・リデータと称する)がたとえば
ワークエリア9に保存される。ステップ(12では、後
述するI /’ Oデバイス処理が行われ、ステップd
3では、用いられているI70ドライバか−や一入力部
5に関するもので、P)る場き、各挿入力データがたと
えば内部記憶部Sなビに記憶される。
5i21 is a flowchart showing an outline of the above-mentioned I.sub.2, z.sub.O driver. Referring to Figure 5,
In step d1 of FIG. 5(1), for example, the 112th!
For example, when a process using the I10 driver regarding the key input section 5 is started in the host computer 1 shown in FIG. Various data such as values, I/'O drivers, and controls (addresses when the bell is in the main program (hereinafter, such data will be referred to as end data) are saved in the work area 9, for example. In step (12) , I/'O device processing to be described later is performed, and step d
3 relates to the I70 driver being used and the input section 5, in which each insertion force data is stored, for example, in the internal storage section S.

第5図(2)は、前記I、′0デバCス処理を示すフロ
ーチャートである。第51J(2)のステップd l 
lでは、第3図に示した停電復帰フラグFがたとえば論
理「1」にセントされているか否がが判断される。この
判断が否定であればステップd l 2へ移り、たとえ
ば二V−入力部に関する入カフ′出力制御鐸を行う。そ
の後、ステップ(113では、後述するようなシステム
フラグ処理が行われる。
FIG. 5(2) is a flowchart showing the I,'0 device CS process. Step d l of No. 51J(2)
At step 1, it is determined whether the power failure recovery flag F shown in FIG. 3 is set to, for example, logic "1". If this determination is negative, the process moves to step dl2, where, for example, input cuff output control for the two V-input sections is performed. Thereafter, in step (113), system flag processing as described later is performed.

前記ステップ(111で判断がけ定であれば尾埋は、第
5[] (1)のステップdlに戻る。すなわち第4目
を9照して説明したタスク処理において、tM (iフ
ラグの状態をステップc1で検出して、セットされてい
るならばステップ(3で再起動する処理が、上記第5図
(2)のフローチャートに相当する。このような鴇埋が
行われるのは、下記の理由による。
If the judgment in the step (111) is positive, the tail filling returns to the step dl of the fifth [] (1).In other words, in the task processing explained with reference to the fourth step 9, The process of detecting in step c1 and restarting in step (3) if it is set corresponds to the flowchart in FIG. by.

すなわち17′0ドライバの処理中に停電が発生した場
き、停゛七復帰後、10グラノ、の中断位置からの継続
的なプログラムの実行はたとえばL CD4には、その
制御用のマイクロプロセッサなどをよむ制(鐸回路が備
えられているJ−%自が多く、このような制(1回路な
どは停電時には初期化されるためなどで、上記中断位置
からの継続処理は困難である。
In other words, if a power outage occurs during the processing of the 17'0 driver, the program will continue to be executed from the interrupted position after the 17'0 recovery, for example. Many J-% vehicles are equipped with a power supply circuit, and since such a circuit is initialized in the event of a power outage, it is difficult to continue processing from the above-mentioned interrupted position.

したがって本実施例ではI10デバイスが起動されたと
き、前記停電復帰フラグの状態を検出し、停電復帰渣の
再起動であることが検出されると、当該■/′0ドライ
バの中断部分を含むプログラム部分の先頭から処理を開
始するようにする。すなわちI10ドライバをたとえば
ホストコンピュータ1の内部記憶部8に展開しなおして
処理を実行する。このよう°な再実行が行われる場合が
存在するため、第5図(1)のステップd1で保存され
るエントリデータは、当該I10ドライバの実行が最終
的に終了するまで保存されることになる。
Therefore, in this embodiment, when the I10 device is started, the state of the power failure recovery flag is detected, and if it is detected that the restart is after power failure recovery, the program containing the interrupted part of the concerned ■/'0 driver is Start processing from the beginning of the part. That is, the I10 driver is re-deployed to, for example, the internal storage section 8 of the host computer 1 and the processing is executed. Since there are cases where such re-execution is performed, the entry data saved in step d1 in FIG. 5(1) will be saved until the execution of the I10 driver is finally completed. .

第5[2!(3)は、上述したシステムフラグ処理の詳
細を示すフローチャー1〜である。ここで用いちれるシ
ステムフラグは、各I10ドライバi5にm−)が割当
てられる。このシステムフラグはフ゛ログラムが割込み
1′fち状態の際に使用され、このため停電が発生した
俺、停電攬婦時に当該システlいフラグのりセラ[・を
行わない場りにはプログラムが再起動しないことになる
5th [2! (3) is a flowchart 1 to 1 showing details of the system flag processing described above. As for the system flag used here, m-) is assigned to each I10 driver i5. This system flag is used when the program is in the interrupt state, so if a power outage occurs, the program will be restarted unless the system flag is set. It will not start.

第51k(3)ステップd21ては、当該I、’0ドラ
fバ用のb u s yフラグSBをオ〉゛する。ステ
ップ(122では、デバイスウェイトフラグD Wをコ
ールする。この後、停電を検知した割込みが発生ずると
後述するような割込みり凸埋が行われ、1(婦した俺に
は、ステップ(123で前述したような停電121を涜
フラグFがオ〉′シているか否かが判断される。オンし
ていなければ動作は停止する。ステップ(123のf’
JI断が肯定であれば処理は第5図(1)のステップ゛
d 1に帰り、当該■10ドライバの一部の10グラム
部分の最初からの再実行が行われる。
In the 51k(3) step d21, the busy flag SB for the I, '0 driver f is turned off. In step (122), the device wait flag DW is called.After this, when an interrupt that detects a power outage occurs, interrupt convex embedding is performed as described later. It is determined whether or not the flag F for preventing a power outage 121 as described above is turned on. If it is not turned on, the operation is stopped. Step (f' of 123)
If the JI error is affirmative, the process returns to step d1 in FIG. 5(1), and the 10-gram portion of the 10 driver concerned is re-executed from the beginning.

第51<−1>は、」一連した停電時にわける割込み処
理の詳MAを示すフ[7−チャートである。第5[4(
・1)のステップ(131て′は、当該I Oドライバ
に対応−J−ろ入力 ′出力機器にわいて、それまで実
行されていた通常の人カフ、′出力動作を中断してデー
タのj旦j壁などのデバrス割込み鴇埋を行う。
The 51st <-1> is a flowchart showing detailed MA of interrupt processing during a series of power outages. 5th [4(
・Step 1) (131) corresponds to the relevant I/O driver. At the same time, it is necessary to bury devices such as walls and other devices.

次のステップ(132では、このような割込み時におけ
る後述するシスチン、フラグ5哩が行われ、叫埋は終了
する。
In the next step (132), cystine and flag flags, which will be described later, are set at the time of such an interrupt, and the embedding is completed.

第5図(5)は、第5図(−1>を9照して説明した処
理における割込み時におけるシスチン、フラグ処理を説
明する)L7−チャート・で、P)ろ。ステ7フ゛d 
41では、デバ・イス七ソトフラグD Sがコルされ、
続くステップ(142では、前述したシスチン、l+ 
t+ S YフラグSBをオフ1−ろ。
FIG. 5 (5) is an L7-chart which explains cystine and flag processing at the time of an interrupt in the process described with reference to FIG. 5 (-1>). Step 7 feed
At 41, the device flag D S is called,
Subsequent steps (142 include the aforementioned cystine, l+
t+SY Turn off the Y flag SB.

こ、71 f4、停電状聾がらIX (、iすると、第
5図(・l)J〕よび同[21<5>に示した割込み喝
埋から、第5図(3)に示したシスチン、フラグ鴇I!
I!iこ制御llが[婆り、第511 (3)のステッ
プ(123から小埋が行われる。
This, 71 f4, power outage deafness IX (, i, Fig. 5 (・l) J) and from the interrupt filling shown in [21 <5>], the cystine shown in Fig. 5 (3), Flag Tow I!
I! When the i control is completed, the small filling is performed from step 511 (3) (123).

ここで前記第5121(4)および同図(5)に示した
処理は、ウオームブートまなはホ7)・スタートと称さ
れろ9^埋であり、停電やアブリゲーシコンフ゛ログラ
ムからモニタプロゲラ1.l\の切換えなどが亀生して
以降、処理をアプリクーショ〉プログラノ、の実行に切
換えた際、中断時点から処理が再開されるような制御鐸
である。
Here, the processes shown in 5121(4) and 5121(5) of the same figure are referred to as warm boot operations 7) and start, and are performed when the monitor programmer 1. This is a control device that restarts the process from the point where it was interrupted when the process is switched to execution of the application program after the switching of 1\ is delayed.

第6図は、第1図に示したキー入力部5がいわゆるタッ
チキーボードである場きの動(トを説明するフローチャ
ートである。なお、このようなタッチキーボードに限ら
ず、第1図に示したたとえばL CD 4などの各種入
出力機器の停電処理を含む船釣な処理手順が第5図に示
されている。したが−Jで第(〕図のフローチャート・
は、たとえば第5図(1)のステップ(11における[
エンドーリデータの保存」の処理内容のタッチキーボー
ドにおける特殊例て島る。
FIG. 6 is a flowchart illustrating the operation when the key input section 5 shown in FIG. 1 is a so-called touch keyboard. For example, Figure 5 shows a typical processing procedure including power outage processing for various input/output devices such as LCD 4. However, with -J, the flowchart in Figure ()
For example, in step (11) of FIG.
This is a special example of the process of "Save endori data" on the touch keyboard.

第6図ステップe1では、このようなタッチキーボード
に対するキーフォーマントの設定情報(キー入力部に割
当てられる各種キー機能の表示位置I、よび各六−U(
能の/22哩法など)が、処理中断時凌ノ)再開時にJ
Jけろ(IT大行のた1v)に、たとえば第1図に示さ
lしろワークエリア9に記憶され、保lrされる。ステ
ノ1(2ては、この設定情報に基づいて設定処理が行わ
れろ。ステップ(・3ては、この、ような設定情報が前
述したウオームブートのためにワークエリアつに記憶さ
れる。
In step e1 of FIG. 6, key formant setting information for such a touch keyboard (display position I of various key functions assigned to the key input section, and each six-U (
When the process is interrupted (such as Noh's /22 kyoho), when the process is interrupted, the J
It is stored and maintained in the work area 9 shown in FIG. In Step 1 (2), setting processing is performed based on this setting information. In Step (3), such setting information is stored in the work area for the warm boot described above.

このようにして、二■−入力部5に関するI、0ドライ
バにわける第5図(])のステップd lのエン[・リ
データヅ)保存処理が実行される。なt)このときキー
機能の♂2示情報(たとえば置数;!における0、1.
2.・・・、!)なとJ)数値表示なと)は後述する表
示情報の退避処理にきまれ、第6図示グ)処理ステップ
では、前述した一■−フォーマットのみに一部いて行わ
れる。
In this way, the storage process of step dl in FIG. 5 (), which is divided into I and 0 drivers related to the input section 5, is executed. ) At this time, key function ♂2 indication information (for example, 0, 1, .
2. ...! ) and J) Numerical display) are determined by the display information saving process to be described later, and in the processing step shown in FIG.

第712Iは、第1図示のI−CD・1や前述したキ入
力部5におけるit示バオルなどの表示データに関する
停電処理を示すフロ−チャートで4F)る。第7図をI
JF田て雪間して、第7図(1)のステップf1では、
端末装置2に備えられる処Fl!′装置3などで表示デ
ータを(’P成する。この表示データは、たと之ばL 
CD−tにに示されるたとえばキャラクタなどのビンl
−データとともに、当該キャラクタなどの表示制御情報
すなわち表示開始位置などをきわせて含むものである。
712I is a flowchart showing power outage processing regarding display data such as the I-CD 1 shown in the first figure and the IT display screen in the key input unit 5 described above (4F). Figure 7 I
According to JF Tae Yukima, in step f1 of Fig. 7 (1),
The location Fl provided in the terminal device 2! 'The device 3 etc. generates display data ('P. This display data is
For example, the characters shown in the bin l on the CD-t.
-In addition to the data, it also includes display control information for the character, ie, display start position, etc.

ステップf2では、このようなビットデータおよび表示
制御データに基づいて、第1図に示した内部記憶部8内
に構成される画像記憶部13にビットイメージが展開さ
れ、L CD 、1や二?−入力部5の表示パオ、ルな
とに画像が表示され、処理を終了する。このような処理
中に停電による割込みが発生したJもき、処理は第71
1Z(2)のステップ゛f11に移り、現在表示されて
いる画像のピッドデータがワークエリア9に記憶される
とともに、ステップf12では前述した表示制御情報も
なわせてワークエリア9などに退避される。
In step f2, based on such bit data and display control data, a bit image is developed in the image storage unit 13 configured in the internal storage unit 8 shown in FIG. 1, and LCD, 1, 2? - The image is displayed on the display screen of the input unit 5, and the process ends. During this process, an interrupt due to a power outage occurred, and the process was carried out in the 71st
The process moves to step f11 of 1Z(2), and the pid data of the currently displayed image is stored in the work area 9, and in step f12, the display control information described above is also saved to the work area 9, etc. .

以上のように本実施例によれば、たとえばP。As described above, according to this embodiment, for example, P.

Sジステ11などにおいて停電が発生した場き、その時
点における実行中のタスクによって各入出力機器を制御
する■7′0ドライバに対し、割込み制御が行われ、上
述したような停電処理が8.I/′Oドライバにおいて
行われる。このようなタスク、すなわちアプリゲージョ
ンプログラムが実行されるO8は、実行中のタスクに関
連するレジスタを制御するのみである。このようにして
停電処理が各1710ドライバ毎に分散して行われ、し
たがってCPUに対して停電峡長時間の動作時間を渫証
する必要なく、動fトおよび構成が格段にfiJ略化さ
れる。
When a power outage occurs in S system 11, etc., interrupt control is performed on the ■7'0 driver that controls each input/output device according to the task being executed at that time, and the power outage processing as described above is performed in 8. This is done in the I/'O driver. Such a task, ie the O8 in which the application program is executed, only controls the registers associated with the task being executed. In this way, power outage processing is performed in a distributed manner for each of the 1710 drivers, and therefore there is no need to verify the long operating time of the power outage to the CPU, which greatly simplifies the operation and configuration.

また前述の実施例では、第10に示されろ構成のPOS
システムについて説明したけれどもホストコンピュータ
1と端末装置2との間に中継装置を設けて、この中継装
置が上述したような本実施例の停電処理を行うようにし
てもよい。
Further, in the above-mentioned embodiment, the POS having the configuration shown in the tenth
Although the system has been described, a relay device may be provided between the host computer 1 and the terminal device 2, and this relay device may perform the power outage process of this embodiment as described above.

発明の効果 以上のように本発明に従えば、異常発生に伴う中断処理
と再開処理とを入力/出力機器の各制御プログラムにそ
れぞれ設け、これらの起動は各制御10グラムへの割込
み処理にて行われるようにした。これにより異常発生時
におけるデータ9A埋の中断処理にむやみに長い時間を
とる必要がなて、また具体的な中断夕凸埋と再開処理と
は各制御nプログラム睦に割込み処理として行われるの
で、データ処理を行うアアリゲーション10グラノ、を
制(鐸するオペレーティングシステlいの負担を大幅に
軽減することができろ。
Effects of the Invention As described above, according to the present invention, interruption processing and restart processing in response to the occurrence of an abnormality are provided in each control program of input/output equipment, and these are activated by interrupt processing for each control 10g. I made it happen. As a result, it is necessary to take an unnecessarily long time to interrupt the data 9A filling when an abnormality occurs, and the specific interruption processing and restart processing are performed as interrupt processing for each control program. It will be possible to significantly reduce the burden on the operating system that processes the data.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例に従う電気的構成を示すブロ
ック図、第2I2Iは本実施例の停電処理の概略を説明
するフローチャート、第3図はワークエリア9の記憶態
様を示す図、第4[1は本実施例のタスク処理を説明す
るフローチャート、第5図は本実施例の停電処理の詳細
を示すフローチャート・、第6図はタフチー!−ボード
に関する停電処理動fトを説明するフローチャート、第
7図は表示データに関する停電処理を説明するフローチ
ャートである。 ■・・ポス[・コ〉′ビl−タ、2・・・端末装置、3
・・・処理装置、4・・L CD、5・・キー入力部、
8・−内部記憶部、9・・・ワークエリア、10・・・
タスク領域、11・・アクセスク(主領域、 12・・・フラグ領域
FIG. 1 is a block diagram showing an electrical configuration according to an embodiment of the present invention, FIG. 2I2I is a flowchart outlining the power outage process of this embodiment, FIG. 4 [1 is a flowchart explaining the task processing of this embodiment, FIG. 5 is a flowchart showing details of the power outage processing of this embodiment, and FIG. 6 is Tough Chi! FIG. 7 is a flowchart illustrating power outage processing related to display data. ■...Pos [・co>'>' router, 2...Terminal device, 3
...processing device, 4...L CD, 5...key input unit,
8.-internal storage section, 9.. work area, 10..
Task area, 11... access area (main area, 12... flag area)

Claims (1)

【特許請求の範囲】 マルチタスク方式にて入力/出力機器を用いてデータ処
理を行う方法であって、 異常発生に伴って、進行中のデータ処理を中断する中断
処理と、異常解消時には中断された箇所からデータ処理
を再開する再開処理とを各入力/出力機器を制御する制
御プログラム毎に行うようにしたことを特徴とするデー
タ処理方法。
[Claims] A method for performing data processing using input/output devices in a multitasking manner, which includes an interruption process that interrupts ongoing data processing when an abnormality occurs, and an interruption process that is interrupted when the abnormality is resolved. 1. A data processing method characterized in that a restart process for restarting data processing from a point where the data processing was restarted is performed for each control program that controls each input/output device.
JP63273974A 1988-10-29 1988-10-29 Data processing method Pending JPH02120938A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63273974A JPH02120938A (en) 1988-10-29 1988-10-29 Data processing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63273974A JPH02120938A (en) 1988-10-29 1988-10-29 Data processing method

Publications (1)

Publication Number Publication Date
JPH02120938A true JPH02120938A (en) 1990-05-08

Family

ID=17535169

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63273974A Pending JPH02120938A (en) 1988-10-29 1988-10-29 Data processing method

Country Status (1)

Country Link
JP (1) JPH02120938A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5701436A (en) * 1995-01-31 1997-12-23 Fujitsu Limited Information processing apparatus including synchronous storage having backup registers for storing the latest sets of information to enable state restoration after interruption

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5701436A (en) * 1995-01-31 1997-12-23 Fujitsu Limited Information processing apparatus including synchronous storage having backup registers for storing the latest sets of information to enable state restoration after interruption

Similar Documents

Publication Publication Date Title
CN109739563B (en) Terminal control method, device, system and storage medium
EP2431876B1 (en) Method and device for exception handling in embedded system
US6832311B2 (en) Information processing system and resume processing method used in the system
TW200525348A (en) Queued locks using monitor-memory wait
US6154846A (en) System for controlling a power saving mode in a computer system
CN111506351A (en) Deep sleep method, wake-up method and sleep and wake-up method for system on chip
US4851992A (en) Register/saving/restoring system for saving and restoring data in a register of a slave processor
JP2005521937A (en) Context switching method and apparatus in computer operating system
JPH02120938A (en) Data processing method
CN114218067A (en) Heterogeneous many-core software debugging device and method
JP2013522710A (en) IT system configuration method, computer program thereof, and IT system
JPH09274567A (en) Execution control method for program and processor for the same
CN117407182B (en) Process synchronization method, system, equipment and medium based on Poll instruction
JPS62150416A (en) Transition system to low power consumption state
TWI823655B (en) Task processing system and task processing method applicable to intelligent processing unit
WO2023206693A1 (en) System sleep method and apparatus and system wake-up method and apparatus
CN111459630B (en) Network processor adopting hardware multithreading mechanism
JP2005346708A (en) Data processor and its polling loop management method
JPH06324861A (en) System and method for controlling cpu
JP4535663B2 (en) State machine control method and state machine
JPS62125437A (en) Control method for additional processor
CN117389625A (en) Process synchronization method, system, equipment and medium based on active interrupt instruction
JPS62219058A (en) Exclusive control system for shared memory
JP2001318744A (en) Information processor and data saving control method therefor
CN115809121A (en) Method and apparatus for context switching