JPH02119398A - Remote controller - Google Patents

Remote controller

Info

Publication number
JPH02119398A
JPH02119398A JP27215288A JP27215288A JPH02119398A JP H02119398 A JPH02119398 A JP H02119398A JP 27215288 A JP27215288 A JP 27215288A JP 27215288 A JP27215288 A JP 27215288A JP H02119398 A JPH02119398 A JP H02119398A
Authority
JP
Japan
Prior art keywords
circuit
switch input
timer
setting
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27215288A
Other languages
Japanese (ja)
Inventor
Hiroaki Arai
新井 弘明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP27215288A priority Critical patent/JPH02119398A/en
Publication of JPH02119398A publication Critical patent/JPH02119398A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To prevent the increased current consumption and earlier wear of power supply by providing a timer circuit counting a switch input time and a timer setting circuit setting the time from the switch input and setting an output suppress mode if the switch input time elapses the setting time of the timer setting circuit. CONSTITUTION:An output signal of a switch input circuit 15 is inputted to a switch input discrimination circuit 16 and when the presence of a switch input is confirmed in the circuit 16, a timer count circuit 19 is started and a timer setting circuit 20 is started. Then an output of the timer count circuit 19 exceeds the output of the timer setting circuit 20, a timer comparator circuit 21 outputs a control signal to a power-down mode setting circuit 17, which is started. Thus, the system clock generating circuit 14 is stopped and the mode transits to the power-down mode. Moreover, the power-down mode setting circuit 17 is operated by the switch input discrimination circuit 16 even with the input of a switch input release signal to set the power-down mode.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、電源を内蔵した空気調和機等の遠隔制御装
置に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a remote control device for an air conditioner or the like having a built-in power supply.

〔従来の技術〕[Conventional technology]

第3図は例えば実開昭59−136542号公報に示さ
れているような一般的な空気調和機等の遠隔制御装置の
回路構成図である。+2において、■はマイクロコンピ
ュータ等から成る制御部、2.3は制御部1に接続され
た高速発振回路及び低速発振回路で、高速発振回路2は
数丙にllz 〜数MllzのりOツク(CLOCK)
を発生し、低連発振回路3は数ト旧IZのクロックを発
生ずる。4はマトリクス構成のスイッチ入力部、5はL
CDパネル等を有した表ンバ部、6は空気調和機本体等
へ制御(iS S′iを送(3〕するための赤外光LE
D、7はLED6の電流制限用抵抗、8はLED6の駆
動用トランジスタ、9.10はトランジスタ8の電流制
限用抵抗及びバrアス抵抗、1!は?「池等の電源、1
2は′1°if源11の安定化用コンデンサである。
FIG. 3 is a circuit diagram of a remote control device for a general air conditioner or the like as disclosed in, for example, Japanese Utility Model Application Publication No. 59-136542. In +2, ■ is a control unit consisting of a microcomputer, etc., 2.3 is a high-speed oscillation circuit and a low-speed oscillation circuit connected to the control unit 1, and the high-speed oscillation circuit 2 is several llz to several mlz otsuk (CLOCK). )
, and the low continuous oscillation circuit 3 generates a clock of several t old IZ. 4 is a switch input section with matrix configuration, 5 is L
6 is an infrared light LE for controlling (iS S'i) to the air conditioner body etc.
D, 7 is a current limiting resistor for LED 6, 8 is a driving transistor for LED 6, 9.10 is a current limiting resistor and a bus resistor for transistor 8, 1! teeth? "Power source for ponds, etc., 1
2 is a stabilizing capacitor for the '1°if source 11.

第4図は上記スイッチ入力部4からのイへ号入力系統を
示す回路図である。スイッチ入力部4は。
FIG. 4 is a circuit diagram showing a signal input system from the switch input section 4. The switch input section 4 is.

ここでは説明し易いように4個のキースイッチ4a〜4
dを持ち、キースキャン信号線及びキー入力G、?号線
が各々2木の構成となっている。そして、キースキャン
信″−3−線は、制御部1内のトランシスタla、lb
と接続され、また、キー人カイ、1号線は、電i1端子
(VOO)とプルアップ抵抗IC,ldを介して接続さ
れると共に、シュミット回路付の立ト−り信号−検出用
のゲート回路le、If及びゲートIg、lhと接続さ
れている3、 ■記のような構成の遠隔制御装置においては、電源11
か装着されると、発振回路2,3が起動し、制御部1の
マイクロコンビコータの動作が開始する。そしで、スイ
ッチ入力部4の何れかのキースイッチか押されると、そ
のキースイッチに対応した処理が行われると共に、処理
内容が表示部5に大小される。同時に、LED7がら空
気調和機本体へ制御信号が送G4される。
Here, for ease of explanation, we will use four key switches 4a to 4.
d, key scan signal line and key input G, ? Each line consists of two trees. The key scan signal "-3- line is connected to the transistors la and lb in the control unit 1.
In addition, the key line 1 is connected to the voltage i1 terminal (VOO) via a pull-up resistor IC, ld, and a gate circuit for detecting a rising torrent signal with a Schmitt circuit. In the remote control device having the configuration as described in 3 and (2), which is connected to le, If and gates Ig and lh,
When the microcoater is attached, the oscillation circuits 2 and 3 are activated, and the micro combi coater of the control section 1 starts operating. Then, when any key switch of the switch input section 4 is pressed, a process corresponding to that key switch is performed, and the content of the process is displayed on the display section 5. At the same time, a control signal G4 is sent from the LED 7 to the air conditioner main body.

ここで、1゛;を池等の電源11を使用するl−記のよ
うな遠隔ル制御装置においては、その電源11の容iI
[か限られ”でいるので、極力消費電流を低くして使用
しなければならない。一般に、電池等の電源11により
駆動されるマイクロコンピュータは、第5図に小すよう
な状態遷移を行って低消費電流を維持しようとし、第1
図の高速発振回路2及び低速発振回路3の動作を制御し
ている。即ち、電源挿入後は第3図のAの状態となるが
、この時、高速発振回路(クロックX1n)2及び低速
発振回路(クロックXci)3が動作し、マイクロコン
ピュータのシステムクロックφは高速発振回路2のクロ
ックXfnとなっている。そして、マイクロコンピュー
タのイニシャライズ等の処理が終了すると、システムク
ロックφを変更(“1”)して低速発振回路3のクロッ
クXcinに切り換え、Bの状態に移る。その後、パワ
ーダウン(出力抑制)命令を実行してマイクロコンビコ
ータのシステムクロックφを停止F−シ、必要最低限の
特殊な機能を除いてマイクロコンピュータの動作を停止
する。この状1態かCの状態てあり、この、Lうに制御
することでより一層の低消費電流を図ることができる。
Here, in a remote control device as described in 1- above which uses a power source 11 such as a pond, the capacity of the power source 11 is iI.
Since the current consumption is limited, the current consumption must be kept as low as possible.Generally, a microcomputer driven by a power source 11 such as a battery performs state transitions as shown in Figure 5. Trying to maintain low current consumption, the first
It controls the operations of the high-speed oscillation circuit 2 and low-speed oscillation circuit 3 shown in the figure. That is, after the power is inserted, the state will be as shown in A in Figure 3. At this time, the high-speed oscillation circuit (clock This is the clock Xfn of circuit 2. When processing such as initialization of the microcomputer is completed, the system clock φ is changed (to "1") and switched to the clock Xcin of the low-speed oscillation circuit 3, and the state shifts to state B. Thereafter, a power down (output suppression) command is executed to stop the system clock φ of the microcombicoater, and the operation of the microcomputer is stopped except for the minimum necessary special functions. There are state 1 and state C, and by controlling the state to L, it is possible to achieve even lower current consumption.

その際、スイッチ操竹等による入力変更がない限り上記
Cの状態に留まることになるが、このCの状態でスイッ
チ入力かあった場合は、マイクロコンピュータは4部ウ
ェイクアップ(1’+ ”JによりCの状態からBの状
態へ推移する。
At that time, unless there is an input change using a switch, etc., the state will remain in state C, but if there is a switch input while in state C, the microcomputer will wake up part 4 (1'+ "J"). There is a transition from state C to state B.

その後、必要あればシステムクロックφを変更(“0”
)してAの状態へも推移し、スイッチ入力か解除になっ
た時にiff度Bの状態からCの状態へ移る。このよう
に、遠隔−制御装置のマイクロコンピュータは、極力C
の状態にあることで上記低消費電流を可能としている。
After that, change the system clock φ (“0”) if necessary.
) and also transitions to state A, and when the switch is input or released, it transitions from the state of IF degree B to state C. In this way, the microcomputer of the remote control device uses as much C as possible.
This state enables the above-mentioned low current consumption.

次に、1記の外部ウェイクアップ信号について説明する
。第5図のCの状態にある間は、前述のキースキャン4
?、呼線はマイクロコンピュータ内のトランジスタla
、lbがONどなるのでGND側のし・\ルとな・って
おり、キー人カイ、3号線は8(抗lc、IdによりV
llll側のレベルに固定されている。干し・て、この
キー入力信号線はゲート1g。
Next, the first external wake-up signal will be explained. While in the state of C in FIG. 5, the key scan 4 described above
? , the call line is the transistor la in the microcomputer.
, lb is ON, so it is on the GND side, and the key person Kai, line 3 is 8 (by anti-lc, Id, V
It is fixed at the level on the llll side. This key input signal line is gate 1g.

1hIjよりマイクロコンピュータ内のアキュムレ・−
夕1&続され、ここから信号A。、A、が入力さ1する
。また、立下り信号検出用のゲート[111路fe、i
fにより外部ウニ、イクア°ツブイ、1号が生成される
。通常キースイッチ4a〜4dが押されない状態では、
ケート回路1e、1fの出力信号か発生しないので、第
5図のCの状態にある。この状態で、例えばキースイッ
チ4aが押されると、トランジスタla、キースイッチ
4aを通してケー1−1ft、ifかvI、I、レベル
からGNDレヘレベ変化′4−る。そして、その立Fり
信すにより上記外部ウェイクアップ信号が生成され、こ
の時マイクロコンピュータはBの状態に移り、処理l1
Tr11状態となる。
Accumulation in the microcomputer from 1hIj
Evening 1 & continued, signal A from here. , A is input. In addition, a gate for detecting a falling signal [111 fe, i
External sea urchin, Ikua Tsubui, No. 1 is generated by f. Normally, when the key switches 4a to 4d are not pressed,
Since the output signals of the gate circuits 1e and 1f are not generated, the state is in the state shown in C in FIG. In this state, for example, when the key switch 4a is pressed, the GND level changes from the level 1-1ft, if or vI, I through the transistor la and the key switch 4a. Then, the above-mentioned external wake-up signal is generated in response to the rising F signal, and at this time, the microcomputer shifts to state B and processes l1.
The state becomes Tr11.

第6図はト述した遠隔制御装置の回路別の構成を示すブ
ロック図である。図中、13は発掘回路で、第3図の高
速発振回路2及び低速発振回路3により構成されている
。14はその発振frX号からシステムクロックを生成
するシスデムクロック生成回路、15はスイッチ入力回
路で、第4図に示した構成となっている。16はそのス
イッチ入力を判定−4−るスイッチ入力判定回路、17
は電源11のパワーダウン(出力抑制)干−ドを設定す
るパワーダウンモード設定回路、18はそのパワーダウ
ンモードを解除するパワーダウンモード解除回路である
FIG. 6 is a block diagram showing the configuration of each circuit of the remote control device described above. In the figure, reference numeral 13 denotes an excavation circuit, which is composed of the high-speed oscillation circuit 2 and the low-speed oscillation circuit 3 shown in FIG. 14 is a system clock generation circuit that generates a system clock from the oscillation frX, and 15 is a switch input circuit, which has the configuration shown in FIG. 16 is a switch input determination circuit for determining the switch input; 17;
18 is a power down mode setting circuit that sets the power down (output suppression) mode of the power supply 11, and 18 is a power down mode canceling circuit that cancels the power down mode.

通常状態(スイッチ入力無の状態)では、0η述のよう
にパワーダウンモード設定回路17によりシステムクロ
ック生成回路14が停止され、低消費電力モードつまり
パワーダウンモードになっている。ここで、何れかのス
イッチ4a〜4dが押されると、スイッチ入力回路15
より信号がパワーダウンモード解除回路18に入力され
、システムクロック生成回路14が起動してそのシステ
ムクロックによりマイクロコンピュータが動作する。そ
の後、スイッチ入力判定回路16によりスイッチ入力が
解除されたことが確認されると、パワーダウンモード設
定回路17により111度システムクロック生成回路1
4が停止され、低消費電流状態になる。
In the normal state (state with no switch input), the system clock generation circuit 14 is stopped by the power down mode setting circuit 17 as described above, and the system is in a low power consumption mode, that is, a power down mode. Here, when any of the switches 4a to 4d is pressed, the switch input circuit 15
A signal is input to the power-down mode release circuit 18, the system clock generation circuit 14 is activated, and the microcomputer operates according to the system clock. Thereafter, when the switch input determination circuit 16 confirms that the switch input has been released, the power down mode setting circuit 17
4 is stopped and enters a low current consumption state.

第7図は上述のマイクロコンピュータの処理プロセスを
示すフローチャートであり、外部ウェイクアップ信号(
W信号)の入力後の動作を示している。
FIG. 7 is a flowchart showing the processing process of the above-mentioned microcomputer, and shows the external wake-up signal (
The operation after the input of the W signal) is shown.

先ず、ステップS、でキーデータの確認及びスイッチの
チャタリング除去を行う。そして、ステップS3で該キ
ーデータが有効か無効かを判断し、無効の場合はスデッ
プS、Jヘジャンプする。有効の場合は、ステップS4
に移り、ここで表示データを変更したり、空気調和機本
体へ送イ5する信号データを設定する。ここまでは、第
5図のBの状態である。次に、ステップS5に進み、(
1i号送信に必要な搬送波が1(tらねるようにマイク
ロコンピュータを高速動作させるぺ〈システムクロック
を変更する。これで、第5図のAの状態となる。次にス
テップS r、で111号送信処理を行い、ステップS
7でマイクロコンピュータを低速動作させるべくシステ
ムクロックを変更する。以1がキー(スイッチ)入力後
に必要な処理である。
First, in step S, key data is confirmed and chattering of the switch is removed. Then, in step S3, it is determined whether the key data is valid or invalid, and if it is invalid, the process jumps to steps S and J. If it is valid, step S4
Then, display data is changed and signal data to be sent to the air conditioner body is set. Up to this point, the state is B in FIG. Next, proceed to step S5, and (
Change the system clock to operate the microcomputer at high speed so that the carrier wave required for No. 1i transmission is 1 Perform the signal transmission process and proceed to step S.
Step 7 changes the system clock to make the microcomputer operate at a lower speed. The following 1 is the process required after key (switch) input.

その後、ステップS、Jに移り、キー入力が解除された
か、つまりスイッチがオフ(OFF>になったかを確認
する。そして、スイッチがオフになっていればステップ
S、に進み、パワーダウンモードとなり、パワーダウン
命令を実1丁′4−る。この状態が第5図のCの状態で
ある。
After that, proceed to steps S and J, and check whether the key input is canceled, that is, whether the switch is turned off (OFF>).If the switch is turned off, proceed to step S, and enter power down mode. , the power down command is executed.This state is the state shown in C of FIG.

(発明が解決しようとする課題) 従来の遠隔制御装置は以上のように構成されており、ス
イッチ入力が解除されるまで消費電流が多い状態で動作
するため、頻繁なスイッチ操作あるいはスイッチ部の異
常によりスイッチの接点が離れなくなったような場合、
電源の消耗が早く、使い勝手が悪いという問題点があっ
た。
(Problems to be Solved by the Invention) Conventional remote control devices are configured as described above, and operate with high current consumption until the switch input is released, resulting in frequent switch operations or abnormalities in the switch section. If the switch contacts cannot be separated due to
The problem was that the power supply was consumed quickly and it was difficult to use.

この発明は、−に記のような問題点を解消するためにな
されたもので、スイッチの異常による電源の甲朋消耗を
防止し、使いM手の良い遠隔制御装置を1:Iることを
1」的としている。
This invention was made in order to solve the problems mentioned in (-), and it prevents the power supply from being consumed due to abnormality of the switch, and makes it possible to provide a remote control device that is easy to use. 1" target.

(課題を解決するための1段) この発明に係る遠隔制御装置は、電源及び遠隔制御のた
めのスイッチ入力を行うスイッチ入力回路を備え、スイ
ッチ入力解除後に[記電源の出力抑111モードの設定
を行う遠隔制御装置において、スイッチ入力時間を計数
するタイマ回路及びスイッチ入力時からの時間を設定す
るタイマ設定回路を設け、スイッチ入力時間かそのタイ
マ設定回路の設定時間を経過した時にも[記出力抑制モ
ードの設定を行うように構成したものである。
(First Step for Solving the Problems) A remote control device according to the present invention includes a switch input circuit that performs switch input for power supply and remote control, and after canceling the switch input, [Setting of power supply output suppression 111 mode] is provided. In a remote control device that performs This configuration is configured to set a suppression mode.

〔作用〕[Effect]

この発明の遠隔ル制御装置においては、スイッチ入力時
間かタイマ設定回路の設定時間を経過すると、電源の出
力抑制モードが設定され、消費′電流か減少する。
In the remote controller of the present invention, when the switch input time or the set time of the timer setting circuit elapses, the output suppression mode of the power supply is set, and the current consumption is reduced.

(実施例) 第1図はこの発明の一実施例による遠隔;tl制御装置
の構成を示すブロック図で、回路別の構成を示している
6図中、13〜18は従来の第6図と同一構成部分を示
し、重複J−る詳細説明は省略−1−る。13は発振回
路、14はシステムクロック生成回路、15はスイッチ
入力回路、16はスイッチ入力判定回路、17はパワー
ダウンモード設定回路、18はパワーダウンモード解除
回路て、これらはF記のように従来と同一のものである
(Embodiment) Fig. 1 is a block diagram showing the configuration of a remote control device according to an embodiment of the present invention.Among the 6 figures showing the configuration of each circuit, 13 to 18 are the conventional Fig. 6. Identical components are shown, and redundant detailed explanations are omitted. 13 is an oscillation circuit, 14 is a system clock generation circuit, 15 is a switch input circuit, 16 is a switch input determination circuit, 17 is a power-down mode setting circuit, and 18 is a power-down mode release circuit. is the same as

19はスイッチ入力時間を計数するタイマカウント回路
、20はスイッチ入力時からの時間を設定−4″るタイ
マ設定回路、21は夕・fマカウント回路19のカウン
ト時間とタイマ設定回路20の設定時間を比較するタイ
マ比較回路で、スイッチ入力時間がト記設定時間を経過
するとパワーダウンモードの設定か行われる。なお、そ
の他の構成は第3図及び第4図と同様の構成となってい
る。
19 is a timer count circuit that counts the switch input time, 20 is a timer setting circuit that sets the time from the switch input by -4'', and 21 is the count time of the evening/f counter circuit 19 and the setting time of the timer setting circuit 20. In the timer comparator circuit to be compared, when the switch input time passes the set time, the power down mode is set.The other configurations are the same as those in FIGS. 3 and 4.

次に動作に1)い゛C説明する。従来と同様、通常状、
聾(スイッチ入力1:!の状j9 )では、パワーダウ
ンモード設定回路I7によりシステムクロック生成回路
14か停;1さね、低消費型カモ−1・つまりパワータ
ウンモードになフ′Cいる。この状態でスイッチが押さ
れると、ス(ツヂ入力回路15より1.1号かパワーダ
ウンモード解除回路18に入力され、システムクロック
’を成回路14が起動してそのシステムクロックにより
マイクロコンピュータか動作する。(−の際、I−記ス
イッチ入力回路15の出カイ1;号はスrツチ入力il
+定回路16にb入力され、ここでスイッチ入力かあっ
たと確定されると、りrマカウント回路19か起動”す
ると1(に、タイマ、設定回路20か起動する。この時
、1足スイツチ入力か解除されなくてもタイマカウント
動作は継続され、タイマカウント回路19の出力とタイ
マ設定回路20の出力がタイマ比較回路21で比較され
る。そして、タイマカウント回路19の出カイめかタイ
マ設定回路20の出力値を越えると、タイマ比較回路2
1はル制御イ、−号をパワーダウンモード・設定回路1
7に出力し、パワーダウンモード設定回路17を起動さ
せる。
Next, the operation 1) will be explained. Same as before, normal condition,
In the case of deafness (switch input 1: ! state j9), the power down mode setting circuit I7 stops the system clock generation circuit 14 and enters the low consumption camo-1, that is, the power town mode. When the switch is pressed in this state, the input circuit 15 inputs the input to No. 1.1 or the power-down mode release circuit 18, and the system clock circuit 14 starts up the system clock and the microcomputer is activated by the system clock. It operates. (When -, the output 1 of the switch input circuit 15 is
+B is input to the constant circuit 16, and when it is confirmed that there is a switch input, the timer and setting circuit 20 are activated.At this time, the timer and setting circuit 20 are activated. Even if the timer count circuit 19 is not released, the timer counting operation continues, and the output of the timer count circuit 19 and the output of the timer setting circuit 20 are compared in the timer comparison circuit 21. When the output value of timer comparison circuit 2 is exceeded,
1 is control A, - is power down mode/setting circuit 1
7 to activate the power down mode setting circuit 17.

これにより、システムクロック生成回路14は停止1−
され、パワーダウンモードに移る。また、パワーダウン
モード設定回路17は、スイッチ入力判定回路16より
スイッチ入力解除イ、”;壮が入力されても動作し、パ
ワーダウンモ・−1・の設定を行う。
As a result, the system clock generation circuit 14 stops 1-
and goes into power down mode. Further, the power down mode setting circuit 17 operates even when the switch input determination circuit 16 inputs the switch input release ``;'', and sets the power down mode -1.

このように、新たにタイマ回路を付加することによって
、スイ・・チ自身の不具合等により消費電流が増大する
のを防ILでき、内蔵電源のIil明消耗を防11する
ことができる。従って、使い勝L−が向1したものとな
り、しかも付加するタイマカウント回路19.タイマ設
定回路20及びタイマ比較回路21はソフトウェアにJ
:り安価に構染することかfl■能である。なお、タイ
マ回路の設定値は、スイッチ操作のタイミングなどを勘
案して111位に設定すわば良い。
In this way, by adding a new timer circuit, it is possible to prevent the current consumption from increasing due to a malfunction of the switch itself, and it is possible to prevent the built-in power supply from being exhausted. Therefore, the usability L- becomes the one with the direction 1, and moreover, the timer count circuit 19. The timer setting circuit 20 and timer comparison circuit 21 are
: It is possible to carry out composition dyeing at low cost. Note that the setting value of the timer circuit may be set to the 111th position, taking into account the timing of switch operation, etc.

第2図はI述のマイクロコンピュータによる処理動作を
示すフローヂャートであり、従来の第7図と同様スイッ
チ入力時の外部ウェrクアッフ゛イ1X号(W(、:号
)による処理ブ[1セスを示している。
FIG. 2 is a flowchart showing the processing operation by the microcomputer described in I. Similar to the conventional FIG. ing.

先ず、ステd/ブSlでキープ・〜りを確認し・、同時
にスイッチのチャタリング除去を行う。次に。
First, check whether the switch is kept or not using the step d/b Sl, and at the same time remove chattering from the switch. next.

ステップS2で+’+if述の新たに追加されたタイマ
回路を設定する。つまりタイマカラン[・回路19を起
動するとj(虹、タイマ設定回路20を起動′4−る。
In step S2, the newly added timer circuit described in +'+if is set. In other words, when the timer call circuit 19 is activated, the timer setting circuit 20 is activated.

この時、スイッチ入力間隔から考えてタイで・設定回路
20の設定時間を決めるか、その時間は1分程度とする
。1次にステップSJに移り、■−記キーデータか44
−効か無効かを71断じ、無効キーの場今はステシブS
8ヘシヤンプ1−る。また、41″効キーの場なは、ス
テップS4に移り、表示デ、−タを要用したり、空気調
和機本体へ送イ8する(lj号データを設定する。次に
、ステップS5に移り、送信に心電な搬送波かC1ら第
1るようにマイクロコンビコータを重速動作させるべく
システムクロックを高連発娠回路によるクロシンに・要
用する。次にステップS6で送イハ信(シを送出し、そ
の後ステップS、で+’lGび低連発振回路によるクロ
ックにシステムクロックを′変史する。次にステップS
 11に移り、ト記ステップS2て設定したタイマ設定
回路20の設定イ1とタイマカラン]・回路19のカラ
ントイ〆iを比較し、タイマかオーバーフローしたかど
うかを判定する。そして、ト記カウント((j h’設
定値を越えていれば、ステ・ツブSloヘシャ、ブし、
カウント値が設定イ直以内であわばステップS9に移り
、ここでキー入力かあるがとうか、つまりキースイッチ
がONしているがどうかを確認する。この時、ONにな
っていわば111度スデ・lプSl、に戻り、ギースイ
・・チがOFFであれば、ステップSil+へ移り、こ
こでタイマ回路のリセットを行い、タイマカウント回路
19のカウント値をリセットする。その後、ステップS
、に移り、パワーダウン命令を実行してパワーダウンモ
ードの状態になる。ここで、通常動作においては、上記
ステップS8でのタイマ回路の判定の際、ステップS1
゜へ移行する場合と比較してステップS9のキー入力判
定の動作へ移行する場合の方が多いと思われる。逆にい
うと、そのようにタイマ回路を設定しているのであり、
通常の動作を妨げることなく、スイッチの不具合から生
しる電源の消耗を防+hしている。
At this time, the setting time of the setting circuit 20 is determined by a tie considering the switch input interval, or the setting time is set to about 1 minute. 1) Next, move to step SJ, and input the key data written in ■- or 44.
-71 determines whether it is valid or invalid, and the invalid key is now Stesive S
8 Hessyamp 1-ru. If the 41" effect key is pressed, the process moves to step S4, where display data is required or sent to the air conditioner body (lj data is set. Next, step S5 is performed. Then, in order to operate the micro combicoater at high speed so that the electrocardiographic carrier wave is first transmitted from C1, the system clock is applied to the crocin circuit by the high-frequency activation circuit.Next, in step S6, the transmission signal is After that, in step S, the system clock is changed to a clock by the +'lG and low continuous oscillation circuit.Next, in step S
11, the setting i1 of the timer setting circuit 20 set in step S2 is compared with the timer count i of the timer circuit 19 to determine whether or not the timer has overflowed. Then, the count ((j h') is exceeded if it exceeds the set value.
When the count value is within the set value, the process moves to step S9, where it is checked whether there is any key input, that is, whether the key switch is turned on. At this time, it is turned on and returns to the 111 degree step Sl, so to speak, and if the gear switch is off, it moves to step Sil+, where the timer circuit is reset and the timer count circuit 19 counts. Reset the value. Then step S
, and executes a power-down command to enter power-down mode. Here, in normal operation, when determining the timer circuit in step S8, step S1
It seems that the case of moving to the key input determination operation in step S9 is more likely than the case of moving to .degree. In other words, the timer circuit is set up like this,
It prevents power consumption from being consumed due to switch failure without interfering with normal operation.

〔発明の効果〕〔Effect of the invention〕

以上のように、この発明によれば、スイッチ入力時間が
設定した時間を越えた時にも電源の出力抑制そ一トを実
j1するようにしたため、スイッチの異常によって消費
電流か増大するのを防止でき、電源の早期消耗を防ロニ
することができると共に、使い勝手が向上するという効
果がある。
As described above, according to the present invention, the power supply output is suppressed even when the switch input time exceeds the set time, thereby preventing an increase in current consumption due to switch abnormality. This has the effect of preventing premature consumption of the power supply and improving usability.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例による遠隔制御装置の回路別
の構成を示すブロックlメ1、第2図は第11メ1の回
路の動伯を、Rすフローチャート、第3図は一般的な遠
隔制御装置の回路構成図、第4図は第3図のスイッチ入
力部からの信号入力系統を示す回路図、第5図は第3図
の制御部のマイクロコンピュータの状態遷移図、第6図
は従来の遠隔制御装置の回路別の構成を示すブロック図
、第7図は第6図の回路の動作を示すフローチャートで
ある。 1・・・・・・制御部 2・・・・・・高速発振回路 3・・・・・・低速発振回路 4・・・・・・スイッチ入力部 5・・・・・・表示部 11・・・・・・電源 +3・・・・・・発振回路 14・・・・・・システムクロック生成回路15・・・
・・・スイッチ入力回路 16・・・・・・スイッチ入力判定回路17・・・・・
・パワーダウンモード設定回路18・・・・・・パワー
ダウンモード解除回路19・・・・・・タイマカウント
回路 20・・・・・・タイマ設定回路 21・・・・・・タイマ比較回路 なお、図中同一符号は°同 ンバす。 または相当部分を 第1図
FIG. 1 is a block diagram showing the configuration of each circuit of a remote control device according to an embodiment of the present invention, FIG. 4 is a circuit diagram showing the signal input system from the switch input section of FIG. 3, and FIG. 5 is a state transition diagram of the microcomputer of the control section of FIG. 3. FIG. 6 is a block diagram showing the configuration of each circuit of a conventional remote control device, and FIG. 7 is a flowchart showing the operation of the circuit shown in FIG. 1... Control section 2... High speed oscillation circuit 3... Low speed oscillation circuit 4... Switch input section 5... Display section 11. ...Power supply +3...Oscillation circuit 14...System clock generation circuit 15...
... Switch input circuit 16 ... Switch input judgment circuit 17 ...
・Power down mode setting circuit 18...Power down mode release circuit 19...Timer count circuit 20...Timer setting circuit 21...Timer comparison circuit The same symbols in the figures refer to the same numbers. Or the corresponding part in Figure 1

Claims (1)

【特許請求の範囲】[Claims] 電源及び遠隔制御のためのスイッチ入力を行うスイッチ
入力回路を備え、スイッチ入力解除後に上記電源の出力
抑制モードの設定を行う遠隔制御装置において、スイッ
チ入力時間を計数するタイマ回路及びスイッチ入力時か
らの時間を設定するタイマ設定回路を設け、スイッチ入
力時間がそのタイマ設定回路の設定時間を経過した時に
も上記出力抑制モードの設定を行うことを特徴とする遠
隔制御装置。
In a remote control device that is equipped with a switch input circuit that performs switch input for power supply and remote control, and that sets the output suppression mode of the power supply after the switch input is released, a timer circuit that counts the switch input time and a timer circuit that counts the switch input time and A remote control device comprising a timer setting circuit for setting a time and setting the output suppression mode even when a switch input time exceeds the set time of the timer setting circuit.
JP27215288A 1988-10-28 1988-10-28 Remote controller Pending JPH02119398A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27215288A JPH02119398A (en) 1988-10-28 1988-10-28 Remote controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27215288A JPH02119398A (en) 1988-10-28 1988-10-28 Remote controller

Publications (1)

Publication Number Publication Date
JPH02119398A true JPH02119398A (en) 1990-05-07

Family

ID=17509813

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27215288A Pending JPH02119398A (en) 1988-10-28 1988-10-28 Remote controller

Country Status (1)

Country Link
JP (1) JPH02119398A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013243910A (en) * 2012-05-18 2013-12-05 O2 Micro Inc State-of-charge indicator for battery pack

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013243910A (en) * 2012-05-18 2013-12-05 O2 Micro Inc State-of-charge indicator for battery pack

Similar Documents

Publication Publication Date Title
JPH0113573B2 (en)
CN109606338B (en) Electronic parking brake system and method for waking up system in sleep mode
BR0106936A (en) Device, use of device, and process control of an aircraft's operating organs
WO2002076794A3 (en) Wake up system for electronic component in a vehicle using a bus technology
CN209765306U (en) vehicle control unit and vehicle
CN105191129A (en) Fail-safe circuit
TW374871B (en) Control circuit and waking method by a peripheral equipment when the computer enters into the standby status
US7620486B2 (en) Systems for providing an automobile electronic transmission control monitoring unit with a latchdown mechanism
KR101029941B1 (en) Apparatus for management quiescent current in vehicle
JPH02119398A (en) Remote controller
JP2002341978A (en) Electronic controller
EP0400840A3 (en) Dual bus microcomputer system with programmable control of lock function
CN112723055A (en) Elevator with movement mode
CN217294435U (en) Peripheral circuit of vehicle control unit, vehicle compatible system and vehicle
JPH04296918A (en) Semiconductor integrated circuit device
CN113085551B (en) Power management system for whole vehicle system and motor controller
JP2549510B2 (en) Switch control device
JPS6120019A (en) Power supplying method between camera accessories
JP2001333509A (en) Microcomputer controller for electric vehicle
JPH02115914A (en) Interface circuit for option equipment
JPH035982Y2 (en)
CN117518926A (en) Safety control device for MCU
JPH03184030A (en) Film driving device
JP2533126B2 (en) Power backup method
JPS62235673A (en) Microcomputer